JPH03244282A - ビデオスーパーインポーズ装置 - Google Patents
ビデオスーパーインポーズ装置Info
- Publication number
- JPH03244282A JPH03244282A JP2042050A JP4205090A JPH03244282A JP H03244282 A JPH03244282 A JP H03244282A JP 2042050 A JP2042050 A JP 2042050A JP 4205090 A JP4205090 A JP 4205090A JP H03244282 A JPH03244282 A JP H03244282A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- input
- converter
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 66
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 101150076349 PRRG1 gene Proteins 0.000 description 4
- 102100028865 Transmembrane gamma-carboxyglutamic acid protein 1 Human genes 0.000 description 4
- 101000648659 Homo sapiens Transmembrane gamma-carboxyglutamic acid protein 3 Proteins 0.000 description 2
- 102100028870 Transmembrane gamma-carboxyglutamic acid protein 3 Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100444285 Arabidopsis thaliana DYAD gene Proteins 0.000 description 1
- 101100046479 Homo sapiens PRRG2 gene Proteins 0.000 description 1
- 101150016929 SWI1 gene Proteins 0.000 description 1
- 101100071627 Schizosaccharomyces pombe (strain 972 / ATCC 24843) swo1 gene Proteins 0.000 description 1
- 101000775015 Thermotoga maritima (strain ATCC 43589 / DSM 3109 / JCM 10099 / NBRC 100826 / MSB8) Cyclomaltodextrinase Proteins 0.000 description 1
- 102100028872 Transmembrane gamma-carboxyglutamic acid protein 2 Human genes 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Processing Or Creating Images (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はコンピュータのＣＲＴ上に動画を表示するため
のビデオスーパーインポース装置に関する。
のビデオスーパーインポース装置に関する。
（従来の技術）
コンピュータは各種計算や制御、情報処理等に用いられ
、従って、従来のコンピュータのＣＲＴでは、計算のた
めの人出力データ１図表、各種メツセージ、等の静止画
を表示するのが主であった。
、従って、従来のコンピュータのＣＲＴでは、計算のた
めの人出力データ１図表、各種メツセージ、等の静止画
を表示するのが主であった。
（発明か解決しようとする課題）
ところで、上記のＣＲＴに動画を表示しようとすると、
専用のグラフィックホードを開発してこれを用いる必要
かあった。このため、該当するコンピュータシステムの
内部インタフェース、表示方式が公開されているもので
なければ容易にホトの開発は行えなかった。又、開発さ
れたホードは該当機種にのみ使用でき、他機種に同し動
作を行わせてＣＲＴに動画を表示させようとすると、新
たに別のボードを開発する必要かあった。
専用のグラフィックホードを開発してこれを用いる必要
かあった。このため、該当するコンピュータシステムの
内部インタフェース、表示方式が公開されているもので
なければ容易にホトの開発は行えなかった。又、開発さ
れたホードは該当機種にのみ使用でき、他機種に同し動
作を行わせてＣＲＴに動画を表示させようとすると、新
たに別のボードを開発する必要かあった。
本発明は上記の点に鑑みてなされたもので、その目的は
、専用ボードを用いることなくコンピュータＣＲＴ上に
静止画像に重畳して動画を表示させることのできるビデ
オスーパーインポース装置を実現することにある。
、専用ボードを用いることなくコンピュータＣＲＴ上に
静止画像に重畳して動画を表示させることのできるビデ
オスーパーインポース装置を実現することにある。
（課題を解決するための手段）
前記の課題を解決する本発明は、動画入力信号の３原色
信号を処理し、静止画像入力の３原色信号との切り替え
を行う同一構成の赤信号処理系緑信号処理系及び青信号
処理系の回路と、前記処理系の動作を制御する制御系と
て構成され、各信号処理系は、アナログ動画入力信号を
ディジタル信号に変換するＡＤ変換器と、該ＡＤ変換器
の出力がそれぞれ交互に書き込まれる各系少なくとも２
個のＦＩＦＯ構戊の構成リと、前記ＡＤ変換器の出力を
前記メモリにそれぞれ交互に書き込ませるために切り替
える第１のスイッチと、前記メモリに格納されているデ
ータを交互に読み出すために切り替える第２のスイッチ
と、前記メモリに格納されているデータを読み出してア
ナログ信号に変換するＤＡ変換器と、各ＤＡ変換器から
のアナログ信号がＡ端子に入力され、コンピュータグラ
フィックボードからの静止画像信号がＢ端子に入力され
て、前記動画信号と前記静止画像信号を必要な時期に表
示するために切り替え出力するマルチプレクサと、前記
制御系として動画信号中の同期信号により、前記各信号
処理系の第１のスイッチの切り替えのタイミング及びメ
モリの書き込みのタイミングを定め、前記動画信号中の
同期信号と前記静止画像信号中の同期信号により前記第
２のスイッチの切り替えのタイミングを定め、前記メモ
リの読み出しのタイミングを定めると共に、前記マルチ
プレクサの切り替えタイミングを制御する少なくとも１
個のタイミング生成回路とを具備することを特徴とする
ものである。
信号を処理し、静止画像入力の３原色信号との切り替え
を行う同一構成の赤信号処理系緑信号処理系及び青信号
処理系の回路と、前記処理系の動作を制御する制御系と
て構成され、各信号処理系は、アナログ動画入力信号を
ディジタル信号に変換するＡＤ変換器と、該ＡＤ変換器
の出力がそれぞれ交互に書き込まれる各系少なくとも２
個のＦＩＦＯ構戊の構成リと、前記ＡＤ変換器の出力を
前記メモリにそれぞれ交互に書き込ませるために切り替
える第１のスイッチと、前記メモリに格納されているデ
ータを交互に読み出すために切り替える第２のスイッチ
と、前記メモリに格納されているデータを読み出してア
ナログ信号に変換するＤＡ変換器と、各ＤＡ変換器から
のアナログ信号がＡ端子に入力され、コンピュータグラ
フィックボードからの静止画像信号がＢ端子に入力され
て、前記動画信号と前記静止画像信号を必要な時期に表
示するために切り替え出力するマルチプレクサと、前記
制御系として動画信号中の同期信号により、前記各信号
処理系の第１のスイッチの切り替えのタイミング及びメ
モリの書き込みのタイミングを定め、前記動画信号中の
同期信号と前記静止画像信号中の同期信号により前記第
２のスイッチの切り替えのタイミングを定め、前記メモ
リの読み出しのタイミングを定めると共に、前記マルチ
プレクサの切り替えタイミングを制御する少なくとも１
個のタイミング生成回路とを具備することを特徴とする
ものである。
（作用）
画像信号の３色信号はそれぞれＡＤ変換器においてディ
ジタル信号に変換後スイッチにより選択されたメモリに
書き込まれる。メモリに現在書き込みを行っていない側
のメモリから読み出されたデータはＤＡ変換器でアナロ
グ信号に変換されて、マルチプレクサに入力される。マ
ルチプレクサはタイミング生成回路の制御により、静止
画像信号と動画信号とを選択出力し、静止画像中に必要
に応して動画像を表示する。
ジタル信号に変換後スイッチにより選択されたメモリに
書き込まれる。メモリに現在書き込みを行っていない側
のメモリから読み出されたデータはＤＡ変換器でアナロ
グ信号に変換されて、マルチプレクサに入力される。マ
ルチプレクサはタイミング生成回路の制御により、静止
画像信号と動画信号とを選択出力し、静止画像中に必要
に応して動画像を表示する。
（実施例）
以下図面を参照して本発明の実施例を詳細に説明する。
第１図は本発明の一実施例のブロック図である。
図において、ＡＤＩは動画入力のカラー信号のうち赤信
号Ｒｖか入力されてディジタル信号に変換するＡＤ変換
器、ＡＤ２は同しく動画入力の緑信号Ｇｖが入力されて
ディジタル信号に変換するＡＤ変換器、ＡＤ３は同しく
動画入力の青信号Ｂｖが入力されてディジタル信号に変
換するＡＤ変換器である。５ＷＯ１はＡＤ変換器ＡＤＩ
からの赤信号出力ＲｖをメモリＭＩＯとメモリＭｌｌの
何れかに書き込むために切り替えるスイッチ、５Ｗ０２
は同様に緑信号ＧｖをメモリＭ２０とメモリＭ２１の何
れかに書き込むために切り替えるスイッチ、５ＷＯ３は
同様に青信号ＢｖをメモリＭ３０とメモリＭ３１の何れ
かに書き込むために切り替えるスイッチである。メモリ
Ｍ１０。
号Ｒｖか入力されてディジタル信号に変換するＡＤ変換
器、ＡＤ２は同しく動画入力の緑信号Ｇｖが入力されて
ディジタル信号に変換するＡＤ変換器、ＡＤ３は同しく
動画入力の青信号Ｂｖが入力されてディジタル信号に変
換するＡＤ変換器である。５ＷＯ１はＡＤ変換器ＡＤＩ
からの赤信号出力ＲｖをメモリＭＩＯとメモリＭｌｌの
何れかに書き込むために切り替えるスイッチ、５Ｗ０２
は同様に緑信号ＧｖをメモリＭ２０とメモリＭ２１の何
れかに書き込むために切り替えるスイッチ、５ＷＯ３は
同様に青信号ＢｖをメモリＭ３０とメモリＭ３１の何れ
かに書き込むために切り替えるスイッチである。メモリ
Ｍ１０。
メモリＭ２０．Ｍ２１及びメモリＭ３０．Ｍ３１はそれ
ぞれ、Ｍ＊０．Ｍ＊１．Ｍ＊０・・・（＊は１〜３）の
順に書き込み、読み出しのできるＦＩＦＯ（Ｆｉｒｓｔ
Ｉｎ Ｆｉｒｓｔ ０ｕｔ）メモリで構成されティる
。ＳＷＩ １はメモリＭ１０とメモリＭｌｌに格納され
ている赤信号データの何れかを切り替えてＤＡ変換器Ｄ
ＡＩに入力するためのスイッチ、５Ｗ１２はメモリＭ２
０とメモリＭ２１に格納されている緑信号をＤＡ変換器
ＤＡ２に切り替え入力するためのスイッチ、ＳＷＩ ３
はメモリＭ３０とメモリＭ３１に格納されている青信号
をＤＡ変換器ＤＡ３に切り替え入力するためのスイッチ
である。ＭＰＸ１、ＭＰＸ２．ＭＰＸ３はそれぞれＤＡ
変換器ＤＡ１、ＤＡ変換器ＤＡ２．ＤＡ変換器ＤＡ３の
出力がＡ端子に入力され、又、コンピュータのグラフィ
ックボードの出力の赤信号Ｒ６゜緑信号ＧＣ１青信号Ｂ
ｃがＢ端子に入力されているマルチプレクサで、その出
力はそれぞれ３電信号Ｒ８，Ｇｏ、ＢｏとしてＣＲＴに
送られる。従って、ＡＤ変換器ＡＤ１、スイッチ５ＷＯ
１、メモリＭ１０、スイッチＳＷＩ １、ＤＡ変換器Ｄ
ＡＩ及びマルチプレクサＭＰＸＩで赤信号処理系を構成
し、ＡＤ変換器ＡＤ２、スイッチ５ＷＯ２、メモリＭ２
０．Ｍ２１、スイッチ５ＷＩ２、ＤＡ変換器ＤＡ２及び
マルチプレクサＭＰＸ２で緑信号処理系を構成し、ＡＤ
変換器ＡＤ３、スイッチ５ＷＯ３、メモリＭ３０．Ｍ３
１、スイッチ５Ｗ１Ｂ、ＤＡ変換器ＤＡ３及びマルチプ
レクサＭＰＸ３で青信号処理系を構成している。ＴＭＧ
は動画入力から同期信号Ｓ Ｙ Ｎ Ｃｖが入力され、
コンピュータグラフィックボードから同期信号５ＹＮＣ
ｃが入力されて、スイッチ５ＷＯ１〜５ＷＯ３及びスイ
ッチＳＷ１１〜５ＷＩ３の切り替えのための制御信号、
各メモリの動作タイミングの生成及びマルチプレクサＭ
ＰＸＩ〜ＭＰＸ３の動作の制御信号を出力するタイミン
グ生成回路である。
ぞれ、Ｍ＊０．Ｍ＊１．Ｍ＊０・・・（＊は１〜３）の
順に書き込み、読み出しのできるＦＩＦＯ（Ｆｉｒｓｔ
Ｉｎ Ｆｉｒｓｔ ０ｕｔ）メモリで構成されティる
。ＳＷＩ １はメモリＭ１０とメモリＭｌｌに格納され
ている赤信号データの何れかを切り替えてＤＡ変換器Ｄ
ＡＩに入力するためのスイッチ、５Ｗ１２はメモリＭ２
０とメモリＭ２１に格納されている緑信号をＤＡ変換器
ＤＡ２に切り替え入力するためのスイッチ、ＳＷＩ ３
はメモリＭ３０とメモリＭ３１に格納されている青信号
をＤＡ変換器ＤＡ３に切り替え入力するためのスイッチ
である。ＭＰＸ１、ＭＰＸ２．ＭＰＸ３はそれぞれＤＡ
変換器ＤＡ１、ＤＡ変換器ＤＡ２．ＤＡ変換器ＤＡ３の
出力がＡ端子に入力され、又、コンピュータのグラフィ
ックボードの出力の赤信号Ｒ６゜緑信号ＧＣ１青信号Ｂ
ｃがＢ端子に入力されているマルチプレクサで、その出
力はそれぞれ３電信号Ｒ８，Ｇｏ、ＢｏとしてＣＲＴに
送られる。従って、ＡＤ変換器ＡＤ１、スイッチ５ＷＯ
１、メモリＭ１０、スイッチＳＷＩ １、ＤＡ変換器Ｄ
ＡＩ及びマルチプレクサＭＰＸＩで赤信号処理系を構成
し、ＡＤ変換器ＡＤ２、スイッチ５ＷＯ２、メモリＭ２
０．Ｍ２１、スイッチ５ＷＩ２、ＤＡ変換器ＤＡ２及び
マルチプレクサＭＰＸ２で緑信号処理系を構成し、ＡＤ
変換器ＡＤ３、スイッチ５ＷＯ３、メモリＭ３０．Ｍ３
１、スイッチ５Ｗ１Ｂ、ＤＡ変換器ＤＡ３及びマルチプ
レクサＭＰＸ３で青信号処理系を構成している。ＴＭＧ
は動画入力から同期信号Ｓ Ｙ Ｎ Ｃｖが入力され、
コンピュータグラフィックボードから同期信号５ＹＮＣ
ｃが入力されて、スイッチ５ＷＯ１〜５ＷＯ３及びスイ
ッチＳＷ１１〜５ＷＩ３の切り替えのための制御信号、
各メモリの動作タイミングの生成及びマルチプレクサＭ
ＰＸＩ〜ＭＰＸ３の動作の制御信号を出力するタイミン
グ生成回路である。
次に上記のように構成された実施例の動作を第２図のタ
イムチャートを参照して説明する。図において、（イ）
は動画フレームを示しており、（ロ）はメモリＭ＊０の
動作を（ハ）はメモリＭ＊１の動作を示している。メモ
リはＭ＊Ｑ、Ｍ＊１、Ｍ＊０・・・の順に書き込み、読
み出しができるＦＩＦＯである。従って、動画フレーム
ＦＯ，Ｆ１・・・と更新されるたびにメモリに書き込み
要求が発生する。このとき書き込まれる順番になってい
るメモリがビジーでなければメモリーに書き込みが行わ
れる。図において、スイッチ５ＷＯ１、５ＷＯ２、ＳＷ
Ｏ３はＭ＊Ｏ側に入っており、フレームＦＯはメモリＭ
＊０に書き込まれる。書き込みが終ったときスイッチＳ
ＷＯ１〜５ＷＯ３はメモリＭ＊１側に入り、フレームＦ
１がメモリＭ＊１に書き込まれる。この間に、ＳＷＩ
１〜５Ｗ１３はメモリＭ＊０側に入って、先に書き込ま
れたフレームＦＤの動画がスイッチＳＷ＊１を介してＤ
Ａ変換器ＤＡＩ〜ＤＡ３に読み出される。従って、（ニ
）の出力フレームにはフレームＦＯが出力される。
イムチャートを参照して説明する。図において、（イ）
は動画フレームを示しており、（ロ）はメモリＭ＊０の
動作を（ハ）はメモリＭ＊１の動作を示している。メモ
リはＭ＊Ｑ、Ｍ＊１、Ｍ＊０・・・の順に書き込み、読
み出しができるＦＩＦＯである。従って、動画フレーム
ＦＯ，Ｆ１・・・と更新されるたびにメモリに書き込み
要求が発生する。このとき書き込まれる順番になってい
るメモリがビジーでなければメモリーに書き込みが行わ
れる。図において、スイッチ５ＷＯ１、５ＷＯ２、ＳＷ
Ｏ３はＭ＊Ｏ側に入っており、フレームＦＯはメモリＭ
＊０に書き込まれる。書き込みが終ったときスイッチＳ
ＷＯ１〜５ＷＯ３はメモリＭ＊１側に入り、フレームＦ
１がメモリＭ＊１に書き込まれる。この間に、ＳＷＩ
１〜５Ｗ１３はメモリＭ＊０側に入って、先に書き込ま
れたフレームＦＤの動画がスイッチＳＷ＊１を介してＤ
Ａ変換器ＤＡＩ〜ＤＡ３に読み出される。従って、（ニ
）の出力フレームにはフレームＦＯが出力される。
フレームＦ２が入力されたとき、スイッチ５ＷＯ１〜０
３はメモリＭ＊１〜Ｍ＊３側に入っており、メモリＭ＊
１〜Ｍ＊３はフレームＦ１が書き込まれているので、フ
レームＦ２のメモリＭ＊０゜Ｍ＊１への取り込みが行わ
れない。次にフレームＦ３が入力され、スイッチ５Ｗ０
１〜５ＷＯ３がＭ＊０側に入ってフレームＦ３はメモリ
Ｍ＊０に書き込まれる。メモリＭ＊１にはフレームＦ１
が書き込まれていてスイッチＳＷ１１〜３Ｗ１３を経て
ＤＡＩ〜ＤＡ３に読み出されフレームＦ１が出力される
。メモリＭ＊１の読み出しか終ったとき、メモリＭ＊０
には書き込みが行われているので、スイッチ５Ｗ１１〜
５Ｗ１３はそのままメモリＭ＊１側に入っていて引き続
きフレームＦ１の読み出しが継続され、フレームＦ１が
そのまま続けて出力される。このようにして、メモリＭ
＊０へはフレームＦＯ，Ｆ３．Ｆ７が書き込まれ、メモ
リＭ＊１へはフレームＦ１、Ｆ５．Ｆ９が書き込まれる
。
３はメモリＭ＊１〜Ｍ＊３側に入っており、メモリＭ＊
１〜Ｍ＊３はフレームＦ１が書き込まれているので、フ
レームＦ２のメモリＭ＊０゜Ｍ＊１への取り込みが行わ
れない。次にフレームＦ３が入力され、スイッチ５Ｗ０
１〜５ＷＯ３がＭ＊０側に入ってフレームＦ３はメモリ
Ｍ＊０に書き込まれる。メモリＭ＊１にはフレームＦ１
が書き込まれていてスイッチＳＷ１１〜３Ｗ１３を経て
ＤＡＩ〜ＤＡ３に読み出されフレームＦ１が出力される
。メモリＭ＊１の読み出しか終ったとき、メモリＭ＊０
には書き込みが行われているので、スイッチ５Ｗ１１〜
５Ｗ１３はそのままメモリＭ＊１側に入っていて引き続
きフレームＦ１の読み出しが継続され、フレームＦ１が
そのまま続けて出力される。このようにして、メモリＭ
＊０へはフレームＦＯ，Ｆ３．Ｆ７が書き込まれ、メモ
リＭ＊１へはフレームＦ１、Ｆ５．Ｆ９が書き込まれる
。
出力フレームはＭ＊０．Ｍ＊１．Ｍ＊Ｏというように書
き込まれた順に読み出すのが原則であるが、次に読み出
すべきメモリが動画フレームの取り込みを行っている場
合には前回の表示画面をもう一度出力フレームに送るよ
うにしている。このようにすると、動画フレームの内、
出力フレームに現れないものも出てくるが、時間的には
、順序を保持した動画像が、第２図に示すように出力フ
レームに現れる。この程度のフレームの飛び越しは人間
の眼による観察上は差し支えない。
き込まれた順に読み出すのが原則であるが、次に読み出
すべきメモリが動画フレームの取り込みを行っている場
合には前回の表示画面をもう一度出力フレームに送るよ
うにしている。このようにすると、動画フレームの内、
出力フレームに現れないものも出てくるが、時間的には
、順序を保持した動画像が、第２図に示すように出力フ
レームに現れる。この程度のフレームの飛び越しは人間
の眼による観察上は差し支えない。
マルチプレクサＦ、Ｉ Ｐ Ｘ １〜ＭＰＸ３には第１
図に示すようにＡ端子に動画の出力フレームか入力され
、Ｂ端子にはコンピュータグラフィックボードからの画
像信号が入力されていて、この画像信号が切り替えられ
て出力される。第３図は画像表示とマルチプレクサＭＰ
ＸＩ〜ＭＰＸ３の動作の関係を示す図である。（イ）図
は表示画面１の図で、（ロ）°図はマルチプレクサの動
作タイミングの図である。（イ）図のＣのエリアにコン
ピュータからの画像を、■に動画を表示させる場合、（
ロ）図に示すように、Ｃエリアにコンピュータからの画
像を表示させる場合にはマルチプレクサＭＰＸＩ〜ＭＰ
Ｘ３にコンピュータグラフィックボードからの出力側の
Ｂ端子に切り替える信号が入力され、■エリアに動画を
表示させる場合にはマルチプレクサＭＰＸＩ〜ＭＰＸ３
にＤＡ変換器ＤＡＩ〜ＤＡ３の出力側のＡ端子に切り替
える信号が入力される。以上のスイッチＳＷＯ１〜５Ｗ
０３、メモリＭ＊０−Ｍ＊１． スイッチＳＷ１］〜Ｓ
ＷＩ ３．マルチプレクサＭＰＸＩ〜ＭＰＸ３の動作は
動画入力からの同期信号Ｓ Ｙ Ｎ Ｃｖ及びコンピュ
ータグラフィックボードからの同期信号５ＹＮＣｃが入
力されているタイミング生成回路ＴＭＧによって制御さ
れている。
図に示すようにＡ端子に動画の出力フレームか入力され
、Ｂ端子にはコンピュータグラフィックボードからの画
像信号が入力されていて、この画像信号が切り替えられ
て出力される。第３図は画像表示とマルチプレクサＭＰ
ＸＩ〜ＭＰＸ３の動作の関係を示す図である。（イ）図
は表示画面１の図で、（ロ）°図はマルチプレクサの動
作タイミングの図である。（イ）図のＣのエリアにコン
ピュータからの画像を、■に動画を表示させる場合、（
ロ）図に示すように、Ｃエリアにコンピュータからの画
像を表示させる場合にはマルチプレクサＭＰＸＩ〜ＭＰ
Ｘ３にコンピュータグラフィックボードからの出力側の
Ｂ端子に切り替える信号が入力され、■エリアに動画を
表示させる場合にはマルチプレクサＭＰＸＩ〜ＭＰＸ３
にＤＡ変換器ＤＡＩ〜ＤＡ３の出力側のＡ端子に切り替
える信号が入力される。以上のスイッチＳＷＯ１〜５Ｗ
０３、メモリＭ＊０−Ｍ＊１． スイッチＳＷ１］〜Ｓ
ＷＩ ３．マルチプレクサＭＰＸＩ〜ＭＰＸ３の動作は
動画入力からの同期信号Ｓ Ｙ Ｎ Ｃｖ及びコンピュ
ータグラフィックボードからの同期信号５ＹＮＣｃが入
力されているタイミング生成回路ＴＭＧによって制御さ
れている。
尚、本発明は前記実施例に限定されるものではない。第
４図は他の実施例のブロック図である。
４図は他の実施例のブロック図である。
図において、第１図と同等の部分には同一の符号を付し
である。図中、ＴＭＧ１、ＴＭ０１，７ＭＧ３はそれぞ
れメーカの異なる３種類のコンピュータに接続されるタ
イミング生成回路で、タイミング生成回路セレクトから
の信号により接続されたコンピュータによりタイミング
生成回路ＴＭＧ１、ＴＭ０１，７ＭＧ３が切り替えられ
る。その動作は接続されるコンピュータ毎にタイミング
生成回路ＴＭＧ１〜ＴＭＧ３を切り替えて用いる。
である。図中、ＴＭＧ１、ＴＭ０１，７ＭＧ３はそれぞ
れメーカの異なる３種類のコンピュータに接続されるタ
イミング生成回路で、タイミング生成回路セレクトから
の信号により接続されたコンピュータによりタイミング
生成回路ＴＭＧ１、ＴＭ０１，７ＭＧ３が切り替えられ
る。その動作は接続されるコンピュータ毎にタイミング
生成回路ＴＭＧ１〜ＴＭＧ３を切り替えて用いる。
その他の動作は第１図の実施例と同様なので説明を省略
する。
する。
第１図、第４図の実施例ではメモリは各信号毎に２個用
いていたが、３個以上を用意して動画入力のとりこぼし
がなくなるようにしてもよい。
いていたが、３個以上を用意して動画入力のとりこぼし
がなくなるようにしてもよい。
動画表示の表示オンオフを行うために、コンピュータと
のインターフェース回路を付けても良い（ウィンドウの
位置も変えられる）。
のインターフェース回路を付けても良い（ウィンドウの
位置も変えられる）。
以上説明したように本実施例の装置によれば、コンピュ
ータの内部バスを使わずにＣＲＴ上にウィンドウを設け
て動画を表示するので、ＣＲＴの同期信号の仕様が分れ
ば、タイミング生成回路をそれに応じて変更することに
より、動画のスーパーインポーズ装置が実現できる。又
、第４図の実施例では１台のビデオスーパーインポーズ
装置で複数のコンピュータに対応することができる。
ータの内部バスを使わずにＣＲＴ上にウィンドウを設け
て動画を表示するので、ＣＲＴの同期信号の仕様が分れ
ば、タイミング生成回路をそれに応じて変更することに
より、動画のスーパーインポーズ装置が実現できる。又
、第４図の実施例では１台のビデオスーパーインポーズ
装置で複数のコンピュータに対応することができる。
（発明の効果）
以上詳細に説明したように本発明によれば、専用ボード
を用いることなくコンピュータＣＲＴ上に動画を表示さ
せることができるようになり、実用上の効果は大きい。
を用いることなくコンピュータＣＲＴ上に動画を表示さ
せることができるようになり、実用上の効果は大きい。
第１図は本発明の一実施例のブロック図、第２図は実施
例の動作のタイムチャート、第３図は画像表示とマルチ
プレクサの動作関係図、 第４図は本発明の他の実施例のブロック図である。 ＡＤ１、ＡＤ２．ＡＤ３・・・ＡＤ変換器Ｍ１０、Ｍ２
０、Ｍ２１．Ｍ２０、Ｍ３１・・・メモリ ＤＡ１、ＤＡ２．ＤＡ３・・・ＤＡ変換器ＭＰＸ１．Ｍ
ＰＸ２．ＭＰＸ３・・・マルチプレクサ ５ＷＯ１、 ５ＷＯ２、ＳＷＯ３、ＳＷＩ１、 ５
Ｗ１２、ＳＷ１３・・・スイッチ ＴＭＧ、ＴＭＧ１、ＴＭＧ２．ＴＭＧ３・・・タイミン
グ生成回路
例の動作のタイムチャート、第３図は画像表示とマルチ
プレクサの動作関係図、 第４図は本発明の他の実施例のブロック図である。 ＡＤ１、ＡＤ２．ＡＤ３・・・ＡＤ変換器Ｍ１０、Ｍ２
０、Ｍ２１．Ｍ２０、Ｍ３１・・・メモリ ＤＡ１、ＤＡ２．ＤＡ３・・・ＤＡ変換器ＭＰＸ１．Ｍ
ＰＸ２．ＭＰＸ３・・・マルチプレクサ ５ＷＯ１、 ５ＷＯ２、ＳＷＯ３、ＳＷＩ１、 ５
Ｗ１２、ＳＷ１３・・・スイッチ ＴＭＧ、ＴＭＧ１、ＴＭＧ２．ＴＭＧ３・・・タイミン
グ生成回路
Claims (1)
- 【特許請求の範囲】 動画入力信号の３原色信号を処理し、静止画像入力の３
原色信号との切り替えを行う同一構成の赤信号処理系、
緑信号処理系及び青信号処理系の回路と、前記処理系の
動作を制御する制御系とで構成され、 各信号処理系は、アナログ動画入力信号をディジタル信
号に変換するＡＤ変換器（ＡＤ１、ＡＤ２、ＡＤ３）と
、 該ＡＤ変換器（ＡＤ１、ＡＤ２、ＡＤ３）の出力がそれ
ぞれ交互に書き込まれる各系少なくとも２個のＦＩＦＯ
構成のメモリ（Ｍ１０、Ｍ１１；Ｍ２０、Ｍ２１；Ｍ３
０、Ｍ３１）と、 前記ＡＤ変換器（ＡＤ１、ＡＤ２、ＡＤ３）の出力を前
記メモリ（Ｍ１０、Ｍ１１；Ｍ２０、Ｍ２１；Ｍ３０、
Ｍ３１）にそれぞれ交互に書き込ませるために切り替え
る第１のスイッチ（ＳＷ０１、ＳＷ０２、ＳＷ０３）と
、 前記メモリ（Ｍ１０、Ｍ１１；Ｍ２０、Ｍ２１；Ｍ３０
、Ｍ３１）に格納されているデータを交互に読み出すた
めに切り替える第２のスイッチ（ＳＷ１１、ＳＷ１２、
ＳＷ１３）と、 前記メモリ（Ｍ１０、Ｍ１１；Ｍ２０、Ｍ２１；Ｍ３０
、Ｍ３１）に格納されているデータを読み出してアナロ
グ信号に変換するＤＡ変換器（ＤＡ１、ＤＡ２、ＤＡ３
）と、 各ＤＡ変換器（ＤＡ１、ＤＡ２、ＤＡ３）からのアナロ
グ信号がＡ端子に入力され、コンピュータグラフィック
ボードからの静止画像信号がＢ端子に入力されて、前記
動画信号と前記静止画像信号を必要な時期に表示するた
めに切り替え出力するマルチプレクサ（ＭＰＸ１、ＭＰ
Ｘ２、ＭＰＸ３）と、 前記制御系として動画像信号中の同期信号により、前記
各信号処理系の第１のスイッチ（ＳＷ０１、ＳＷ０２、
ＳＷ０３）の切り替えのタイミング及びメモリ（Ｍ１０
、Ｍ１１；Ｍ２０、Ｍ２１；Ｍ３０、Ｍ３１）の書き込
みのタイミングを定め、前記動画信号中の同期信号と前
記静止画像信号中の同期信号により前記第２のスイッチ
（ＳＷ１１、ＳＷ１２、ＳＷ１３）の切り替えのタイミ
ングを定め、前記メモリ（Ｍ１０、Ｍ１１；Ｍ２０、Ｍ
２１；Ｍ３０、Ｍ３１）の読み出しのタイミングを定め
ると共に、前記マルチプレクサ（ＭＰＸ１、ＭＰＸ２、
ＭＰＸ３）の切り替えタイミングを制御する少なくとも
１個のタイミング生成回路（ＴＭＧ）とを具備すること
を特徴とするビデオスーパーインポーズ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2042050A JPH03244282A (ja) | 1990-02-22 | 1990-02-22 | ビデオスーパーインポーズ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2042050A JPH03244282A (ja) | 1990-02-22 | 1990-02-22 | ビデオスーパーインポーズ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03244282A true JPH03244282A (ja) | 1991-10-31 |
Family
ID=12625291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2042050A Pending JPH03244282A (ja) | 1990-02-22 | 1990-02-22 | ビデオスーパーインポーズ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03244282A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6975323B1 (en) | 1997-04-30 | 2005-12-13 | Nec Corporation | Video data transfer system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63196933A (ja) * | 1987-02-12 | 1988-08-15 | Hitachi Ltd | ビデオウインドウ制御方式 |
-
1990
- 1990-02-22 JP JP2042050A patent/JPH03244282A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63196933A (ja) * | 1987-02-12 | 1988-08-15 | Hitachi Ltd | ビデオウインドウ制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6975323B1 (en) | 1997-04-30 | 2005-12-13 | Nec Corporation | Video data transfer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH087567B2 (ja) | 画像表示装置 | |
| EP0366871B1 (en) | Apparatus for processing video signal | |
| JPH0832904A (ja) | マルチパネル表示システム | |
| JPH02285393A (ja) | 並列型マルチ動画像表示装置 | |
| JPH03244282A (ja) | ビデオスーパーインポーズ装置 | |
| JPS6194479A (ja) | 表示装置 | |
| JP2001103392A (ja) | 画像枠生成回路及びそれを用いたデジタルテレビシステム | |
| JPS62208766A (ja) | 映像合成装置 | |
| JPH06295339A (ja) | 映像処理装置およびコンピュータシステム | |
| JPH02137070A (ja) | 画像処理装置 | |
| JP2746129B2 (ja) | 描画装置 | |
| JP2000125284A (ja) | 監視カメラシステム | |
| KR100382956B1 (ko) | 화상처리장치 및 화상표시장치 | |
| JPH05113785A (ja) | 静止画再生装置 | |
| KR20000021706A (ko) | 디지털 신호처리 방법 및 그 시스템 | |
| KR100284179B1 (ko) | 브이지에이모드의 그래픽 데이타 변환장치 | |
| JPH04198987A (ja) | 画像処理装置 | |
| JPH11187316A (ja) | 映像処理装置 | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JPH0384587A (ja) | 画像情報表示システム | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JPH04342380A (ja) | 画像信号処理システム | |
| JPS6235985A (ja) | グラフイツクデイスプレイの空間情報優先装置 | |
| JPH03158979A (ja) | 画像処理装置 | |
| JPH03272730A (ja) | 電子内視鏡装置 |