JPH03244282A - ビデオスーパーインポーズ装置 - Google Patents
ビデオスーパーインポーズ装置Info
- Publication number
- JPH03244282A JPH03244282A JP2042050A JP4205090A JPH03244282A JP H03244282 A JPH03244282 A JP H03244282A JP 2042050 A JP2042050 A JP 2042050A JP 4205090 A JP4205090 A JP 4205090A JP H03244282 A JPH03244282 A JP H03244282A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- input
- converter
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 66
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 101150076349 PRRG1 gene Proteins 0.000 description 4
- 102100028865 Transmembrane gamma-carboxyglutamic acid protein 1 Human genes 0.000 description 4
- 101000648659 Homo sapiens Transmembrane gamma-carboxyglutamic acid protein 3 Proteins 0.000 description 2
- 102100028870 Transmembrane gamma-carboxyglutamic acid protein 3 Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100444285 Arabidopsis thaliana DYAD gene Proteins 0.000 description 1
- 101100046479 Homo sapiens PRRG2 gene Proteins 0.000 description 1
- 101150016929 SWI1 gene Proteins 0.000 description 1
- 101100071627 Schizosaccharomyces pombe (strain 972 / ATCC 24843) swo1 gene Proteins 0.000 description 1
- 101000775015 Thermotoga maritima (strain ATCC 43589 / DSM 3109 / JCM 10099 / NBRC 100826 / MSB8) Cyclomaltodextrinase Proteins 0.000 description 1
- 102100028872 Transmembrane gamma-carboxyglutamic acid protein 2 Human genes 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Processing Or Creating Images (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はコンピュータのCRT上に動画を表示するため
のビデオスーパーインポース装置に関する。
のビデオスーパーインポース装置に関する。
(従来の技術)
コンピュータは各種計算や制御、情報処理等に用いられ
、従って、従来のコンピュータのCRTでは、計算のた
めの人出力データ1図表、各種メツセージ、等の静止画
を表示するのが主であった。
、従って、従来のコンピュータのCRTでは、計算のた
めの人出力データ1図表、各種メツセージ、等の静止画
を表示するのが主であった。
(発明か解決しようとする課題)
ところで、上記のCRTに動画を表示しようとすると、
専用のグラフィックホードを開発してこれを用いる必要
かあった。このため、該当するコンピュータシステムの
内部インタフェース、表示方式が公開されているもので
なければ容易にホトの開発は行えなかった。又、開発さ
れたホードは該当機種にのみ使用でき、他機種に同し動
作を行わせてCRTに動画を表示させようとすると、新
たに別のボードを開発する必要かあった。
専用のグラフィックホードを開発してこれを用いる必要
かあった。このため、該当するコンピュータシステムの
内部インタフェース、表示方式が公開されているもので
なければ容易にホトの開発は行えなかった。又、開発さ
れたホードは該当機種にのみ使用でき、他機種に同し動
作を行わせてCRTに動画を表示させようとすると、新
たに別のボードを開発する必要かあった。
本発明は上記の点に鑑みてなされたもので、その目的は
、専用ボードを用いることなくコンピュータCRT上に
静止画像に重畳して動画を表示させることのできるビデ
オスーパーインポース装置を実現することにある。
、専用ボードを用いることなくコンピュータCRT上に
静止画像に重畳して動画を表示させることのできるビデ
オスーパーインポース装置を実現することにある。
(課題を解決するための手段)
前記の課題を解決する本発明は、動画入力信号の3原色
信号を処理し、静止画像入力の3原色信号との切り替え
を行う同一構成の赤信号処理系緑信号処理系及び青信号
処理系の回路と、前記処理系の動作を制御する制御系と
て構成され、各信号処理系は、アナログ動画入力信号を
ディジタル信号に変換するAD変換器と、該AD変換器
の出力がそれぞれ交互に書き込まれる各系少なくとも2
個のFIFO構戊の構成リと、前記AD変換器の出力を
前記メモリにそれぞれ交互に書き込ませるために切り替
える第1のスイッチと、前記メモリに格納されているデ
ータを交互に読み出すために切り替える第2のスイッチ
と、前記メモリに格納されているデータを読み出してア
ナログ信号に変換するDA変換器と、各DA変換器から
のアナログ信号がA端子に入力され、コンピュータグラ
フィックボードからの静止画像信号がB端子に入力され
て、前記動画信号と前記静止画像信号を必要な時期に表
示するために切り替え出力するマルチプレクサと、前記
制御系として動画信号中の同期信号により、前記各信号
処理系の第1のスイッチの切り替えのタイミング及びメ
モリの書き込みのタイミングを定め、前記動画信号中の
同期信号と前記静止画像信号中の同期信号により前記第
2のスイッチの切り替えのタイミングを定め、前記メモ
リの読み出しのタイミングを定めると共に、前記マルチ
プレクサの切り替えタイミングを制御する少なくとも1
個のタイミング生成回路とを具備することを特徴とする
ものである。
信号を処理し、静止画像入力の3原色信号との切り替え
を行う同一構成の赤信号処理系緑信号処理系及び青信号
処理系の回路と、前記処理系の動作を制御する制御系と
て構成され、各信号処理系は、アナログ動画入力信号を
ディジタル信号に変換するAD変換器と、該AD変換器
の出力がそれぞれ交互に書き込まれる各系少なくとも2
個のFIFO構戊の構成リと、前記AD変換器の出力を
前記メモリにそれぞれ交互に書き込ませるために切り替
える第1のスイッチと、前記メモリに格納されているデ
ータを交互に読み出すために切り替える第2のスイッチ
と、前記メモリに格納されているデータを読み出してア
ナログ信号に変換するDA変換器と、各DA変換器から
のアナログ信号がA端子に入力され、コンピュータグラ
フィックボードからの静止画像信号がB端子に入力され
て、前記動画信号と前記静止画像信号を必要な時期に表
示するために切り替え出力するマルチプレクサと、前記
制御系として動画信号中の同期信号により、前記各信号
処理系の第1のスイッチの切り替えのタイミング及びメ
モリの書き込みのタイミングを定め、前記動画信号中の
同期信号と前記静止画像信号中の同期信号により前記第
2のスイッチの切り替えのタイミングを定め、前記メモ
リの読み出しのタイミングを定めると共に、前記マルチ
プレクサの切り替えタイミングを制御する少なくとも1
個のタイミング生成回路とを具備することを特徴とする
ものである。
(作用)
画像信号の3色信号はそれぞれAD変換器においてディ
ジタル信号に変換後スイッチにより選択されたメモリに
書き込まれる。メモリに現在書き込みを行っていない側
のメモリから読み出されたデータはDA変換器でアナロ
グ信号に変換されて、マルチプレクサに入力される。マ
ルチプレクサはタイミング生成回路の制御により、静止
画像信号と動画信号とを選択出力し、静止画像中に必要
に応して動画像を表示する。
ジタル信号に変換後スイッチにより選択されたメモリに
書き込まれる。メモリに現在書き込みを行っていない側
のメモリから読み出されたデータはDA変換器でアナロ
グ信号に変換されて、マルチプレクサに入力される。マ
ルチプレクサはタイミング生成回路の制御により、静止
画像信号と動画信号とを選択出力し、静止画像中に必要
に応して動画像を表示する。
(実施例)
以下図面を参照して本発明の実施例を詳細に説明する。
第1図は本発明の一実施例のブロック図である。
図において、ADIは動画入力のカラー信号のうち赤信
号Rvか入力されてディジタル信号に変換するAD変換
器、AD2は同しく動画入力の緑信号Gvが入力されて
ディジタル信号に変換するAD変換器、AD3は同しく
動画入力の青信号Bvが入力されてディジタル信号に変
換するAD変換器である。5WO1はAD変換器ADI
からの赤信号出力RvをメモリMIOとメモリMllの
何れかに書き込むために切り替えるスイッチ、5W02
は同様に緑信号GvをメモリM20とメモリM21の何
れかに書き込むために切り替えるスイッチ、5WO3は
同様に青信号BvをメモリM30とメモリM31の何れ
かに書き込むために切り替えるスイッチである。メモリ
M10。
号Rvか入力されてディジタル信号に変換するAD変換
器、AD2は同しく動画入力の緑信号Gvが入力されて
ディジタル信号に変換するAD変換器、AD3は同しく
動画入力の青信号Bvが入力されてディジタル信号に変
換するAD変換器である。5WO1はAD変換器ADI
からの赤信号出力RvをメモリMIOとメモリMllの
何れかに書き込むために切り替えるスイッチ、5W02
は同様に緑信号GvをメモリM20とメモリM21の何
れかに書き込むために切り替えるスイッチ、5WO3は
同様に青信号BvをメモリM30とメモリM31の何れ
かに書き込むために切り替えるスイッチである。メモリ
M10。
メモリM20.M21及びメモリM30.M31はそれ
ぞれ、M*0.M*1.M*0・・・(*は1〜3)の
順に書き込み、読み出しのできるFIFO(First
In First 0ut)メモリで構成されティる
。SWI 1はメモリM10とメモリMllに格納され
ている赤信号データの何れかを切り替えてDA変換器D
AIに入力するためのスイッチ、5W12はメモリM2
0とメモリM21に格納されている緑信号をDA変換器
DA2に切り替え入力するためのスイッチ、SWI 3
はメモリM30とメモリM31に格納されている青信号
をDA変換器DA3に切り替え入力するためのスイッチ
である。MPX1、MPX2.MPX3はそれぞれDA
変換器DA1、DA変換器DA2.DA変換器DA3の
出力がA端子に入力され、又、コンピュータのグラフィ
ックボードの出力の赤信号R6゜緑信号GC1青信号B
cがB端子に入力されているマルチプレクサで、その出
力はそれぞれ3電信号R8,Go、BoとしてCRTに
送られる。従って、AD変換器AD1、スイッチ5WO
1、メモリM10、スイッチSWI 1、DA変換器D
AI及びマルチプレクサMPXIで赤信号処理系を構成
し、AD変換器AD2、スイッチ5WO2、メモリM2
0.M21、スイッチ5WI2、DA変換器DA2及び
マルチプレクサMPX2で緑信号処理系を構成し、AD
変換器AD3、スイッチ5WO3、メモリM30.M3
1、スイッチ5W1B、DA変換器DA3及びマルチプ
レクサMPX3で青信号処理系を構成している。TMG
は動画入力から同期信号S Y N Cvが入力され、
コンピュータグラフィックボードから同期信号5YNC
cが入力されて、スイッチ5WO1〜5WO3及びスイ
ッチSW11〜5WI3の切り替えのための制御信号、
各メモリの動作タイミングの生成及びマルチプレクサM
PXI〜MPX3の動作の制御信号を出力するタイミン
グ生成回路である。
ぞれ、M*0.M*1.M*0・・・(*は1〜3)の
順に書き込み、読み出しのできるFIFO(First
In First 0ut)メモリで構成されティる
。SWI 1はメモリM10とメモリMllに格納され
ている赤信号データの何れかを切り替えてDA変換器D
AIに入力するためのスイッチ、5W12はメモリM2
0とメモリM21に格納されている緑信号をDA変換器
DA2に切り替え入力するためのスイッチ、SWI 3
はメモリM30とメモリM31に格納されている青信号
をDA変換器DA3に切り替え入力するためのスイッチ
である。MPX1、MPX2.MPX3はそれぞれDA
変換器DA1、DA変換器DA2.DA変換器DA3の
出力がA端子に入力され、又、コンピュータのグラフィ
ックボードの出力の赤信号R6゜緑信号GC1青信号B
cがB端子に入力されているマルチプレクサで、その出
力はそれぞれ3電信号R8,Go、BoとしてCRTに
送られる。従って、AD変換器AD1、スイッチ5WO
1、メモリM10、スイッチSWI 1、DA変換器D
AI及びマルチプレクサMPXIで赤信号処理系を構成
し、AD変換器AD2、スイッチ5WO2、メモリM2
0.M21、スイッチ5WI2、DA変換器DA2及び
マルチプレクサMPX2で緑信号処理系を構成し、AD
変換器AD3、スイッチ5WO3、メモリM30.M3
1、スイッチ5W1B、DA変換器DA3及びマルチプ
レクサMPX3で青信号処理系を構成している。TMG
は動画入力から同期信号S Y N Cvが入力され、
コンピュータグラフィックボードから同期信号5YNC
cが入力されて、スイッチ5WO1〜5WO3及びスイ
ッチSW11〜5WI3の切り替えのための制御信号、
各メモリの動作タイミングの生成及びマルチプレクサM
PXI〜MPX3の動作の制御信号を出力するタイミン
グ生成回路である。
次に上記のように構成された実施例の動作を第2図のタ
イムチャートを参照して説明する。図において、(イ)
は動画フレームを示しており、(ロ)はメモリM*0の
動作を(ハ)はメモリM*1の動作を示している。メモ
リはM*Q、M*1、M*0・・・の順に書き込み、読
み出しができるFIFOである。従って、動画フレーム
FO,F1・・・と更新されるたびにメモリに書き込み
要求が発生する。このとき書き込まれる順番になってい
るメモリがビジーでなければメモリーに書き込みが行わ
れる。図において、スイッチ5WO1、5WO2、SW
O3はM*O側に入っており、フレームFOはメモリM
*0に書き込まれる。書き込みが終ったときスイッチS
WO1〜5WO3はメモリM*1側に入り、フレームF
1がメモリM*1に書き込まれる。この間に、SWI
1〜5W13はメモリM*0側に入って、先に書き込ま
れたフレームFDの動画がスイッチSW*1を介してD
A変換器DAI〜DA3に読み出される。従って、(ニ
)の出力フレームにはフレームFOが出力される。
イムチャートを参照して説明する。図において、(イ)
は動画フレームを示しており、(ロ)はメモリM*0の
動作を(ハ)はメモリM*1の動作を示している。メモ
リはM*Q、M*1、M*0・・・の順に書き込み、読
み出しができるFIFOである。従って、動画フレーム
FO,F1・・・と更新されるたびにメモリに書き込み
要求が発生する。このとき書き込まれる順番になってい
るメモリがビジーでなければメモリーに書き込みが行わ
れる。図において、スイッチ5WO1、5WO2、SW
O3はM*O側に入っており、フレームFOはメモリM
*0に書き込まれる。書き込みが終ったときスイッチS
WO1〜5WO3はメモリM*1側に入り、フレームF
1がメモリM*1に書き込まれる。この間に、SWI
1〜5W13はメモリM*0側に入って、先に書き込ま
れたフレームFDの動画がスイッチSW*1を介してD
A変換器DAI〜DA3に読み出される。従って、(ニ
)の出力フレームにはフレームFOが出力される。
フレームF2が入力されたとき、スイッチ5WO1〜0
3はメモリM*1〜M*3側に入っており、メモリM*
1〜M*3はフレームF1が書き込まれているので、フ
レームF2のメモリM*0゜M*1への取り込みが行わ
れない。次にフレームF3が入力され、スイッチ5W0
1〜5WO3がM*0側に入ってフレームF3はメモリ
M*0に書き込まれる。メモリM*1にはフレームF1
が書き込まれていてスイッチSW11〜3W13を経て
DAI〜DA3に読み出されフレームF1が出力される
。メモリM*1の読み出しか終ったとき、メモリM*0
には書き込みが行われているので、スイッチ5W11〜
5W13はそのままメモリM*1側に入っていて引き続
きフレームF1の読み出しが継続され、フレームF1が
そのまま続けて出力される。このようにして、メモリM
*0へはフレームFO,F3.F7が書き込まれ、メモ
リM*1へはフレームF1、F5.F9が書き込まれる
。
3はメモリM*1〜M*3側に入っており、メモリM*
1〜M*3はフレームF1が書き込まれているので、フ
レームF2のメモリM*0゜M*1への取り込みが行わ
れない。次にフレームF3が入力され、スイッチ5W0
1〜5WO3がM*0側に入ってフレームF3はメモリ
M*0に書き込まれる。メモリM*1にはフレームF1
が書き込まれていてスイッチSW11〜3W13を経て
DAI〜DA3に読み出されフレームF1が出力される
。メモリM*1の読み出しか終ったとき、メモリM*0
には書き込みが行われているので、スイッチ5W11〜
5W13はそのままメモリM*1側に入っていて引き続
きフレームF1の読み出しが継続され、フレームF1が
そのまま続けて出力される。このようにして、メモリM
*0へはフレームFO,F3.F7が書き込まれ、メモ
リM*1へはフレームF1、F5.F9が書き込まれる
。
出力フレームはM*0.M*1.M*Oというように書
き込まれた順に読み出すのが原則であるが、次に読み出
すべきメモリが動画フレームの取り込みを行っている場
合には前回の表示画面をもう一度出力フレームに送るよ
うにしている。このようにすると、動画フレームの内、
出力フレームに現れないものも出てくるが、時間的には
、順序を保持した動画像が、第2図に示すように出力フ
レームに現れる。この程度のフレームの飛び越しは人間
の眼による観察上は差し支えない。
き込まれた順に読み出すのが原則であるが、次に読み出
すべきメモリが動画フレームの取り込みを行っている場
合には前回の表示画面をもう一度出力フレームに送るよ
うにしている。このようにすると、動画フレームの内、
出力フレームに現れないものも出てくるが、時間的には
、順序を保持した動画像が、第2図に示すように出力フ
レームに現れる。この程度のフレームの飛び越しは人間
の眼による観察上は差し支えない。
マルチプレクサF、I P X 1〜MPX3には第1
図に示すようにA端子に動画の出力フレームか入力され
、B端子にはコンピュータグラフィックボードからの画
像信号が入力されていて、この画像信号が切り替えられ
て出力される。第3図は画像表示とマルチプレクサMP
XI〜MPX3の動作の関係を示す図である。(イ)図
は表示画面1の図で、(ロ)°図はマルチプレクサの動
作タイミングの図である。(イ)図のCのエリアにコン
ピュータからの画像を、■に動画を表示させる場合、(
ロ)図に示すように、Cエリアにコンピュータからの画
像を表示させる場合にはマルチプレクサMPXI〜MP
X3にコンピュータグラフィックボードからの出力側の
B端子に切り替える信号が入力され、■エリアに動画を
表示させる場合にはマルチプレクサMPXI〜MPX3
にDA変換器DAI〜DA3の出力側のA端子に切り替
える信号が入力される。以上のスイッチSWO1〜5W
03、メモリM*0−M*1. スイッチSW1]〜S
WI 3.マルチプレクサMPXI〜MPX3の動作は
動画入力からの同期信号S Y N Cv及びコンピュ
ータグラフィックボードからの同期信号5YNCcが入
力されているタイミング生成回路TMGによって制御さ
れている。
図に示すようにA端子に動画の出力フレームか入力され
、B端子にはコンピュータグラフィックボードからの画
像信号が入力されていて、この画像信号が切り替えられ
て出力される。第3図は画像表示とマルチプレクサMP
XI〜MPX3の動作の関係を示す図である。(イ)図
は表示画面1の図で、(ロ)°図はマルチプレクサの動
作タイミングの図である。(イ)図のCのエリアにコン
ピュータからの画像を、■に動画を表示させる場合、(
ロ)図に示すように、Cエリアにコンピュータからの画
像を表示させる場合にはマルチプレクサMPXI〜MP
X3にコンピュータグラフィックボードからの出力側の
B端子に切り替える信号が入力され、■エリアに動画を
表示させる場合にはマルチプレクサMPXI〜MPX3
にDA変換器DAI〜DA3の出力側のA端子に切り替
える信号が入力される。以上のスイッチSWO1〜5W
03、メモリM*0−M*1. スイッチSW1]〜S
WI 3.マルチプレクサMPXI〜MPX3の動作は
動画入力からの同期信号S Y N Cv及びコンピュ
ータグラフィックボードからの同期信号5YNCcが入
力されているタイミング生成回路TMGによって制御さ
れている。
尚、本発明は前記実施例に限定されるものではない。第
4図は他の実施例のブロック図である。
4図は他の実施例のブロック図である。
図において、第1図と同等の部分には同一の符号を付し
である。図中、TMG1、TM01,7MG3はそれぞ
れメーカの異なる3種類のコンピュータに接続されるタ
イミング生成回路で、タイミング生成回路セレクトから
の信号により接続されたコンピュータによりタイミング
生成回路TMG1、TM01,7MG3が切り替えられ
る。その動作は接続されるコンピュータ毎にタイミング
生成回路TMG1〜TMG3を切り替えて用いる。
である。図中、TMG1、TM01,7MG3はそれぞ
れメーカの異なる3種類のコンピュータに接続されるタ
イミング生成回路で、タイミング生成回路セレクトから
の信号により接続されたコンピュータによりタイミング
生成回路TMG1、TM01,7MG3が切り替えられ
る。その動作は接続されるコンピュータ毎にタイミング
生成回路TMG1〜TMG3を切り替えて用いる。
その他の動作は第1図の実施例と同様なので説明を省略
する。
する。
第1図、第4図の実施例ではメモリは各信号毎に2個用
いていたが、3個以上を用意して動画入力のとりこぼし
がなくなるようにしてもよい。
いていたが、3個以上を用意して動画入力のとりこぼし
がなくなるようにしてもよい。
動画表示の表示オンオフを行うために、コンピュータと
のインターフェース回路を付けても良い(ウィンドウの
位置も変えられる)。
のインターフェース回路を付けても良い(ウィンドウの
位置も変えられる)。
以上説明したように本実施例の装置によれば、コンピュ
ータの内部バスを使わずにCRT上にウィンドウを設け
て動画を表示するので、CRTの同期信号の仕様が分れ
ば、タイミング生成回路をそれに応じて変更することに
より、動画のスーパーインポーズ装置が実現できる。又
、第4図の実施例では1台のビデオスーパーインポーズ
装置で複数のコンピュータに対応することができる。
ータの内部バスを使わずにCRT上にウィンドウを設け
て動画を表示するので、CRTの同期信号の仕様が分れ
ば、タイミング生成回路をそれに応じて変更することに
より、動画のスーパーインポーズ装置が実現できる。又
、第4図の実施例では1台のビデオスーパーインポーズ
装置で複数のコンピュータに対応することができる。
(発明の効果)
以上詳細に説明したように本発明によれば、専用ボード
を用いることなくコンピュータCRT上に動画を表示さ
せることができるようになり、実用上の効果は大きい。
を用いることなくコンピュータCRT上に動画を表示さ
せることができるようになり、実用上の効果は大きい。
第1図は本発明の一実施例のブロック図、第2図は実施
例の動作のタイムチャート、第3図は画像表示とマルチ
プレクサの動作関係図、 第4図は本発明の他の実施例のブロック図である。 AD1、AD2.AD3・・・AD変換器M10、M2
0、M21.M20、M31・・・メモリ DA1、DA2.DA3・・・DA変換器MPX1.M
PX2.MPX3・・・マルチプレクサ 5WO1、 5WO2、SWO3、SWI1、 5
W12、SW13・・・スイッチ TMG、TMG1、TMG2.TMG3・・・タイミン
グ生成回路
例の動作のタイムチャート、第3図は画像表示とマルチ
プレクサの動作関係図、 第4図は本発明の他の実施例のブロック図である。 AD1、AD2.AD3・・・AD変換器M10、M2
0、M21.M20、M31・・・メモリ DA1、DA2.DA3・・・DA変換器MPX1.M
PX2.MPX3・・・マルチプレクサ 5WO1、 5WO2、SWO3、SWI1、 5
W12、SW13・・・スイッチ TMG、TMG1、TMG2.TMG3・・・タイミン
グ生成回路
Claims (1)
- 【特許請求の範囲】 動画入力信号の3原色信号を処理し、静止画像入力の3
原色信号との切り替えを行う同一構成の赤信号処理系、
緑信号処理系及び青信号処理系の回路と、前記処理系の
動作を制御する制御系とで構成され、 各信号処理系は、アナログ動画入力信号をディジタル信
号に変換するAD変換器(AD1、AD2、AD3)と
、 該AD変換器(AD1、AD2、AD3)の出力がそれ
ぞれ交互に書き込まれる各系少なくとも2個のFIFO
構成のメモリ(M10、M11;M20、M21;M3
0、M31)と、 前記AD変換器(AD1、AD2、AD3)の出力を前
記メモリ(M10、M11;M20、M21;M30、
M31)にそれぞれ交互に書き込ませるために切り替え
る第1のスイッチ(SW01、SW02、SW03)と
、 前記メモリ(M10、M11;M20、M21;M30
、M31)に格納されているデータを交互に読み出すた
めに切り替える第2のスイッチ(SW11、SW12、
SW13)と、 前記メモリ(M10、M11;M20、M21;M30
、M31)に格納されているデータを読み出してアナロ
グ信号に変換するDA変換器(DA1、DA2、DA3
)と、 各DA変換器(DA1、DA2、DA3)からのアナロ
グ信号がA端子に入力され、コンピュータグラフィック
ボードからの静止画像信号がB端子に入力されて、前記
動画信号と前記静止画像信号を必要な時期に表示するた
めに切り替え出力するマルチプレクサ(MPX1、MP
X2、MPX3)と、 前記制御系として動画像信号中の同期信号により、前記
各信号処理系の第1のスイッチ(SW01、SW02、
SW03)の切り替えのタイミング及びメモリ(M10
、M11;M20、M21;M30、M31)の書き込
みのタイミングを定め、前記動画信号中の同期信号と前
記静止画像信号中の同期信号により前記第2のスイッチ
(SW11、SW12、SW13)の切り替えのタイミ
ングを定め、前記メモリ(M10、M11;M20、M
21;M30、M31)の読み出しのタイミングを定め
ると共に、前記マルチプレクサ(MPX1、MPX2、
MPX3)の切り替えタイミングを制御する少なくとも
1個のタイミング生成回路(TMG)とを具備すること
を特徴とするビデオスーパーインポーズ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2042050A JPH03244282A (ja) | 1990-02-22 | 1990-02-22 | ビデオスーパーインポーズ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2042050A JPH03244282A (ja) | 1990-02-22 | 1990-02-22 | ビデオスーパーインポーズ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03244282A true JPH03244282A (ja) | 1991-10-31 |
Family
ID=12625291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2042050A Pending JPH03244282A (ja) | 1990-02-22 | 1990-02-22 | ビデオスーパーインポーズ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03244282A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975323B1 (en) | 1997-04-30 | 2005-12-13 | Nec Corporation | Video data transfer system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63196933A (ja) * | 1987-02-12 | 1988-08-15 | Hitachi Ltd | ビデオウインドウ制御方式 |
-
1990
- 1990-02-22 JP JP2042050A patent/JPH03244282A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63196933A (ja) * | 1987-02-12 | 1988-08-15 | Hitachi Ltd | ビデオウインドウ制御方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975323B1 (en) | 1997-04-30 | 2005-12-13 | Nec Corporation | Video data transfer system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH087567B2 (ja) | 画像表示装置 | |
EP0366871B1 (en) | Apparatus for processing video signal | |
JPH0832904A (ja) | マルチパネル表示システム | |
JPH02285393A (ja) | 並列型マルチ動画像表示装置 | |
JPH03244282A (ja) | ビデオスーパーインポーズ装置 | |
JPS6194479A (ja) | 表示装置 | |
JP2001103392A (ja) | 画像枠生成回路及びそれを用いたデジタルテレビシステム | |
JPS62208766A (ja) | 映像合成装置 | |
JPH06295339A (ja) | 映像処理装置およびコンピュータシステム | |
JPH02137070A (ja) | 画像処理装置 | |
JP2746129B2 (ja) | 描画装置 | |
JP2000125284A (ja) | 監視カメラシステム | |
KR100382956B1 (ko) | 화상처리장치 및 화상표시장치 | |
JPH05113785A (ja) | 静止画再生装置 | |
KR20000021706A (ko) | 디지털 신호처리 방법 및 그 시스템 | |
KR100284179B1 (ko) | 브이지에이모드의 그래픽 데이타 변환장치 | |
JPH04198987A (ja) | 画像処理装置 | |
JPH11187316A (ja) | 映像処理装置 | |
JP2626294B2 (ja) | カラー画像処理装置 | |
JPH0384587A (ja) | 画像情報表示システム | |
JPH0431892A (ja) | ビデオ信号表示装置 | |
JPH04342380A (ja) | 画像信号処理システム | |
JPS6235985A (ja) | グラフイツクデイスプレイの空間情報優先装置 | |
JPH03158979A (ja) | 画像処理装置 | |
JPH03272730A (ja) | 電子内視鏡装置 |