JP2626294B2 - カラー画像処理装置 - Google Patents
カラー画像処理装置Info
- Publication number
- JP2626294B2 JP2626294B2 JP3083230A JP8323091A JP2626294B2 JP 2626294 B2 JP2626294 B2 JP 2626294B2 JP 3083230 A JP3083230 A JP 3083230A JP 8323091 A JP8323091 A JP 8323091A JP 2626294 B2 JP2626294 B2 JP 2626294B2
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- processor
- image
- processors
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ファイルシステ
ム等に用いられ、カラー画像（静止画）を加工、処理
し、複数の画面を切り替えあるいは同時に表示可能とす
るカラー画像処理装置に係り、さらに詳しくはそのカラ
ー画像の加工、処理の高速化を図るカラー画像処理装置
に関するものである。
ム等に用いられ、カラー画像（静止画）を加工、処理
し、複数の画面を切り替えあるいは同時に表示可能とす
るカラー画像処理装置に係り、さらに詳しくはそのカラ
ー画像の加工、処理の高速化を図るカラー画像処理装置
に関するものである。
【０００２】
【従来の技術】特に、カラー画像処理においては、自然
画像の情報量が多くその画像データの処理に時間がかか
ることから、高速の画像処理プロセッサ用いたりもしく
は複数のプロセッサを用いその高速化を図るようにして
いる。この場合、高速の画像処理プロセッサとしては、
例えば非ノイマン型のデータフロー式プロセッサが知ら
れている。
画像の情報量が多くその画像データの処理に時間がかか
ることから、高速の画像処理プロセッサ用いたりもしく
は複数のプロセッサを用いその高速化を図るようにして
いる。この場合、高速の画像処理プロセッサとしては、
例えば非ノイマン型のデータフロー式プロセッサが知ら
れている。
【０００３】これに対して、図２には複数のプロセッサ
エレメントＰＥを用いて画像処理を行なう場合の例が示
されており、これによればそのプロセッサエレメントＰ
Ｅの分担する機能と並べ方により、種々高速化方式を採
ることができる。その高速化方式の一例として、一定の
単位の画像処理を行ないながら、必要な段階で他のプロ
セッサとデータの授受を行ない、しかも全体としての処
理を並列に行なう並列型の画像処理プロセッサが実現さ
れている。
エレメントＰＥを用いて画像処理を行なう場合の例が示
されており、これによればそのプロセッサエレメントＰ
Ｅの分担する機能と並べ方により、種々高速化方式を採
ることができる。その高速化方式の一例として、一定の
単位の画像処理を行ないながら、必要な段階で他のプロ
セッサとデータの授受を行ない、しかも全体としての処
理を並列に行なう並列型の画像処理プロセッサが実現さ
れている。
【０００４】
【発明が解決しようとする課題】しかしながら、例えば
非ノイマン型のデータフロー型プロセッサなどの高速画
像処理プロセッサを使用するにしても、上記並列型の画
像処理プロセッサを用いて画像を並列処理するにして
も、アーキテクチャが複雑な構造となり、そのプログラ
ミングが難しくならざるを得ないという問題点がある。
非ノイマン型のデータフロー型プロセッサなどの高速画
像処理プロセッサを使用するにしても、上記並列型の画
像処理プロセッサを用いて画像を並列処理するにして
も、アーキテクチャが複雑な構造となり、そのプログラ
ミングが難しくならざるを得ないという問題点がある。
【０００５】しかも、カラー画像の場合、その構成要素
（例えばＲ，Ｇ，Ｂ）ごとに画像処理を行なう必要があ
るため、上記処理プログラムをその構成要素ごとに独立
して作成しなければならない。また、処理結果の画像を
表示するにはその各構成要素の処理の同期をとる必要が
あるが、各構成要素を相互に同期をとることが困難であ
るという問題点がある。
（例えばＲ，Ｇ，Ｂ）ごとに画像処理を行なう必要があ
るため、上記処理プログラムをその構成要素ごとに独立
して作成しなければならない。また、処理結果の画像を
表示するにはその各構成要素の処理の同期をとる必要が
あるが、各構成要素を相互に同期をとることが困難であ
るという問題点がある。
【０００６】したがって、この発明の目的は、画像処理
のプログラム作成が容易であるとともに、カラー画像の
画像処理の高速化を図ることができ、また、カラー画像
の構成要素ごとの処理時に容易に同期をとることができ
るようにしたカラー画像処理装置を提供することにあ
る。
のプログラム作成が容易であるとともに、カラー画像の
画像処理の高速化を図ることができ、また、カラー画像
の構成要素ごとの処理時に容易に同期をとることができ
るようにしたカラー画像処理装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、カラー画像データを所定処理して画像
メモリに書き込み、モニタ装置等の表示データとするカ
ラー画像処理装置において、上記カラー画像データを
Ｒ，Ｇ，Ｂの各構成要素ごとに処理する画像処理アーキ
テクチャが同一とされた第１、第２および第３のプロセ
ッサと、これら各プロセッサで画像処理された各構成要
素の画像データがそれに対応する各カラープレーンごと
に表示可能に書き込まれる第１、第２および第３の画像
メモリと、プログラム領域および作業領域を含み、当該
装置のメモリ内において上記各プロセッサに対して共通
に割り当てられたシステム共通領域と、上記各プロセッ
サを上記システム共通領域もしくは上記各画像メモリの
いずれかにバスを介して選択的に接続する第１、第２お
よび第３の切替手段と、上記各プロセッサの内の特定の
一つのプロセッサから上記システム共通領域へのアクセ
ス信号を監視し、そのアクセス信号の有無により上記各
切替手段の切り替え動作を制御するアクセス識別手段と
を備え、上記画像処理アーキテクチャが同一とされた第
１、第２および第３のプロセッサを上記Ｒ，Ｇ，Ｂの各
構成要素の画像処理に割り当てるとともに、上記特定の
一つのプロセッサに上記他のプロセッサを先導するマス
タプロセッサとしての機能を持たせ、画像処理に際して
上記特定の一つのプロセッサから上記他のプロセッサに
同時にリセット信号を与え、上記第１、第２および第３
のプロセッサにより、同一画像処理アーキテクチャで、
同一クロックおよび同一画像処理プログラムにて各構成
要素ごとの画像処理を同時に行なうようにしたことを特
徴としている。
に、この発明は、カラー画像データを所定処理して画像
メモリに書き込み、モニタ装置等の表示データとするカ
ラー画像処理装置において、上記カラー画像データを
Ｒ，Ｇ，Ｂの各構成要素ごとに処理する画像処理アーキ
テクチャが同一とされた第１、第２および第３のプロセ
ッサと、これら各プロセッサで画像処理された各構成要
素の画像データがそれに対応する各カラープレーンごと
に表示可能に書き込まれる第１、第２および第３の画像
メモリと、プログラム領域および作業領域を含み、当該
装置のメモリ内において上記各プロセッサに対して共通
に割り当てられたシステム共通領域と、上記各プロセッ
サを上記システム共通領域もしくは上記各画像メモリの
いずれかにバスを介して選択的に接続する第１、第２お
よび第３の切替手段と、上記各プロセッサの内の特定の
一つのプロセッサから上記システム共通領域へのアクセ
ス信号を監視し、そのアクセス信号の有無により上記各
切替手段の切り替え動作を制御するアクセス識別手段と
を備え、上記画像処理アーキテクチャが同一とされた第
１、第２および第３のプロセッサを上記Ｒ，Ｇ，Ｂの各
構成要素の画像処理に割り当てるとともに、上記特定の
一つのプロセッサに上記他のプロセッサを先導するマス
タプロセッサとしての機能を持たせ、画像処理に際して
上記特定の一つのプロセッサから上記他のプロセッサに
同時にリセット信号を与え、上記第１、第２および第３
のプロセッサにより、同一画像処理アーキテクチャで、
同一クロックおよび同一画像処理プログラムにて各構成
要素ごとの画像処理を同時に行なうようにしたことを特
徴としている。
【０００８】
【作用】上記構成によれば、カラー画像データをＲ，
Ｇ，Ｂの各構成要素毎に画像処理する際、マスタプロセ
ッサとしての例えば第１のプロセッサから他の第２およ
び第３のプロセッサに対してリセット信号が発生される
とともに、画像処理のための制御信号およびアドレスが
第２および第３のプロセッサに出力され、かつ、システ
ム共通領域がアクセスされる。このアクセス信号に基づ
いて、アクセス識別手段により上記各切替手段がシステ
ム共通領域側に切替えられ、各プロセッサにてそのシス
テム共通領域に格納されている画像処理プログラムのデ
ータにしたがって同時に画像処理が行なわれる。
Ｇ，Ｂの各構成要素毎に画像処理する際、マスタプロセ
ッサとしての例えば第１のプロセッサから他の第２およ
び第３のプロセッサに対してリセット信号が発生される
とともに、画像処理のための制御信号およびアドレスが
第２および第３のプロセッサに出力され、かつ、システ
ム共通領域がアクセスされる。このアクセス信号に基づ
いて、アクセス識別手段により上記各切替手段がシステ
ム共通領域側に切替えられ、各プロセッサにてそのシス
テム共通領域に格納されている画像処理プログラムのデ
ータにしたがって同時に画像処理が行なわれる。
【０００９】この場合、各プロセッサは同一の画像処理
アーキテクチャのもとで、同一クロックで同一プログラ
ムを実行し、処理手順が異ならないようになっているこ
とから、各プロセッサ間で同期がとられ、かつ、その同
期関係が維持される。
アーキテクチャのもとで、同一クロックで同一プログラ
ムを実行し、処理手順が異ならないようになっているこ
とから、各プロセッサ間で同期がとられ、かつ、その同
期関係が維持される。
【００１０】また、各プロセッサで画像処理した各構成
要素のデータを第１、第２および第３の画像メモリに書
き込む際には、アクセス識別手段により第１ないし第３
の切替手段がそれぞれ画像メモリ側に切り替えられ、画
像処理された各Ｒ，Ｇ，Ｂのデータが第１ないし第３の
画像メモリに書き込まれる。
要素のデータを第１、第２および第３の画像メモリに書
き込む際には、アクセス識別手段により第１ないし第３
の切替手段がそれぞれ画像メモリ側に切り替えられ、画
像処理された各Ｒ，Ｇ，Ｂのデータが第１ないし第３の
画像メモリに書き込まれる。
【００１１】このデータ書き込みにあたって、上記と同
様に各Ｒ，Ｇ，Ｂプレーンの処理は同期がとられている
ことから、第１ないし第３の画像メモリの内容が同期的
に書き替えられる。これにより、第１ないし第３の画像
メモリに書き込まれたデータをＤ／Ａ変換部でＲ，Ｇ，
Ｂのアナログ信号に変換することにより、モニタ装置等
にはその画像処理された画像が表示される。
様に各Ｒ，Ｇ，Ｂプレーンの処理は同期がとられている
ことから、第１ないし第３の画像メモリの内容が同期的
に書き替えられる。これにより、第１ないし第３の画像
メモリに書き込まれたデータをＤ／Ａ変換部でＲ，Ｇ，
Ｂのアナログ信号に変換することにより、モニタ装置等
にはその画像処理された画像が表示される。
【００１２】
【発明の実施の形態】次に、図１を参照しながら、この
発明の好適な実施例について説明する。同図に示されて
いるように、このカラー画像処理装置は、少なくとも画
像処理のアーキテクチャが同一とされ、画像データを
Ｒ，Ｇ，Ｂの各構成要素ごとに画像処理する第１ないし
第３のプロセッサ１，２，３を備えている。
発明の好適な実施例について説明する。同図に示されて
いるように、このカラー画像処理装置は、少なくとも画
像処理のアーキテクチャが同一とされ、画像データを
Ｒ，Ｇ，Ｂの各構成要素ごとに画像処理する第１ないし
第３のプロセッサ１，２，３を備えている。
【００１３】また、このカラー画像処理装置はそのメモ
リ内に各プロセッサ１〜３に対して共通のプログラム領
域と作業領域を含むシステム共通領域４を有するととも
に、これとは別に各プロセッサ１〜３にてカラー構成要
素毎に画像処理されたデータを表示可能に記憶する第１
ないし第３の画像メモリ（プレーン）５，６，７および
そのデータをモニタ等に表示可能なアナログ信号に変換
するＤ／Ａ変換部８，９，１０とを備えている。
リ内に各プロセッサ１〜３に対して共通のプログラム領
域と作業領域を含むシステム共通領域４を有するととも
に、これとは別に各プロセッサ１〜３にてカラー構成要
素毎に画像処理されたデータを表示可能に記憶する第１
ないし第３の画像メモリ（プレーン）５，６，７および
そのデータをモニタ等に表示可能なアナログ信号に変換
するＤ／Ａ変換部８，９，１０とを備えている。
【００１４】第１ないし第３のプロセッサ１，２，３
と、システム共通領域４および第１ないし第３の画像メ
モリ５，６，７との間には、各プロセッサ１，２，３を
バスを介してそのいずれかに選択的に接続する第１ない
し第３の切替回路１１，１２，１３が設けられており、
その切り替えはアクセス識別回路１４によって行なわれ
る。
と、システム共通領域４および第１ないし第３の画像メ
モリ５，６，７との間には、各プロセッサ１，２，３を
バスを介してそのいずれかに選択的に接続する第１ない
し第３の切替回路１１，１２，１３が設けられており、
その切り替えはアクセス識別回路１４によって行なわれ
る。
【００１５】このアクセス識別回路１４は、プロセッサ
１〜３の内のいずれか一つのプロセッサ、この実施例で
は第１のプロセッサ１からシステム共通領域４へのアク
セス信号を監視し、アクセス信号有りの場合には第１な
いし第３の切替回路１１，１２，１３をシステム共通領
域４側に切り替える。これに対して、アクセス信号無し
で第１ないし第３の画像メモリ５，６，７に処理済みの
データ書き込み時には第１ないし第３の切替回路１１，
１２，１３をそれぞれ第１ないし第３の画像メモリ５，
６，７側に切り替える。
１〜３の内のいずれか一つのプロセッサ、この実施例で
は第１のプロセッサ１からシステム共通領域４へのアク
セス信号を監視し、アクセス信号有りの場合には第１な
いし第３の切替回路１１，１２，１３をシステム共通領
域４側に切り替える。これに対して、アクセス信号無し
で第１ないし第３の画像メモリ５，６，７に処理済みの
データ書き込み時には第１ないし第３の切替回路１１，
１２，１３をそれぞれ第１ないし第３の画像メモリ５，
６，７側に切り替える。
【００１６】なお、システム共通領域４には第１ないし
第３のプロセッサ１，２，３に対して共通に割り当てら
れる画像処理プログラムなどの処理データへの依存性の
ないデータが記憶されており、これにより第１ないし第
３のプロセッサ１，２，３にて同時に各カラー構成要素
毎に画像処理が行なわれる際、それら各プロセッサ１，
２，３の同期が維持されるようになっている。
第３のプロセッサ１，２，３に対して共通に割り当てら
れる画像処理プログラムなどの処理データへの依存性の
ないデータが記憶されており、これにより第１ないし第
３のプロセッサ１，２，３にて同時に各カラー構成要素
毎に画像処理が行なわれる際、それら各プロセッサ１，
２，３の同期が維持されるようになっている。
【００１７】上記の構成において、入力カラー画像デー
タはＲ，Ｇ，Ｂの各カラー構成要素ごとに分離されて、
第１ないし第３のプロセッサ１，２，３にて画像処理さ
れるのであるが、この実施例では第１のプロセッサ１が
他の第２および第３のプロセッサ２，３に対してマスタ
プロセッサとして位置づけられ、この第１のプロセッサ
１からシステム共通領域４に対して画像処理に必要な制
御信号およびアドレス信号を含むアクセスがなされると
ともに、第２および第３のプロセッサ２，３に対してリ
セット信号が出力される。
タはＲ，Ｇ，Ｂの各カラー構成要素ごとに分離されて、
第１ないし第３のプロセッサ１，２，３にて画像処理さ
れるのであるが、この実施例では第１のプロセッサ１が
他の第２および第３のプロセッサ２，３に対してマスタ
プロセッサとして位置づけられ、この第１のプロセッサ
１からシステム共通領域４に対して画像処理に必要な制
御信号およびアドレス信号を含むアクセスがなされると
ともに、第２および第３のプロセッサ２，３に対してリ
セット信号が出力される。
【００１８】このようにして、第１のプロセッサ１から
システム共通領域４へのアクセス信号が出されることに
より、アクセス識別回路１４にて各切替回路１１〜１３
がシステム共通領域４側に切り替えられ、その制御信号
およびアドレス信号に基づいてシステム共通領域４のプ
ログラム領域の画像処理プログラムデータが各切替回路
１１〜１３を介して第１ないし第３のプロセッサ１，
２，３にそれぞれ取り込まれる。
システム共通領域４へのアクセス信号が出されることに
より、アクセス識別回路１４にて各切替回路１１〜１３
がシステム共通領域４側に切り替えられ、その制御信号
およびアドレス信号に基づいてシステム共通領域４のプ
ログラム領域の画像処理プログラムデータが各切替回路
１１〜１３を介して第１ないし第３のプロセッサ１，
２，３にそれぞれ取り込まれる。
【００１９】これにより、各プロセッサ１，２，３は同
一の画像処理アーキテクチャのもとで上記画像処理プロ
グラムにしたがって各カラーの構成要素（Ｒプレーン、
Ｇプレーン、Ｂプレーン）に対応した画像処理プロセッ
サとして同時に動作する。したがって、カラー画像デー
タが多い場合においても、カラー構成要素（Ｒ，Ｇ，
Ｂ）毎に同時かつ高速に画像処理することができるとと
もに、各Ｒ，Ｇ，Ｂプレーンの画像処理が同一プログラ
ムで行なえることから、各カラー構成要素毎にプログラ
ムを作成する必要もない。
一の画像処理アーキテクチャのもとで上記画像処理プロ
グラムにしたがって各カラーの構成要素（Ｒプレーン、
Ｇプレーン、Ｂプレーン）に対応した画像処理プロセッ
サとして同時に動作する。したがって、カラー画像デー
タが多い場合においても、カラー構成要素（Ｒ，Ｇ，
Ｂ）毎に同時かつ高速に画像処理することができるとと
もに、各Ｒ，Ｇ，Ｂプレーンの画像処理が同一プログラ
ムで行なえることから、各カラー構成要素毎にプログラ
ムを作成する必要もない。
【００２０】また、上述したように第１のプロセッサ１
をマスタプロセッサとして位置づけて、この第１のプロ
セッサ１から他の第２および第３のプロセッサ２，３に
リセットをかけるようにしたことにより、各プロセッサ
１〜３は同一の画像処理アーキテクチャのもとで、同一
クロックで同一プログラムが実行され、すなわち画像デ
ータ処理が同一手順で行なわれるため、各プロセッサ
１，２，３間の同期がとられ、しかもその同期関係が維
持される。
をマスタプロセッサとして位置づけて、この第１のプロ
セッサ１から他の第２および第３のプロセッサ２，３に
リセットをかけるようにしたことにより、各プロセッサ
１〜３は同一の画像処理アーキテクチャのもとで、同一
クロックで同一プログラムが実行され、すなわち画像デ
ータ処理が同一手順で行なわれるため、各プロセッサ
１，２，３間の同期がとられ、しかもその同期関係が維
持される。
【００２１】このようにして、第１ないし第３のプロセ
ッサ１，２，３にて各カラー構成要素が画像処理される
と、次にその画像処理したデータを第１ないし第３の画
像メモリ５，６，７に書き込む処理が実行される。すな
わち、システム共通領域４へのアクセスが終了すると、
アクセス識別回路１４にて各切替回路１１〜１３がそれ
ぞれ第１ないし第３の画像メモリ５，６，７側に切り替
えられ、各カラー構成要素毎に画像処理されたデータが
同時に第１ないし第３の画像メモリ５，６，７に書き込
まれる。
ッサ１，２，３にて各カラー構成要素が画像処理される
と、次にその画像処理したデータを第１ないし第３の画
像メモリ５，６，７に書き込む処理が実行される。すな
わち、システム共通領域４へのアクセスが終了すると、
アクセス識別回路１４にて各切替回路１１〜１３がそれ
ぞれ第１ないし第３の画像メモリ５，６，７側に切り替
えられ、各カラー構成要素毎に画像処理されたデータが
同時に第１ないし第３の画像メモリ５，６，７に書き込
まれる。
【００２２】この場合においても、第１ないし第３の画
像メモリ５，６，７に対するアドレス制御、すなわちア
クセスはマスタプロセッサとしての第１のプロセッサ１
で行なわれる。これにより、第１ないし第３の画像メモ
リ５，６，７に画像処理されたデータが同期的に書き込
まれ、かつ、その各メモリ内のデータが同時に変化する
ことになる。
像メモリ５，６，７に対するアドレス制御、すなわちア
クセスはマスタプロセッサとしての第１のプロセッサ１
で行なわれる。これにより、第１ないし第３の画像メモ
リ５，６，７に画像処理されたデータが同期的に書き込
まれ、かつ、その各メモリ内のデータが同時に変化する
ことになる。
【００２３】データの書き込み後、第１ないし第３の画
像メモリ５，６，７においては、例えばスクリーンリフ
レッシュ信号が出力され、記憶したデータがそれぞれＤ
／Ａ変換部８，９，１０に出力され、そのＲ，Ｇ，Ｂの
各アナログ信号による画像がモニタ装置に表示される
が、各アナログ信号が同期していることから、例えばそ
の画像の切り替えに際し、スムーズに画像が切り替えら
れる。
像メモリ５，６，７においては、例えばスクリーンリフ
レッシュ信号が出力され、記憶したデータがそれぞれＤ
／Ａ変換部８，９，１０に出力され、そのＲ，Ｇ，Ｂの
各アナログ信号による画像がモニタ装置に表示される
が、各アナログ信号が同期していることから、例えばそ
の画像の切り替えに際し、スムーズに画像が切り替えら
れる。
【００２４】
【発明の効果】以上説明したように、この発明のカラー
画像処理装置によれば、カラー画像の各構成要素の画像
処理を画像処理アーキテクチャを同一とした第１ないし
第３のプロセッサに割り当てるとともに、それら各プロ
セッサの内の特定のものをマスタプロセッサとして位置
づけ、同マスタプロセッサにより他のプロセッサに対し
てリセットをかけて、そのマスタプロセッサを含む各プ
ロセッサにおいて、同一クロックで、かつ、同一の画像
処理プログラムを実行させるようにしたことにより、各
プロセッサごとに画像処理プログラムを組むことなく、
カラー画像の画像処理をより高速に行なうことができ
る。
画像処理装置によれば、カラー画像の各構成要素の画像
処理を画像処理アーキテクチャを同一とした第１ないし
第３のプロセッサに割り当てるとともに、それら各プロ
セッサの内の特定のものをマスタプロセッサとして位置
づけ、同マスタプロセッサにより他のプロセッサに対し
てリセットをかけて、そのマスタプロセッサを含む各プ
ロセッサにおいて、同一クロックで、かつ、同一の画像
処理プログラムを実行させるようにしたことにより、各
プロセッサごとに画像処理プログラムを組むことなく、
カラー画像の画像処理をより高速に行なうことができ
る。
【図１】この発明の一実施例を示すカラー画像処理装置
の概略的ブロック線図。
の概略的ブロック線図。
【図２】複数のプロセッサによる並列処理方式の従来例
を説明するための模式図。
を説明するための模式図。
１ 第１のプロセッサ（マスタプロセッサ） ２ 第２のプロセッサ ３ 第３のプロセッサ ４ システム共通領域 ５ 第１の画像メモリ ６ 第２の画像メモリ ７ 第３の画像メモリ １１ 第１の切替回路 １２ 第２の切替回路 １３ 第３の切替回路 １４ アクセス識別回路
Claims (1)
- 【請求項１】 カラー画像データを所定処理して画像メ
モリに書き込み、モニタ装置等の表示データとするカラ
ー画像処理装置において、上記カラー画像データをＲ，Ｇ，Ｂの各構成要素ごとに
処理する画像処理アーキテクチャが同一とされた第１、
第２および第３のプロセッサと、これら各プロセッサで
画像処理された各構成要素の画像データがそれに対応す
る各カラープレーンごとに表示可能に書き込まれる第
１、第２および第３の画像メモリと、プログラム領域お
よび作業領域を含み、当該装置のメモリ内において上記
各プロセッサに対して共通に割り当てられたシステム共
通領域と、上記各プロセッサを上記システム共通領域も
しくは上記各画像メモリのいずれかにバスを介して選択
的に接続する第１、第２および第３の切替手段と、上記
各プロセッサの内の特定の一つのプロセッサから上記シ
ステム共通領域へのアクセス信号を監視し、そのアクセ
ス信号の有無により上記各切替手段の切り替え動作を制
御するアクセス識別手段とを備え、 上記画像処理アーキテクチャが同一とされた第１、第２
および第３のプロセッサを上記Ｒ，Ｇ，Ｂの各構成要素
の画像処理に割り当てるとともに、上記特定の一つのプ
ロセッサに上記他のプロセッサを先導するマスタプロセ
ッサとしての機能を持たせ、画像処理に際して上記特定
の一つのプロセッサから上記他のプロセッサに同時にリ
セット信号を与え、上記第１、第２および第３のプロセ
ッサにより、同一画像処理アーキテクチャで、同一クロ
ックおよび同一画像処理プログラムにて各構成要素ごと
の 画像処理を同時に行なうようにしたことを特徴とする
カラー画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083230A JP2626294B2 (ja) | 1991-03-22 | 1991-03-22 | カラー画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3083230A JP2626294B2 (ja) | 1991-03-22 | 1991-03-22 | カラー画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04294462A JPH04294462A (ja) | 1992-10-19 |
| JP2626294B2 true JP2626294B2 (ja) | 1997-07-02 |
Family
ID=13796517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083230A Expired - Lifetime JP2626294B2 (ja) | 1991-03-22 | 1991-03-22 | カラー画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626294B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60262253A (ja) * | 1984-06-07 | 1985-12-25 | Agency Of Ind Science & Technol | メモリデ−タ処理回路 |
| JPH0797401B2 (ja) * | 1986-05-29 | 1995-10-18 | ソニー株式会社 | カラ−画像デ−タ処理装置 |
-
1991
- 1991-03-22 JP JP3083230A patent/JP2626294B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04294462A (ja) | 1992-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0366871B1 (en) | Apparatus for processing video signal | |
| JPH09288477A (ja) | 画像表示制御装置 | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JPH03232070A (ja) | 画像処理装置 | |
| JP2757634B2 (ja) | カラー画像処理装置 | |
| JPS62208766A (ja) | 映像合成装置 | |
| JP2530880B2 (ja) | グラフィックディスプレイ装置 | |
| JP2922519B2 (ja) | ビデオ合成装置 | |
| JP2513371B2 (ja) | カラ―画像処理装置 | |
| JPH05159043A (ja) | カラー画像処理装置 | |
| EP0242139A2 (en) | Display controller | |
| JP2776125B2 (ja) | 画像再生装置 | |
| JPH04365180A (ja) | カラー画像処理装置 | |
| JP2637519B2 (ja) | データ転送制御装置 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JP2858831B2 (ja) | ビットマップ表示方式 | |
| JPS6362465A (ja) | 画像表示装置 | |
| JPH0683294A (ja) | 表示制御装置 | |
| JPS59223880A (ja) | 画像処理方法および装置 | |
| JPH02105387A (ja) | 画像用メモリ | |
| JPS6332588A (ja) | 表示制御装置 | |
| JPH0225895A (ja) | ディスプレイ装置 | |
| JPH0213995A (ja) | 画像処理装置 | |
| JPH064653A (ja) | 静止画再生装置 | |
| JPH0567185A (ja) | 画像表示処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970218 |