JPH03239974A - ループスキャンパスを持った論理回路の試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第４図、第５図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例 （ａ）　　一実施例の説明（第２図、第３図）（ｂ）　
　他の実施例の説明 発明の効果 〔概要〕 保守、故障診断のためのループスキャンパスを持った論
理回路の試験方式に関し、 高速の診断を少ないハードウェアで行うことを目的とし
、 動作パスとループスキャン方式の内部診断バスとを有す
る論理回路に対し、スキャンクロックを与え、内部診断
パスによるスキャンループに沿ってデータをシフトする
スキャンモードと、該論理回路に動作クロックを与え、
動作パスによる動作を行わせるクロックステップモード
とを行うルブスキャンバスを持った論理回路の試験方式
において、外部から設定値のセット可能なカウンタと、
外部から指定された設定モードに従い、該カウンタの出
力に応してスキャンクロック又は動作クロックを該論理
回路に出力する制御回路とを設け、該設定モードが通常
モードの場合は、該カウンタの内容によらず動作クロッ
クを出力し、該設定モトがスキャンモードの場合は、動
作クロックを停止し、該カウンタの設定値に応じた個数
のスキャンクロックを出力し、該設定モードがクロック
ステップモードの場合は、スキャンクロックを停止し、
該カウンタの設定値に応じた個数の動作クロックを出力
するようにした。

〔産業上の利用分野〕

本発明は、保守、故障診断のためのループスキャンパス
を持った論理回路の試験方式に関する。

論理回路は、多数のレジスタ（ラッチ回路を含む）を有
しており、所定の機能を果たすように動作パスによって
接続されている。

このような論理回路の保守、故障診断を行う手段として
、スキャン方式による自動診断、障害状態のダンプ等が
一般的に行われている。

このスキャン方式の中に、ループスキャン（又はシリア
ルスキャン）と呼ばれるスキャン方式がある。

ループスキャン方式は、回路内の診断の対象となるう・
ノチ、レジスタを通常の動作パスとは別に設けたループ
スキャンパスによって、鎖状（ルブ状）に接続し、１つ
又は複数のループを形成し、そのループ内の１ケ所をリ
ード又はリード／ライトすることにより装置の内部状態
を監視したり、又は変更して保守、診断等を行う方式で
ある。

このようなループスキャンを用いた試験では、論理回路
の動作状態を動的に監視するために、最初は動作クロ７
クをストップした状態で、スキャンにより内部状態を読
み出したり必要に応じて変更を行い、次に動作クロック
を任意数だけ与えて通常の動作をせしめ、再びスキャン
を行って内部の状態変化を確認することが行われている
。

このようなループバスを任意の数だけシフトさせてルー
プスキャンを実現することと、動作クロックを任意の数
だけ与えて内部状態を変更することの両方を節易な構成
で実現することが望まれている。

〔従来の技術〕

第４図及び第５図は従来技術の説明図である。

第４図において、１は試験対象論理回路であり、試験の
対象となる論理回路を有するもの、２はサビスプロセッ
サであり、論理回路の試験を実行するものである。

試験の対象となる論理回路は、ここでは説明の簡単のた
め３つのラッチ１０ａ、１０ｂ、１０ｃで構成されてお
り、動作パスによって接続されているものとする。

又、ループスキャンのために、サービスプロセッサ２か
らリード／ライト可能なシフトレジスタ１１が設けられ
、ラッチ回路１０ａ、１０ｂ、１０ｃとループスキャン
パスによって接続されている。

論理回路１には、試験のために２つの減算カウンタ１２
．１３が設けられており、一つはセットされたスキャン
クロック数分のスキャンクロックを発行するためのスキ
ャンクロックカウンタ１２であり、他はセットされた動
作クロック数分の動作クロックを発行するための動作ク
ロックカウンタ１３である。

サービスプロセッサ２からテストモード（“ｌ”）がテ
ストモードレジスタ１４０セツトされない状態（通常モ
ード）では、インバータ１４１の出力が“Ｉ”となり、
オアゲート１４３を介しアンドゲート１４４が開き、動
作クロックがラッチ回路１０ａ、ｌＯｂ、１０ｃに供給
され、通常動作する。

一方、テスト（試験）モードでは、サービスプロセンサ
２はテストモードレジスタ１４０に“１”をセットする
。

ループスキャンを行うには、サービスプロセッサ２は、
スキャンクロックカウンタ１２にスキャンクロック数（
ループのシフト数）をセット（設定）する。

これによって、スキャンクロックカウンタ１２は、オー
ル“０”でなくなるので、インへ−夕１４５の出力が“
１”となり、アンドゲート１４６を開き、スキャンクロ
ックがラッチ回路１０ａ、１０ｂ・　１０ｃ、シフトレ
ジスタ１１に供給され、ループスキャンが行われる。

スキャンクロックカウンタ１２は、スキャンクロックに
より減算され、設定数計数すると、オール“０″となり
、インバータ１４５の出力を“０”として、アンドゲー
ト１４６を閉じ、スキャンクロックの供給を停止する。

このようにして、スキャン（診断）クロックの発行数、
即ちループのシフト数をスキャンクロックカウンタ１２
に設定し、設定数分のスキャンクロックを発行し、設定
数分のシフトを行い内部状態の読み出しや変更を行って
いる。

又、テストモードで所定数の動作クロックを発行するに
は、サービスプロセッサ２は、動作クロックカウンタ１
３に動作クロック数をセットする。

これによって、動作クロックカウンタ１３は、オル“０
″でなくなるので、インバータ１４２の出力が“１″と
なり、オアゲート１４３を介してアンドゲート１４４を
開き、動作クロックをラッチ回路１０ａ、１０ｂ、１０
ｃに供給する。

動作クロックカウンタ１３は、動作クロックにより減算
され、設定数計数すると、オール“０”となり、インバ
ータ１４２の出力を“０”にし、オアゲート１４３を介
しアンドゲート１４４を閉じ、動作クロックの供給を停
止する。

このようにして、動作クロックの発行数を動作クロック
カウンタ１３に設定し、設定数分の動作クロックを発行
し、設定クロック数分の動作を行わしめる。

このように、論理回路の動作状態を動的に監視するため
に、最初は、動作クロックを停止し、任意数のスキャン
クロックを与え、ループパスを任意の数だけシフトさせ
てループスキャンし、内部状態を読み出したり、必要に
応じて変更を行い、次に動作クロックを任意数与え、動
作クロック数分の動作を行わしめ、再びスキャンクロッ
クによるスキャンを行って内部の変化状態を確認する。

一方、第５図の従来技術では、サービスプロセッサ２が
動作クロック制御信号をアンドゲート１４４に与えてラ
ッチ回路１０ａ、１０ｂ、１０ｃに供給する動作クロッ
クを制御し、スキャンクロック制御信号をアンドゲート
１４６に与えてラッチ回路１０ａ、１０ｂ、１０ｃ及び
シフトレジスタ１１へ与えるスキャンクロックを制御す
るものである。

即ち、サービスプロセッサ２のソフトウェアによって、
前述のカウンタ１２．１３等の動作を実現するものであ
る。

〔発明が解決しようとする課題〕

しかしながら、従来の第４図のループスキャン用のシフ
ト数カウンタ１２と動作クロック用カウンタ１３を内部
に備えた回路では、高速に動作の確認又は診断を行うこ
とができるが、同時に機能しない２つのカウンタを持つ
ことになり、構成が複雑となるという問題があった。

一方、従来の第５図のソフト的な手段によりルプスキャ
ンのシフトと、動作クロックの歩進を指示するものでは
、カウンタを持つ必要はないが、ソフトウェアの実行速
度により＠御が制限されるので高速の診断ができず、し
かも他装置との実時間のインターフェイス動作が必要と
される回路の試験は不可能であるという問題があった。

従って、本発明は、高速の診断を少ないハードウェアで
行うことのできるループスキャンパスを持った論理回路
の試験方式を擾供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理図である。

本発明は、第１図に示すように、動作パスとルブスキャ
ン方式の内部診断パスとを有する論理回ａｉｏに対し、
スキャンクロックを与え、内部診断パスによるスキャン
ループに沿ってデータをシフトするスキャンモードと、
該論理回路１０に動作クロックを与え、動作パスによる
動作を行わせるクロックステップモードとを行うループ
スキャンパスを持った論理回路の試験方式において、外
部２から設定値のセット可能なカウンタ１５と、外部２
から指定された設定モードに従い、該カウンタ１５の出
力に応じてスキャンクロック又は動作クロックを該論理
回路１０に出力する制御回路１４とを設け、該設定モー
ドが通常モードの場合は、該カウンタ１５の内容によら
ず動作クロックを出力し、該設定モードがスキャンモー
ドの場合は、動作クロックを停止し、該カウンタ１５の
設定値に応じた個数のスキャンクロックを出力し、該設
定モードがクロックステップモードの場合は、スキャン
クロックを停止し、該カウンタ１５の設定値に応じた個
数の動作クロックを出力するようにしたものである。

〔作用〕 本発明は、カウンタ１５を１つ設け、制御回路１４によ
って設定モードに応じたスキャンクロック、動作クロッ
クの発行を行うようにして、ループスキャン用のシフト
数カウンタと、動作クロックの歩進カウンタを１個のカ
ウンタ１５で実現するようにしたものである。

このため、ハードウェアによる高速の診断を可能とする
とともに、カウンタが１個で済むため、ハードウェアを
少な（することができる。

〔実施例〕

（ａ）　　一実施例の説明 第２図は本発明の一実施例構成図、第３図はその論理回
路の構成図である。

図中、第１図、第４図及び第５図で示したものと同一の
ものは同一の記号で示してあり、１４７はスキャンモー
ドレジスタであり、サービスプロセッサ２よりスキャン
モード（“１”）がセットされるもの、１４８はインバ
ータであり、スキャンモードレジスタ１４７の内容を反
転するもの、１４９はアンドゲートであり、インバータ
１４８の出力とインバータ１４５からのカウンタ１５の
オール“０”出力の反転信号との論理積（アンド）をと
り、オアゲート１４３に出力するものである。

制御面ｌｌ１１４は、テストモードレジスタ１４０と、
スキャンモードレジスタ１４７と、インハタ１４１．１
４５．１４Ｂと、アンドゲート１４４．１４６．１４９
と、アオゲート１４３とを含む。

従って、制御回路１４は、スキャンモードでは、アンド
ゲート１４６を開き、減算カウンタ１５の出力の制御の
元にスキャンクロックを発行し、スキャンモードでない
クロックステップモードではアンドゲート１４９を開き
、減算カウンタ１５の出力でアンドゲート１４４を制御
し、動作クロックを発行する。

尚、動作クロック用発信器とスキャンクロック用発信器
は外部にあるものとし、図示しない。

ループスキャン対象の論理回路は、第３図に示すように
、説明の簡単のため、ラッチ回路１０ａ、１０ｂ、１０
ｃから構成され、通常の動作パス１０１．１０２．１０
３．１０４．１０５．１０６で接続されているものとす
る。

又、ループスキャン動作時のシフトパスを点線１１１−
１１４で示し、シフトパス１．１１．１１４はサービス
プロセッサ２からリード／ライトできるシフトレジスタ
１１と接続し、論理回路１の中のラッチ回路１０ａ、１
０ｂ、１０ｃは、シフトパス１１２．１１３によって鎖
状に接続され、全体がループとなる。

次に、第２図構成の動作について説明する。

通常動作時は、サービスプロセッサ２によって、テスト
モードとスキャンモードが両方とも０ＦＦ（“０”）に
設定されている。

このため、アンドゲート１４４はインバータ１４１の出
力によって常時開き、アンドゲート１４６は常時閉じ、
減算カウンタ１５の内容によらず、ラッチ回路１０ａ〜
ＩＯＣに動作クロックが常に発行され、スキャンクロッ
クは発行されない。

従って、ランチ回路１０ａ〜１０ｃは第３図の実線の通
常動作パス１０１−１０６に従って動作する。

ループスキャンを行うときには、サービスプロセッサ２
からテストモードとスキャンモードを両方ともＯＮ（“
１″）にする。

この時、減算カウンタ１５に対しても、何も行っていな
いので「０」が設定されている。

この状態では、インバータ１４１の出力もアンドゲート
１４９の出力も“０”のため、オアゲト１４３を介しア
ンドゲート１４４は閉じ、動作クロックは発行されない
。

又、カウンタ１５のオール“０”出力は“１″′のため
、インバータ１４５を介し、アンドゲート１４６は閉と
なるから、スキャンクロックも発行されない。

このため、ラッチ回路１０ａ〜１０ｃの内容は変化しな
い。

この後、サービスプロセッサ２より減算カウンタ１５に
ｒ□、以外のシフト値を選定すると、カウンタ１５のオ
ール“０”出力は“０”となり、インバータ１４５の出
力は“１”となる。

アンドゲート１４６に入力するテストモードレジスタ１
４０の出力と、スキャンモードレジスタ１４７の出力と
も“１”のため、アンドゲート１４６が開き、減算カウ
ンタ１５の内容が「０コとなるまでスキャンパルスがラ
ッチ回路１０ａ〜１０Ｃ、シフトレジスタ１１に発行さ
れる。

このため、ラッチ回路１０ａ〜１０ｃ、シフトレジスタ
１１には、減算カウンタ１５に設定された数のスキャン
クロックが与えられ、シフトパスｌ１ｌ−１１４に沿っ
てデータがシフトされる。

サービスプロセッサ２は、スキャン後に、シフトレジス
タ１１の内容を読み出したり変更したりすることによっ
て、任意のラッチ回路の内容を参脇したり、更新するこ
とができる。

次に、動作クロックを任意の数だけ歩進のするには、サ
ービスプロセッサ２は、テストモードはＯＮ（“１”）
のままで、スキャンモードを０ＦＦ（、“０”）、即ち
クロンクステ・ンプモードをＯＮする。

これによって、インバータ１４８を介しアンドゲート１
４９が開き、カウンタ１５（インバータ１４５）の出力
によりアンドゲート１４４が制御され、一方、アンドゲ
ート１４６は閉し、スキャンクロックは発行されない。

この後、サービスプロセッサ２より減算カウンタ１５に
「０」以外の歩進値を設定すると、カウンタ１５のオー
ル“０”出力は′０″となり、インバータ１４５の出力
はｌ”となる。

これによって、アンドゲート１４９の出力は“ｌ”とな
り、オアゲート１４３を介しアンドゲト１４４を開き、
減算カウンタ１５の内容がｒ□」になるまで動作クロッ
クをラッチ回路ｌＯａ〜１０ｃに発行する。

これによってラッチ回路１０　ａ　＝　１０　ｃは、動
作パス１０１〜１０６に沿って動作クロック分歩進動作
する。

このようにして、サービスプロセッサ２から動作を定義
するテストモードの他にスキャンモード（反転クロック
ステップモード）を発行し、減算カウンタ１５の出力を
スキャンモードによってアンドゲート１４４．１４６と
に切換えて与えることによって、減算カウンタ１５に設
定された数のスキ１ンパルス、動作クロックの発行を可
姥とする。

従って、カウンタが１つで済み、ハードウェアを少なく
できるとともに、高速診断というハードウェアによる利
点も保持できる。

（ｂ）　　他の実施例の説明 上述の実施例では、論理回路をラッチ回路で説明したが
、例えば、レジスタ、レジスタとラッチ回路の組合わせ
等であってもよい。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、スキャンモードと
クロックステップモードで１個のカウンタを共用できる
ので、ハードウェアを少なくできるとともに、ハードウ
ェアによる高速診断が可能となるという効果を奏する。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の一実施例構成図、 第３図は第２図の論理回路の構成図、 第４図及び第５図は従来技術の説明図である。 図中、２−・サービスプロセッサ（外部）、１０−一〜
論理回路、 １４−・制御回路、 １５−カウンタ。

Claims (1)

1. 【特許請求の範囲】 動作パスとループスキャン方式の内部診断パスとを有す
   る論理回路（１０）に対し、スキャンクロックを与え、
   内部診断パスによるスキャンループに沿ってデータをシ
   フトするスキャンモードと、該論理回路（１０）に動作
   クロックを与え、動作パスによる動作を行わせるクロッ
   クステップモードとを行うループスキャンパスを持った
   論理回路の試験方式において、 外部（２）から設定値のセット可能なカウンタ（１５）
   と、 外部（２）から指定された設定モードに従い、該カウン
   タ（１５）の出力に応じてスキャンクロック又は動作ク
   ロックを該論理回路（１０）に出力する制御回路（１４
   ）とを設け、 該設定モードが通常モードの場合は、該カウンタ（１５
   ）の内容によらず動作クロックを出力し、該設定モード
   がスキャンモードの場合は、動作クロックを停止し、該
   カウンタ（１５）の設定値に応じた個数のスキャンクロ
   ックを出力し、該設定モードがクロックステップモード
   の場合は、スキャンクロックを停止し、該カウンタ（１
   ５）の設定値に応じた個数の動作クロックを出力するよ
   うにしたことを 特徴とするループスキャンパスを持った論理回路の試験
   方式。