JPS62220879A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62220879A
JPS62220879A JP61064492A JP6449286A JPS62220879A JP S62220879 A JPS62220879 A JP S62220879A JP 61064492 A JP61064492 A JP 61064492A JP 6449286 A JP6449286 A JP 6449286A JP S62220879 A JPS62220879 A JP S62220879A
Authority
JP
Japan
Prior art keywords
circuit
output
package
signal
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61064492A
Other languages
English (en)
Inventor
Seiichi Abe
誠一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61064492A priority Critical patent/JPS62220879A/ja
Priority to DE19873709032 priority patent/DE3709032A1/de
Priority to KR1019870002599A priority patent/KR900007743B1/ko
Priority to US07/029,096 priority patent/US4812678A/en
Publication of JPS62220879A publication Critical patent/JPS62220879A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に半導体装置を複数個
搭載しているパッケージの診断を簡便にするのに好適な
半導体装置に関するものである。
〔従来の技術］ 従来の半導体装置としては、半導体装置（ＬＳＩ）の回
路状態を外部端子から容易に設定したり観察できるよう
にすることにより、診断（テスト）をしやすくするため
に、ＬＳＩ内のすべてのフリップフロップ（ラッチ）を
、テスト時にはシフトレジスタとして動作するような回
路構造を採用したスキャンパス方式を使ったものがある
。このようなスキャンパス方式を採用した例としては、
特開昭５６−９０２７０公報が挙げられる。この方式は
、通常データを入出力するための複数の信号端子に印加
されたスキャンインデータを複数のフリップフロップに
直接セットできると共にそのフリップフロップの内容を
上記信号端子に直接送出できるように切換制御手段を設
けて、スキャンアウトを高速化するものである。また、
従来のしｓ工のブロック図を第２図に示す。ＬＳＩ５は
、入力回路１１．内部論理回路１２．出力回路１３がら
構成され、診断時には、ＬＳＩ入力信号２を入力して、
スキャンパス方式で論理が組まれた内部論理回路１２に
よりテストを行い、出力回路１３を通して、ＬＳＩ出力
信号３を出力する。
〔発明が解決しようとする問題点〕
上記従来例では、複数個の半導体装置を搭載したパッケ
ージレベルでの診断について配慮されておらず、パッケ
ージに大規模な半導体装置（ＬＳＩ）を搭載すると、パ
ッケージの論理的規模が大きくなるため、パッケージの
診断パターンが複雑になり、膨大になるという問題があ
った。
本発明の目的は、このような従来の問題を解決し、大規
模の半導体装置（ＬＳＩ）の論理規模をパッケージ診断
時に小さくし、パッケージの診断パターンを簡単でかつ
少なくし、パターン作成工数の削減を行える半導体装置
を提供することにある。
〔問題点を解決するための手段〕
上記問題点を解決するため、本発明では、入力回路と出
力回路と内部論理回路とを有する半導体装置において、
上記内部論理回路と並列に構成した小規模な論理で上記
出力回路に信号を伝送するスルーパス論理手段と、上記
内部論理回路の出力信号および上記スルーパス論理手段
の出力信号の一方を選択する選択手段を設けたことに特
徴がある。
〔作用］ 半導体装置において、出力信号を選択する機構は、動作
時に内部論理回路の出力を選択し、パッケージ診断時に
スルーパス論理の出力を選択する。
それにより、半導体装置は、パッケージ診断時にスルー
パス論理回路の論理で動作するので、半導体装置の論理
規模が小さくなり、この半導体装置。
を搭載したパッケージの論理規模もパッケージ診断時に
小さくなるため、パッケージの診断パターンが簡単で少
なくなる。これにより、パッケージの診断パターン作成
が容易となり２診断パターン作成の工数を低減する。ま
た、半導体装置単品でのＤＣ特性の評価や出力回路のド
ライブ能力の評価も、評価時に半導体装置の論理規模を
小さくすることができるので、容易になる。
〔実施例〕
以下、本発明の一実施例を、図面により詳細に説明する
。
第１図は本発明の一実施例を示す半導体装置（以下、Ｌ
ＳＩという）の内部構成図であり、第３図（ａ）〜（ｈ
）は本発明の特徴的なスルーパス論理回路の一例を示す
論理構成図である。
第１図、第３図において、ｌはＬＳＩ、２はＬＳＩＩへ
の入力信号、３はＬＳＩＩから出力される出力信号、４
は入力回路１１やセレクタ１５などの制御を行う制御信
号、１１は通常動作時と診断時の入力信号２が入力され
る入力回路、１２はスキャンパス方式等で論理が組まれ
る内部論理回路、１３は内部論理回路１２あるいはスル
ーパス論理回路１４からの信号を出力する出力回路、１
４は本発明の主要部をなすスルーパス論理回路、１５は
内部論理回路１２とスルーパス論理回路１４の出力信号
を切換えるためのセレクタ、１４１は信号を反転させる
インバータ、１４２は排他的論理積を取るＮＡＮＤゲー
ト、１４３は排他的論理和を取るＮＯＲゲート、１４４
は論理積を取るためのＡＮＤゲート、１４５は論理和を
取るＯＲゲート、１４６はクロック信号により制御され
るフリップフロップ、１４７は時分割制御信号である。
まず、第１図、第３図を用いて本ＬＳＩＩの構成および
動作について説明する。
ＬＳＩＩは入力回路１１．内部論理回路１２゜出力回路
１３．本発明により設けられたスルーパス論理回路１４
．およびセレクタ１５で構成される。ここで、入力回路
１１．内部論理回路１２゜および出力回路１３は、第２
図に示した従来のＬＳＩ５に対応している。通常動作す
る場合、入力信号２は入力回路１１．内部論理回路１２
．および出力回路１３を介して出力信号３へ伝搬される
。
特に内部論理回路１２は、順序回路で複雑な場合にはス
キャンパス方式で論理が組まれている。本セレクタ１５
は出力を選択する機構であり、制御信号４に応じて内部
論理回路１２の出力またはスルーパス論理回路１４の出
力を選択する。スルーパス論理回路１４は、入力信号２
を小規模な論理で出力信号４へ伝送する論理回路であり
、第３図に示す論理回路が一例として挙げられる。第３
図の（ａ）、（ｂ）は入力信号数と出力信号数が同一の
場合、第３図の（ｃ）、（ｄ）、（ｅ）は入力信号数が
出力信号数より多い場合、第３図の（ｆ）、（ｇ）。
（ｈ）は出力信号が入力信号より多い場合のスルーパス
論理回路の一例である。特に、第３図の（ｅ）。
（ｈ）は信号を時分割に伝搬する一例であり、時分割を
制御する信号１４７が必要である。なお、第３図のスル
ーパス論理回路は、入力回路１１および出力回路１３に
より信号が反転しないと考えたものである。このＬＳＩ
Ｉは、動作時に制御信号４をセレクタ１５が内部論理回
路１２の出力を選択するように設定する。したがって、
通常動作する場合、入力信号２は入力回路１１．内部論
理回路１２．セレクタ１５および出力回路１３を介して
出力信号３へ伝搬される。これにより、従来のＬＳＩと
同様に動作する。パッケージ診断時は、制御信号４をセ
レクタ１５がスルーパス論理回路１４の出力を選択する
ように設定する。これにより、入力信号４は、入力回路
１１．スルーパス論理回路１４．セレクタ１５．および
出力回路１３を介して出力信号へ伝搬されるため、パッ
ケージ診断時のＬＳＩの論理規模が小さくなる。
第４図は本実施例によるＬＳＩを搭載したパッケージの
一例を示すブロック図であり、第５図は診断時における
パッケージの概念ブロック図である。
第４図、第５図において、１００は本ＬＳＩが搭載され
ているパッケージ、１０１はＩＣで構成した論理回路、
１０２，１０３，１０４，２０１は本ＬＳＩ、２０４は
パターン入力信号、２０５はＬＳＩ入力信号、２０６は
ＬＳＩ出力信号、２ｏ７はパッケージ出力信号である。
ここで、本ＬＳＩについては、第１図を参照されたい。
次に、第４図、第５図を用いてパッケージの構成および
動作について説明する。
パッケージ１００は、３個のＬＳＩ１０２，１０３．１
０４とＩＣで構成した論理回路１０１で構成している。
このようなパッケージ１００を診断する場合、まず、３
つのＬＳＩを全てスルーパス論理回路１４の出力を選択
するように制御信号４を設定する。したがって、パッケ
ージ１００は、ＩＣで全て構成したパッケージの論理レ
ベルと同等になり、簡単で少ない診断パターンで配線の
チェックおよび丁Ｃで構成した論理回路１００とＬＳＩ
１０２，１０３，１０４の入力回路１１と出力回路１３
の診断ができる６次に、ＬＳＩの中の１つだけ、内部論
理回路１２の出力を選択し、残りの２つをスルーパス論
理回路１４の出力を選択するように、制御信号４を設定
する。これにより、パッケージ１０ｏは第５図に示すよ
うに、ＩＣで構成した論理回路２０２，２０３とＬＳ　
Ｉ　２０１を搭載したパッケージと同等になる。特に、
ＬＳＩ２０１が数千ゲートから致方ゲートなのに対して
、ＩＣで構成した論理回路２０１，２０３の合計が数十
ゲートから数百ゲートであり、このパッケージを診断す
るのに、約１つのＬＳＩを診断するパターンでパッケー
ジの診断ができる。これを残りのＬＳＩにも同様に実施
することにより、全てのＬＳＩの内部論理も診断できる
。ゆえに、パッケージの診断パターンはＩＣで構成した
論理回路の診断パターン１つと、ＬＳＩの診断パターン
３つで構成でき、ＬＳＩ３つとＩＣで構成した論理のよ
うな大規模な論理を一斉に診断するパターンより簡単で
少なくできる利点がある。
なお、基板の配線パターンのチェックと、ＬＳｌの入出
力回路およびＩＣで構成した論理回路の診断だけならば
、非常に簡単で少ない診断パターンでパッケージの診断
ができる。
本実施例において、第４図に示すパッケージがインサー
キットテスタ（基板の配線途中のパッドに針を立て、基
板を一部分づつ診断するテスタ）が使用困難な両面にＩ
ＣやＬＳＩを搭載した面付基板の場合、診断パターンが
簡単で少なくなるため、診断パターン作成工数を低減で
きる。また、パッケージが片面にＩＣやＬＳＩを搭載し
た面付基板の場合、インサーキットテスタを使用しない
で診断を容易に実施できるため、インサーキットテスタ
用のパッドを設けないですみ、基板の小型化ができる利
点がある。さらに、インサーキットテスタ用の診断パタ
ーンも従来より簡単で少なくなり、診断パターンの作成
工数の低減ができる。
なお、ＬＳＩの診断パターンを作成する際、第５図のＩ
Ｃで構成した論理回路２０２，２０３を初めからＬＳＩ
２０１に追加してＬＳＩの診断パターンを作成すれば、
パッケージの入力信号２０４およびパッケージの出力信
号２０７をパッケージの診断パターンとし、途中データ
のＬＳＩ入力信号２０５．ＬＳＩ出力信号２０６をＬＳ
Ｉ（７）診断パターンとすることにより、パッケージ診
断のための作業がＩＣで構成した論理回路の診断だけで
すみ、診断パターン作成工数を大幅に低減できる。
本実施例では、パッケージを対象にしたが、パッケージ
だけでなく、ハイブリットＬＳＩのチップやマルチチッ
プＬＳＩのチップに同様に適用してもよい。
〔発明の効果〕
以上説明したように、本発明によれば、大規模の半導体
装置（ＬＳＩ）の論理規模を制御信号に応じて小さくで
きるので、パッケージの診断パターンを簡単で少なくで
き、パターン作成工数も削減できる。また、ＤＣ特性の
評価や出力回路のドライブ能力の評価が容易にできる効
果もある。
【図面の簡単な説明】
第１図は本発明の一実施例を示すＬＳＩの内部構成図、
第２図は従来のＬＳＩの内部構成図、第３図は本実施例
によるスルーパス論理回路の一例を示す論理構成図、第
４図は本実施例によるＬＳＩを搭載したパッケージの一
例を示すブロック図、第５図は診断時におけるパッケー
ジの概念ブロック図である。 １．５，１０２，１０３，１０４，２０１：ＬＳＩ、２
，２０５＋ＬＳＩ入力信号、３，２０６：ＬＳＩ出力信
号、４：制御信号、１１：入力回路、１２：内部論理回
路、１３：出力回路、１４ニスル一バス論理回路、１５
：セレクタ、１４７：時分割制御信号、１００：パッケ
ージ、１０１，２０２．２０３　：　ＩＣｔ’構成した
論理回路、２ｏ４；パッケージ入力信号、２０７：パッ
ケージ出力信号。 第　　１　　　図 第　　２　　　図′ 、ｇｔ 第　　　３　　　図 （ａ）　　　　　（ｂ） ＜Ｃ）　　　　　（ｄ） 第　　　３　　　図 Ｏ’）　　　　　（ｇ） 第　　　牛　　　図 第５図

Claims (1)

    【特許請求の範囲】
  1. １、入力回路と出力回路と内部論理回路とを有する半導
    体装置において、上記内部論理回路と並列に構成した小
    規模な論理で上記出力回路に信号を伝送するスルーパス
    論理手段と、上記内部論理回路の出力信号および上記ス
    ルーパス論理手段の出力信号の一方を選択する選択手段
    とを設けたことを特徴とする半導体装置。
JP61064492A 1986-03-22 1986-03-22 半導体装置 Pending JPS62220879A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61064492A JPS62220879A (ja) 1986-03-22 1986-03-22 半導体装置
DE19873709032 DE3709032A1 (de) 1986-03-22 1987-03-19 Grossschaltkreis-halbleitervorrichtung
KR1019870002599A KR900007743B1 (ko) 1986-03-22 1987-03-21 검사하기에 용이한 반도체 lsi장치
US07/029,096 US4812678A (en) 1986-03-22 1987-03-23 Easily testable semiconductor LSI device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61064492A JPS62220879A (ja) 1986-03-22 1986-03-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS62220879A true JPS62220879A (ja) 1987-09-29

Family

ID=13259753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61064492A Pending JPS62220879A (ja) 1986-03-22 1986-03-22 半導体装置

Country Status (4)

Country Link
US (1) US4812678A (ja)
JP (1) JPS62220879A (ja)
KR (1) KR900007743B1 (ja)
DE (1) DE3709032A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372381U (ja) * 1989-11-15 1991-07-22
JPH03279880A (ja) * 1990-03-28 1991-12-11 Matsushita Electric Ind Co Ltd 検査機能付集積回路素子
JP2003004808A (ja) * 2001-06-19 2003-01-08 Nec Corp 半導体装置および半導体装置のテスト方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01202025A (ja) * 1988-02-08 1989-08-15 Mitsubishi Electric Corp モード切替回路
US6304987B1 (en) 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
GB8828828D0 (en) * 1988-12-09 1989-01-18 Pilkington Micro Electronics Semiconductor integrated circuit
US4942319A (en) * 1989-01-19 1990-07-17 National Semiconductor Corp. Multiple page programmable logic architecture
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
JP2676169B2 (ja) * 1989-12-27 1997-11-12 三菱電機株式会社 スキャンパス回路
US5036215A (en) * 1990-01-29 1991-07-30 International Business Machines Corporation Pass gate multiplexer receiver circuit
FR2660071B1 (fr) * 1990-03-23 1992-07-24 Alcatel Radiotelephone Systeme de test d'un circuit imprime pourvu de circuits integres et application de ce systeme au test d'un tel circuit imprime.
JP2627464B2 (ja) * 1990-03-29 1997-07-09 三菱電機株式会社 集積回路装置
JP2519580B2 (ja) * 1990-06-19 1996-07-31 三菱電機株式会社 半導体集積回路
DE4038535A1 (de) * 1990-12-03 1992-06-04 Siemens Ag Pruefbare integrierte schaltung und schaltungsbaugruppe
JPH06130124A (ja) * 1992-10-20 1994-05-13 Mitsubishi Electric Corp しきい値を有する信号入力回路のテスト回路
US5519355A (en) * 1992-11-19 1996-05-21 At&T Global Information Solutions Company High speed boundary scan multiplexer
EP0622735B1 (en) * 1993-04-29 1997-11-05 International Business Machines Corporation Tie-up and tie-down circuits with a primary input for testability improvement of logic networks
KR970705760A (ko) * 1995-07-06 1997-10-09 요트. 게. 아. 롤페즈 클럭 신호의 논리적인 결합에 의한 전자회로 테스팅 방법, 및 이러한 테스팅용 장치를 구비한 전자회로(A method for testing an electronic circuit by logically combining clock signals, and an electronic circuit provided with facilities for such testing)
JP4041550B2 (ja) * 1995-10-31 2008-01-30 テキサス インスツルメンツ インコーポレイテツド 集積回路
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US5625631A (en) * 1996-04-26 1997-04-29 International Business Machines Corporation Pass through mode for multi-chip-module die
US5887004A (en) * 1997-03-28 1999-03-23 International Business Machines Corporation Isolated scan paths
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
EP1185920A4 (en) * 1998-11-09 2005-07-06 Broadcom Corp INTEGRATED MIXED SIGNAL MONOPOLY INTEGRATED ELECTRONICS SYSTEM FOR MAGNETIC HARD DISK DRIVERS
US7058862B2 (en) * 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6411147B1 (en) * 2000-10-11 2002-06-25 General Electric Company System and method for grouped gating control logic
DE10233681B4 (de) * 2002-07-24 2005-12-01 Infineon Technologies Ag Schaltungsanordnung zur Ansteuerung wenigstens eines Verbrauchers
CN100524169C (zh) * 2005-02-12 2009-08-05 美国博通公司 移动多媒体处理器中输入/输出区的方法和***
US7640379B2 (en) * 2005-02-12 2009-12-29 Broadcom Corporation System method for I/O pads in mobile multimedia processor (MMP) that has bypass mode wherein data is passed through without being processed by MMP

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2330014A1 (fr) * 1973-05-11 1977-05-27 Ibm France Procede de test de bloc de circuits logiques integres et blocs en faisant application
EP0013597A1 (en) * 1979-01-09 1980-07-23 Rca Corporation Signal switching apparatus
JPS5690270A (en) * 1979-12-25 1981-07-22 Fujitsu Ltd Scan-in scan-out method
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
JPS57100522A (en) * 1980-12-13 1982-06-22 Usac Electronics Ind Co Ltd Test system of input/output device
US4561094A (en) * 1983-06-29 1985-12-24 International Business Machines Corporation Interface checking apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372381U (ja) * 1989-11-15 1991-07-22
JPH03279880A (ja) * 1990-03-28 1991-12-11 Matsushita Electric Ind Co Ltd 検査機能付集積回路素子
JP2003004808A (ja) * 2001-06-19 2003-01-08 Nec Corp 半導体装置および半導体装置のテスト方法

Also Published As

Publication number Publication date
DE3709032A1 (de) 1987-09-24
KR870009400A (ko) 1987-10-26
KR900007743B1 (ko) 1990-10-19
US4812678A (en) 1989-03-14
DE3709032C2 (ja) 1991-09-26

Similar Documents

Publication Publication Date Title
JPS62220879A (ja) 半導体装置
US4782283A (en) Apparatus for scan testing CMOS integrated systems
US4621363A (en) Testing and diagnostic device for digital computers
US4875003A (en) Non-contact I/O signal pad scan testing of VLSI circuits
US5109190A (en) Semiconductor apparatus including semiconductor integrated circuit and operating method thereof
US4441075A (en) Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
JP2513904B2 (ja) テスト容易化回路
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
US6000051A (en) Method and apparatus for high-speed interconnect testing
US4855669A (en) System for scan testing of logic circuit networks
US4503386A (en) Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks
US4504784A (en) Method of electrically testing a packaging structure having N interconnected integrated circuit chips
US4494066A (en) Method of electrically testing a packaging structure having n interconnected integrated circuit chips
US5047710A (en) System for scan testing of logic circuit networks
US4669081A (en) LSI fault insertion
US6658632B1 (en) Boundary scan cell architecture with complete set of operational modes for high performance integrated circuits
JPH0772872B2 (ja) 順序ディジタル論理回路の組み込み自己検査用装置
JPH05264667A (ja) テスト回路
JPH01253669A (ja) 半導体集積回路装置
US6092226A (en) Fabrication of test logic for level sensitive scan on a circuit
JPH06160489A (ja) バウンダリスキャン内部テスト方式
US6321355B1 (en) Semiconductor integrated circuit and method of testing the same
JP3588052B2 (ja) バウンダリスキャンテスト回路
JP3664967B2 (ja) 半導体集積回路
Hławiczka et al. Universal test controller chip for board self test