JPS641810B2 - - Google Patents
Info
- Publication number
- JPS641810B2 JPS641810B2 JP59238876A JP23887684A JPS641810B2 JP S641810 B2 JPS641810 B2 JP S641810B2 JP 59238876 A JP59238876 A JP 59238876A JP 23887684 A JP23887684 A JP 23887684A JP S641810 B2 JPS641810 B2 JP S641810B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- logic block
- scan loop
- logic
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 description 13
- 238000003745 diagnosis Methods 0.000 description 10
- 239000000872 buffer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、論理回路を試験するために、予め論
理回路基板あるいはIC内に組み込まれるシフト
方式の診断回路に関するものであり、特に常時ク
ロツクの入力を必要とするレジスタやカウンタも
スキヤンループの中に加えて論理回路を診断する
診断回路に関する。
理回路基板あるいはIC内に組み込まれるシフト
方式の診断回路に関するものであり、特に常時ク
ロツクの入力を必要とするレジスタやカウンタも
スキヤンループの中に加えて論理回路を診断する
診断回路に関する。
近年における情報処理装置や各種制御装置の大
型化、高性能化傾向に伴い、論理回路も複雑大規
模化なものが数多く使用されるようになつてい
る。一方、LSI技術や実装技術の進歩から、論理
回路基板の回路実装密度も大幅に向上しているこ
とから、論理回路基板の試験は、著しく困難で時
間のかかるものとなつてきている。
型化、高性能化傾向に伴い、論理回路も複雑大規
模化なものが数多く使用されるようになつてい
る。一方、LSI技術や実装技術の進歩から、論理
回路基板の回路実装密度も大幅に向上しているこ
とから、論理回路基板の試験は、著しく困難で時
間のかかるものとなつてきている。
一般に論理回路基板の試験あるいは診断は、テ
ストデータを与え、その論理出力結果から障害の
有無を判別する方法がとられるが、これを基板端
子上で行なつた場合には、多レベルの論理回路に
ついての細かな内部状態を知ることができないと
いう欠点がある。そこでその１つの解決手段とし
て、回路内部のフリツプフロツプを利用して、直
接テストデータを設定したり、回路内部の状態を
外部に読み出すことを可能にするシフトレジスタ
機構を論理回路内に予め組み込んでおくシフト方
式と呼ばれる診断方式が多く用いられている。
ストデータを与え、その論理出力結果から障害の
有無を判別する方法がとられるが、これを基板端
子上で行なつた場合には、多レベルの論理回路に
ついての細かな内部状態を知ることができないと
いう欠点がある。そこでその１つの解決手段とし
て、回路内部のフリツプフロツプを利用して、直
接テストデータを設定したり、回路内部の状態を
外部に読み出すことを可能にするシフトレジスタ
機構を論理回路内に予め組み込んでおくシフト方
式と呼ばれる診断方式が多く用いられている。
このシフト方式は、第２図に示すように論理回
路２１内にある各フリツプフロツプFF0，FF1，
……FFi，……FFoを直列に結合して、シフトレ
ジスタ構成のスキヤンループをつくつておき、診
断の際に、外部からシフトパルスを与えてテスト
データ列すなわちスキヤンインデータをスキヤン
ループ内へシフト入力し（スキヤンインという）、
次にこのようにして各フリツプフロツプFF0ない
しFFoにセツトされたテストデータに基づいて論
理動作を実行させ、その結果が各フリツプフロツ
プにセツトされたところで、スキヤンアウトデー
タとして外部へシフト出力させる（スキヤンアウ
トという）ものである。ところでスキヤンループ
中の各フリツプフロツプは、各論理回路中での本
来のフリツプフロツプ機能を果すための信号回路
とシフトレジスタ動作のための制御回路を含み、
シフトパルスと本来のフリツプフロツプ動作のた
めのクロツクは止めておいてシフトパルスのみを
入力するようにしていた。
路２１内にある各フリツプフロツプFF0，FF1，
……FFi，……FFoを直列に結合して、シフトレ
ジスタ構成のスキヤンループをつくつておき、診
断の際に、外部からシフトパルスを与えてテスト
データ列すなわちスキヤンインデータをスキヤン
ループ内へシフト入力し（スキヤンインという）、
次にこのようにして各フリツプフロツプFF0ない
しFFoにセツトされたテストデータに基づいて論
理動作を実行させ、その結果が各フリツプフロツ
プにセツトされたところで、スキヤンアウトデー
タとして外部へシフト出力させる（スキヤンアウ
トという）ものである。ところでスキヤンループ
中の各フリツプフロツプは、各論理回路中での本
来のフリツプフロツプ機能を果すための信号回路
とシフトレジスタ動作のための制御回路を含み、
シフトパルスと本来のフリツプフロツプ動作のた
めのクロツクは止めておいてシフトパルスのみを
入力するようにしていた。
従来、シフト方式による論理回路の診断では、
基板単独で診断を行なう場合と、基板を実装した
状態で診断を行なう場合とがあつた。後者の場
合、実装された１枚の基板上のある論理回路の出
力が、実装されている他の基板上の回路の動作に
必要不可欠なものとなつていると、その論理回路
のクロツクを停止することができないことにな
り、その場合には、その論理回路をスキヤンルー
プから除外しておく必要があつた。
基板単独で診断を行なう場合と、基板を実装した
状態で診断を行なう場合とがあつた。後者の場
合、実装された１枚の基板上のある論理回路の出
力が、実装されている他の基板上の回路の動作に
必要不可欠なものとなつていると、その論理回路
のクロツクを停止することができないことにな
り、その場合には、その論理回路をスキヤンルー
プから除外しておく必要があつた。
たとえば、ある基板上にメモリのリフレツシユ
アドレスを発生するためのリフレツシユカウンタ
が置かれており、他の基板上にそのリフレツシユ
アドレスを使用するメモリが置かれていた場合に
は、リフレツシユカウンタへのカウント用クロツ
クを止めることができない。
アドレスを発生するためのリフレツシユカウンタ
が置かれており、他の基板上にそのリフレツシユ
アドレスを使用するメモリが置かれていた場合に
は、リフレツシユカウンタへのカウント用クロツ
クを止めることができない。
そのため、基板単独での診断ではリフレツシユ
カウンタのカウント用クロツク供給を停止するこ
とが可能であつても、基板実装状態での診断を行
なう可能性がある限り、そのリフレツシユカウン
タを構成する各フリツプフロツプをスキヤンルー
プ中に含めることができなくなり、論理回路中の
診断可能範囲の割合い、すなわち診断率を上げる
ことができない大きな原因となつていた。
カウンタのカウント用クロツク供給を停止するこ
とが可能であつても、基板実装状態での診断を行
なう可能性がある限り、そのリフレツシユカウン
タを構成する各フリツプフロツプをスキヤンルー
プ中に含めることができなくなり、論理回路中の
診断可能範囲の割合い、すなわち診断率を上げる
ことができない大きな原因となつていた。
本発明は、上記した問題点を解決するため、基
板単独での診断と装置に実装した状態での診断な
どのように、診断が行なわれる条件、すなわち診
断環境によつて論理回路へのクロツク供給停止の
可／不可が変るような論理回路のフリツプフロツ
プについては、スキヤンループに含めるか除外す
るかを選択可能にするものであり、その構成は、
シフト方式のスキヤンイン及びスキヤンアウトを
行なう論理回路において、該論理回路の診断環境
により診断動作中もクロツク供給を停止できない
場合もあるフリツプフロツプ群を接続した第１の
スキヤンループと、上記診断環境とは無関係に診
断動作中にクロツク供給を停止できるフリツプフ
ロツプ群を接続した第２のスキヤンループとを
別々に設けるとともに、上記第１のスキヤンルー
プと第２のスキヤンループとを接続した１つのス
キヤンループと、単独の第２のスキヤンループと
を外部からの制御信号により切換える手段とをそ
なえていることを特徴としている。
板単独での診断と装置に実装した状態での診断な
どのように、診断が行なわれる条件、すなわち診
断環境によつて論理回路へのクロツク供給停止の
可／不可が変るような論理回路のフリツプフロツ
プについては、スキヤンループに含めるか除外す
るかを選択可能にするものであり、その構成は、
シフト方式のスキヤンイン及びスキヤンアウトを
行なう論理回路において、該論理回路の診断環境
により診断動作中もクロツク供給を停止できない
場合もあるフリツプフロツプ群を接続した第１の
スキヤンループと、上記診断環境とは無関係に診
断動作中にクロツク供給を停止できるフリツプフ
ロツプ群を接続した第２のスキヤンループとを
別々に設けるとともに、上記第１のスキヤンルー
プと第２のスキヤンループとを接続した１つのス
キヤンループと、単独の第２のスキヤンループと
を外部からの制御信号により切換える手段とをそ
なえていることを特徴としている。
以下に、本発明の詳細を実施例にしたがつて説
明する。
明する。
第１図は、本発明による診断回路をそなえた論
理回路基板の１実施例構成を示したものである。
理回路基板の１実施例構成を示したものである。
図において、１は診断環境の如何にかかわらず
クロツクを停止することができる論理ブロツク、
２は診断環境によつてはクロツクを停止できない
論理ブロツク、３はスキヤンアウトデータ切替え
用のマルチプレクサ、４は論理ブロツク１のクロ
ツク、５は論理ブロツク１の入力データ、６はシ
フトパルス、７はスキヤンインデータ、８はカウ
ント用クロツク、９はリセツト信号、１０はテス
トモード信号、１１は論理ブロツク２のシフトパ
ルス、１２，１３，１８は論理ブロツク１のスキ
ヤンアウトデータ、１４は論理ブロツク１および
論理ブロツク２のスキヤンアウトデータ、１５は
論理ブロツク１の出力データ、１６は論理ブロツ
ク２の出力データ、１７はスキヤンアウトデー
タ、１９はアンド回路、２０，２１はバツフアで
ある。
クロツクを停止することができる論理ブロツク、
２は診断環境によつてはクロツクを停止できない
論理ブロツク、３はスキヤンアウトデータ切替え
用のマルチプレクサ、４は論理ブロツク１のクロ
ツク、５は論理ブロツク１の入力データ、６はシ
フトパルス、７はスキヤンインデータ、８はカウ
ント用クロツク、９はリセツト信号、１０はテス
トモード信号、１１は論理ブロツク２のシフトパ
ルス、１２，１３，１８は論理ブロツク１のスキ
ヤンアウトデータ、１４は論理ブロツク１および
論理ブロツク２のスキヤンアウトデータ、１５は
論理ブロツク１の出力データ、１６は論理ブロツ
ク２の出力データ、１７はスキヤンアウトデー
タ、１９はアンド回路、２０，２１はバツフアで
ある。
また論理ブロツク１中に示される１ａ，１ｂ，
１ｃと、論理ブロツク２中に示される２ａ，２
ｂ，２ｃはいずれも各論理ブロツクの中で所定の
役割りをもつているフリツプフロツプであり、特
に２ａ，２ｂ，２ｃは、リフレツシユカウンタの
各ステージを構成している。これらのフリツプフ
ロツプは、同時にスキヤンループを構成するシフ
トレジスタの各ステージともなつている。各フリ
ツプフロツプ中の端子Si，So，Scはシフトレジ
スタとして機能させるために設けられた端子であ
り、Siはシフトデータ入力端子、Soはシフトデ
ータ出力端子、Scはシフトパルス入力端子を表
わしている。
１ｃと、論理ブロツク２中に示される２ａ，２
ｂ，２ｃはいずれも各論理ブロツクの中で所定の
役割りをもつているフリツプフロツプであり、特
に２ａ，２ｂ，２ｃは、リフレツシユカウンタの
各ステージを構成している。これらのフリツプフ
ロツプは、同時にスキヤンループを構成するシフ
トレジスタの各ステージともなつている。各フリ
ツプフロツプ中の端子Si，So，Scはシフトレジ
スタとして機能させるために設けられた端子であ
り、Siはシフトデータ入力端子、Soはシフトデ
ータ出力端子、Scはシフトパルス入力端子を表
わしている。
論理ブロツク１のフリツプフロツプ１ａ，１
ｂ，１ｃからなるスキヤンループは、バツフア２
０を介して論理ブロツク２のフリツプフロツプ２
ａ，２ｂ，２ｃからなるスキヤンループに結合さ
れ、さらにマルチプレクサ３の１入力端子に接続
され、また論理ブロツク１のスキヤンループは、
単独でバツフア２１を介してマルチプレクサ３の
他の１入力端子に接続される。したがつて、マル
チプレクサ３を制御することにより、論理ブロツ
ク１と論理ブロツク２の２つのブロツク内のスキ
ヤンループを縦続した長い１つのスキヤンループ
と、論理ブロツク１内のスキヤンループのみ、の
いずれか一方を選択することができる。
ｂ，１ｃからなるスキヤンループは、バツフア２
０を介して論理ブロツク２のフリツプフロツプ２
ａ，２ｂ，２ｃからなるスキヤンループに結合さ
れ、さらにマルチプレクサ３の１入力端子に接続
され、また論理ブロツク１のスキヤンループは、
単独でバツフア２１を介してマルチプレクサ３の
他の１入力端子に接続される。したがつて、マル
チプレクサ３を制御することにより、論理ブロツ
ク１と論理ブロツク２の２つのブロツク内のスキ
ヤンループを縦続した長い１つのスキヤンループ
と、論理ブロツク１内のスキヤンループのみ、の
いずれか一方を選択することができる。
次に具体的な診断動作について説明する。
たとえば、図示の論理回路基板を単体で診断す
る場合には、論理ブロツク２のリフレツシユカウ
ンタ機能を一時的に停止してよいから、テストモ
ード信号１０を“１”にして、マルチプレクサ３
に、論理ブロツク１と論理ブロツク２の両方のス
キヤンループを結合したスキヤンループからのス
キヤンアウトデータ１４を選択させる。なおこの
とき、アンド回路１９が機能化されるため、シフ
トパルス６は論理ブロツク１と論理ブロツク２の
両方に供給される。これにより、スキヤンインデ
ータ７を論理ブロツク１のスキヤンループと論理
ブロツク２のスキヤンループに順次入力させるこ
とができ、またマルチプレクサ３から、そのスキ
ヤンアウトデータ１７を読み出すことができる。
このスキヤンアウトデータ１７を用いて論理ブロ
ツク１と論理ブロツク２の診断が行なわれる。
る場合には、論理ブロツク２のリフレツシユカウ
ンタ機能を一時的に停止してよいから、テストモ
ード信号１０を“１”にして、マルチプレクサ３
に、論理ブロツク１と論理ブロツク２の両方のス
キヤンループを結合したスキヤンループからのス
キヤンアウトデータ１４を選択させる。なおこの
とき、アンド回路１９が機能化されるため、シフ
トパルス６は論理ブロツク１と論理ブロツク２の
両方に供給される。これにより、スキヤンインデ
ータ７を論理ブロツク１のスキヤンループと論理
ブロツク２のスキヤンループに順次入力させるこ
とができ、またマルチプレクサ３から、そのスキ
ヤンアウトデータ１７を読み出すことができる。
このスキヤンアウトデータ１７を用いて論理ブロ
ツク１と論理ブロツク２の診断が行なわれる。
次に、各論理回路基板を装置に実装して、装置
試験を行なう場合には、論理ブロツク２を対象か
ら除去しなければならない。この場合は、テスト
モード信号１０を“０”にする。これにより、マ
ルチプレクサ３は論理ブロツク１のスキヤンルー
プからのスキヤンアウトデータ１３を選択するよ
うに制御され、またアンド回路１９は不能化され
て、論理ブロツク２へのシフトパルス供給を阻止
する。このため、シフトパルス６は論理ブロツク
１にのみ供給され、スキヤンインデータ７の入力
とスキヤンアウトデータ１３の出力が行なわれ、
マルチプレクサ３からスキヤンアウトデータ１７
として読み出される。このスキヤンアウトデータ
１７を用いて論理ブロツク１が試験される。なお
この間、論理ブロツク２にはカウント用クロツク
８あるいはリセツト信号９が印加され、リフレツ
シユカウンタとしての動作を行ない、リフレツシ
ユアドレスを出力データ１６として送出する。
試験を行なう場合には、論理ブロツク２を対象か
ら除去しなければならない。この場合は、テスト
モード信号１０を“０”にする。これにより、マ
ルチプレクサ３は論理ブロツク１のスキヤンルー
プからのスキヤンアウトデータ１３を選択するよ
うに制御され、またアンド回路１９は不能化され
て、論理ブロツク２へのシフトパルス供給を阻止
する。このため、シフトパルス６は論理ブロツク
１にのみ供給され、スキヤンインデータ７の入力
とスキヤンアウトデータ１３の出力が行なわれ、
マルチプレクサ３からスキヤンアウトデータ１７
として読み出される。このスキヤンアウトデータ
１７を用いて論理ブロツク１が試験される。なお
この間、論理ブロツク２にはカウント用クロツク
８あるいはリセツト信号９が印加され、リフレツ
シユカウンタとしての動作を行ない、リフレツシ
ユアドレスを出力データ１６として送出する。
以上のように本発明によれば、論理回路中のフ
リツプフロツプ群を診断環境に応じてスキヤンル
ープに入れられるものと入れられないものに分
け、それぞれの動作を可能にすることにより、常
に診断環境に応じた最大の範囲の論理回路につい
て診断を行なうことができ、診断率の向上を図る
ことができる。
リツプフロツプ群を診断環境に応じてスキヤンル
ープに入れられるものと入れられないものに分
け、それぞれの動作を可能にすることにより、常
に診断環境に応じた最大の範囲の論理回路につい
て診断を行なうことができ、診断率の向上を図る
ことができる。
第１図は本発明の１実施例構成図、第２図はシ
フト方式による診断回路の説明図である。 図中、１は常にクロツク停止が可能な論理ブロ
ツク、２は診断環境の条件によつてはクロツクを
停止できない論理ブロツク、３はマルチプレク
サ、４はクロツク、５は入力データ、６はシフト
パルス、７はスキヤンインデータ、８はカウント
用クロツク、９はリセツト信号、１０はテストモ
ード信号、１２，１３，１４，１７，１８はスキ
ヤンアウトデータ、１５，１６は出力データ、１
９はアンド回路、２０，２１はバツフアを表わ
す。
フト方式による診断回路の説明図である。 図中、１は常にクロツク停止が可能な論理ブロ
ツク、２は診断環境の条件によつてはクロツクを
停止できない論理ブロツク、３はマルチプレク
サ、４はクロツク、５は入力データ、６はシフト
パルス、７はスキヤンインデータ、８はカウント
用クロツク、９はリセツト信号、１０はテストモ
ード信号、１２，１３，１４，１７，１８はスキ
ヤンアウトデータ、１５，１６は出力データ、１
９はアンド回路、２０，２１はバツフアを表わ
す。
Claims (1)
- １ シフト方式のスキヤンイン及びスキヤンアウ
トを行なう論理回路において、該論理回路の診断
環境により診断動作中もクロツク供給を停止でき
ない場合もあるフリツプフロツプ群を接続した第
１のスキヤンループと、上記診断環境とは無関係
に診断動作中にクロツク供給を停止できるフリツ
プフロツプ群を接続した第２のスキヤンループと
を別々に設けるとともに、上記第１のスキヤンル
ープと第２のスキヤンループとを接続した１つの
スキヤンループと、単独の第２のスキヤンループ
とを外部からの制御信号により切換える手段とを
そなえていることを特徴とする論理回路の診断回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238876A JPS61117627A (ja) | 1984-11-13 | 1984-11-13 | 論理回路の診断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59238876A JPS61117627A (ja) | 1984-11-13 | 1984-11-13 | 論理回路の診断回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61117627A JPS61117627A (ja) | 1986-06-05 |
| JPS641810B2 true JPS641810B2 (ja) | 1989-01-12 |
Family
ID=17036572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59238876A Granted JPS61117627A (ja) | 1984-11-13 | 1984-11-13 | 論理回路の診断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61117627A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2679343B2 (ja) * | 1990-03-16 | 1997-11-19 | 日本電気株式会社 | ループ処理方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59178549A (ja) * | 1983-03-30 | 1984-10-09 | Mitsubishi Electric Corp | シフトリング回路 |
-
1984
- 1984-11-13 JP JP59238876A patent/JPS61117627A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61117627A (ja) | 1986-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1218424A (en) | Scannable asynchronous/synchronous cmos latch | |
| US4621363A (en) | Testing and diagnostic device for digital computers | |
| USRE41496E1 (en) | Boundary-scan input circuit for a reset pin | |
| JPS6134173B2 (ja) | ||
| JPS62220879A (ja) | 半導体装置 | |
| EP1943533B1 (en) | Ic testing methods and apparatus | |
| US5450418A (en) | Pseudo master slave capture mechanism for scan elements | |
| CA1268550A (en) | Apparatus providing improved diagnosability | |
| JPS6329276A (ja) | 論理ｌｓｉ | |
| US6815977B2 (en) | Scan cell systems and methods | |
| US5068881A (en) | Scannable register with delay test capability | |
| US5471152A (en) | Storage element for delay testing | |
| US5515517A (en) | Data processing device with test circuit | |
| JPS641810B2 (ja) | ||
| JP2778443B2 (ja) | スキャンパステスト回路の最適化方法 | |
| DE69030209D1 (de) | Durch Ereigniss befähigte Prüfarchitektur für integrierte Schaltungen | |
| JPH01197675A (ja) | 論理回路の診断方法 | |
| JPH07174821A (ja) | バウンダリスキャンセルおよびテスト回路の検証方法 | |
| JPH06118133A (ja) | Ｌｓｉのテスト方法 | |
| JPH077345B2 (ja) | 論理回路ブロックの自己診断回路 | |
| JP2637276B2 (ja) | トレーサ | |
| JPS6327735B2 (ja) | ||
| JPH026772A (ja) | 集積回路 | |
| JPH0358143A (ja) | Ｌｓｉのスキャンイン／スキャンアウト論理回路 | |
| JPH04216643A (ja) | 大規模集積回路装置 |