JPS5853774B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS5853774B2 JPS5853774B2 JP53165216A JP16521678A JPS5853774B2 JP S5853774 B2 JPS5853774 B2 JP S5853774B2 JP 53165216 A JP53165216 A JP 53165216A JP 16521678 A JP16521678 A JP 16521678A JP S5853774 B2 JPS5853774 B2 JP S5853774B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- address
- flip
- maintenance
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、情報処理装置に関し、特に保守、調整が容易
な情報処理装置に関するものである。
な情報処理装置に関するものである。
情報処理装置では、誤動作が検出されると再実行、再試
験を繰返し、成功しないときは障害とみなして、装置を
停止しあるいは動作させたまま障害診断を行う。
験を繰返し、成功しないときは障害とみなして、装置を
停止しあるいは動作させたまま障害診断を行う。
また、障害が検出されない場合でも、保守、調整のため
に、各部の動作を試験する必要がある。
に、各部の動作を試験する必要がある。
このため、従来より、外部端子にシンクロスコープを接
続して回路動作を観測したり、保守パネルを利用してフ
リップ・フロップの内容を読出し、順序回路のサイクル
・アドバンス機能により手動で診断している。
続して回路動作を観測したり、保守パネルを利用してフ
リップ・フロップの内容を読出し、順序回路のサイクル
・アドバンス機能により手動で診断している。
第１図および第２図は、それぞれ従来の情報処理装置の
診断方法を示すフロック図である。
診断方法を示すフロック図である。
情報処理装置の実装構成としては、第１図に示すように
、バック・ボード１上にプラグ・ボード２．１７，１８
が実装され、さらにプラグ・ボード２，１７，１８上に
ＬＳＩ、ＭＳＩあるいはＳＳＩ等の論理素子が搭載され
ている。
、バック・ボード１上にプラグ・ボード２．１７，１８
が実装され、さらにプラグ・ボード２，１７，１８上に
ＬＳＩ、ＭＳＩあるいはＳＳＩ等の論理素子が搭載され
ている。
また、ＬＳＩ 論理素子３，９等は、処理結果を保持す
るフリップ・フロップ６．１１，１４およびこれらのフ
リップ・フロップ６．１１，１４の内容に処理を加える
組合せ回路５，７，１０゜１２．１３等から構成されて
いる。
るフリップ・フロップ６．１１，１４およびこれらのフ
リップ・フロップ６．１１，１４の内容に処理を加える
組合せ回路５，７，１０゜１２．１３等から構成されて
いる。
第１図においては、バンク・ボード１上のマイクロ・ス
トリップ・ライン１９の論理信号が、プラグ・ボード２
上のマイクロ・ストリップ・ライン４によりＬＳＩａ内
の組合せ回路５に入力され、第１の論理処理が加えられ
た後、処理結果がフリップ・フロップ６に保持されろ。
トリップ・ライン１９の論理信号が、プラグ・ボード２
上のマイクロ・ストリップ・ライン４によりＬＳＩａ内
の組合せ回路５に入力され、第１の論理処理が加えられ
た後、処理結果がフリップ・フロップ６に保持されろ。
フリップ・フロップ６に保持された論理信号は、次のサ
イクルで組合せ回路７に入力され、第２の論理処理が加
えられた後、プラグ・ボード２上のマイクロ・ストリッ
プ・ライン８によりＬＳＩ９内の組合せ回路１０に入力
され、ここで第３の論理処理が加えられて、フリップ・
フロップ１１にその結果が保持されろ。
イクルで組合せ回路７に入力され、第２の論理処理が加
えられた後、プラグ・ボード２上のマイクロ・ストリッ
プ・ライン８によりＬＳＩ９内の組合せ回路１０に入力
され、ここで第３の論理処理が加えられて、フリップ・
フロップ１１にその結果が保持されろ。
フリップ・フロップ１１に保持された論理信号は、さら
に次のサイクルで組合せ回路１２および組合せ回路１３
により第４および第５の処理が加えられた後、フリップ
・フロップ１４に保持される。
に次のサイクルで組合せ回路１２および組合せ回路１３
により第４および第５の処理が加えられた後、フリップ
・フロップ１４に保持される。
さらに、プラグ・ボード２上のマイクロ・ストリップ・
ライン１５およびバック・ボード１上のマイクロ・スト
リップ・ライン１６によりプラグ・ボード１．７に送ら
れ、以下同じような処理が加えられる。
ライン１５およびバック・ボード１上のマイクロ・スト
リップ・ライン１６によりプラグ・ボード１．７に送ら
れ、以下同じような処理が加えられる。
このように、情報処理装置内のフリップ・フロップは、
組合せ回路による論理的処理の結果を保持し、さらに組
合せ回路に対する入力条件を規定する機能を有するので
、情報処理装置内における論理動作を把握するためには
重要な情報となる。
組合せ回路による論理的処理の結果を保持し、さらに組
合せ回路に対する入力条件を規定する機能を有するので
、情報処理装置内における論理動作を把握するためには
重要な情報となる。
したがって、論理調整時および保守作業時においては、
フリップ・フロップの状態を観測することが正常動作の
確言技不良動作の原因追求、あるいは故障部位の指摘等
を行うのに必要不可欠となる。
フリップ・フロップの状態を観測することが正常動作の
確言技不良動作の原因追求、あるいは故障部位の指摘等
を行うのに必要不可欠となる。
情報処理装置内のフリップ・フロップの状態を観測する
方法としては、従来より、第１図に示すように、バック
・ボード上の信号の状態変化をシンクロ・スコープまた
はロジック・トレーサ２２により観測する方法、および
第２図に示すように、情報処理装置を停止させた後、パ
ネル４２からフリップ・フロップの状態をスキャン・ア
ウトする方法が用いられている。
方法としては、従来より、第１図に示すように、バック
・ボード上の信号の状態変化をシンクロ・スコープまた
はロジック・トレーサ２２により観測する方法、および
第２図に示すように、情報処理装置を停止させた後、パ
ネル４２からフリップ・フロップの状態をスキャン・ア
ウトする方法が用いられている。
第１図では、シンクロ・スコープあるいはロジック・ト
レーサ２２を外部端子１５に接続して、その外部端子１
５に接続されているフリップ・フロップ１１等の動作状
態を観測するので、外部に端子がないと観測できない。
レーサ２２を外部端子１５に接続して、その外部端子１
５に接続されているフリップ・フロップ１１等の動作状
態を観測するので、外部に端子がないと観測できない。
端子がない場合には、前後のフリップ・フロップの状態
を観測することにより、類推する他はない。
を観測することにより、類推する他はない。
ところで、情報処理装置においては、高速処理および機
能拡充等のため、高密度実装の要求があり、このためプ
ラグ・ボードおよびＬＳＩ 内に実装される論理規模は
増大する傾向にある。
能拡充等のため、高密度実装の要求があり、このためプ
ラグ・ボードおよびＬＳＩ 内に実装される論理規模は
増大する傾向にある。
一方、プラグ・ボードおよびＬＳＩ を小型化する必
要があるので、ＬＳＩ およびプラグ・ボードの信号ピ
ン数は制限されることになり、したがって膨大な論理機
能に対してシンクロ・スコープあるいハロシック・トレ
ーサにより観測できる信号数は限られてしまう。
要があるので、ＬＳＩ およびプラグ・ボードの信号ピ
ン数は制限されることになり、したがって膨大な論理機
能に対してシンクロ・スコープあるいハロシック・トレ
ーサにより観測できる信号数は限られてしまう。
さらに、高速処理が要求される処理装置においては、論
理信号にシンクロ・スコープまたはロジック・トレーサ
のプローブを取付けることにより、信号に遅れが生じて
正常動作が保証されない場合もある。
理信号にシンクロ・スコープまたはロジック・トレーサ
のプローブを取付けることにより、信号に遅れが生じて
正常動作が保証されない場合もある。
したがって、シンクロ・スコープあるいはロジック・ト
レーサによる信号状態の観測は、高速または犬規嘆の情
報処理装置では困難となる。
レーサによる信号状態の観測は、高速または犬規嘆の情
報処理装置では困難となる。
これらの対策として、重要なフリップ・フロップの出力
信号を専用のアンプ・ゲート２０，２１を通してバック
・ボード１の観測用端子に引出しておく方法もあるが、
ＬＳＩ、パッケージ・ボードの信号ピン数の制限により
、十分な数の観測用端子を設けろことは困難である。
信号を専用のアンプ・ゲート２０，２１を通してバック
・ボード１の観測用端子に引出しておく方法もあるが、
ＬＳＩ、パッケージ・ボードの信号ピン数の制限により
、十分な数の観測用端子を設けろことは困難である。
次に、第２図のスキャン・アウトによる方法では、情報
処理装置に付属してスキャン・アウト制御部２５を設け
る。
処理装置に付属してスキャン・アウト制御部２５を設け
る。
スサヤン・アウト制御部２５は、スキャン・ワード・ア
ドレス・レジスタ２６、スキャン・ビット・アドレス・
カウンタ２７およびスキャン・アウト・データ・レジス
タ３６を備えており、パネル制御部４２またはマイクロ
・プログラム制御部４１により起動される。
ドレス・レジスタ２６、スキャン・ビット・アドレス・
カウンタ２７およびスキャン・アウト・データ・レジス
タ３６を備えており、パネル制御部４２またはマイクロ
・プログラム制御部４１により起動される。
いま、パネル４２よりフリップ・フロップ３４を含むフ
リップ・フロップ群３４−１の１ワードをスキャン・ア
ウトする場合には、データ・バス２４を通して該当する
スキャン・ワード・アドレスをスキャン・ワード・アド
レス・レジスタ２６にセットした後、スキャン・アウト
動作の起動を行う。
リップ・フロップ群３４−１の１ワードをスキャン・ア
ウトする場合には、データ・バス２４を通して該当する
スキャン・ワード・アドレスをスキャン・ワード・アド
レス・レジスタ２６にセットした後、スキャン・アウト
動作の起動を行う。
スキャン制御部２５が起動すると、スキャン・ワード・
アドレス・レジスタ２６の内容がスキャン・ワード・ア
ドレス・バス２９を通してワード・アドレス・デコーダ
３１に供給され、スキャン・ワード選択信号３２を発生
させることにより、スキャン・ビット・セレクタ３３を
有効化する。
アドレス・レジスタ２６の内容がスキャン・ワード・ア
ドレス・バス２９を通してワード・アドレス・デコーダ
３１に供給され、スキャン・ワード選択信号３２を発生
させることにより、スキャン・ビット・セレクタ３３を
有効化する。
同時に、スキャン・ビット・カウンタ２７の内容をスキ
ャン・ビット・アドレス・バス３０を通してスキャン・
ビット・セレクタ３３に供給した後、スキャン・ビット
・カウンタ２Ｔのカウント・アップを開始する。
ャン・ビット・アドレス・バス３０を通してスキャン・
ビット・セレクタ３３に供給した後、スキャン・ビット
・カウンタ２Ｔのカウント・アップを開始する。
スキャン・ビット・カウンタ２７のカウント・アップと
同時に、スキャン・ビット・セレクタ３３によりフリッ
プ・フロップ群３４−１の１ワードに含まれるフリップ
・フロップの状態がスキャン・アウト・データ・バス３
５に順次選択出力され、スキャン・アウト・データ・レ
ジスタ３６の該当ビットに順次セットさ桟る。
同時に、スキャン・ビット・セレクタ３３によりフリッ
プ・フロップ群３４−１の１ワードに含まれるフリップ
・フロップの状態がスキャン・アウト・データ・バス３
５に順次選択出力され、スキャン・アウト・データ・レ
ジスタ３６の該当ビットに順次セットさ桟る。
■ワード分のスキャン・アウト動作が完了すると、パネ
ル４２はデータ・バス２４によりスキャン・アウト・デ
ータ・レジスタ３６の内容を取込むことによって、フリ
ップ・フロップ群１４−１のスキャン・アウト動作を行
うことができる。
ル４２はデータ・バス２４によりスキャン・アウト・デ
ータ・レジスタ３６の内容を取込むことによって、フリ
ップ・フロップ群１４−１のスキャン・アウト動作を行
うことができる。
しかし、情報処理装置を動作させて、スキャン・ワード
・アドレスを順次、レジスタ２６にセットしてスキャン
・アウトすると、レジスタ２６のアドレスが遂次変化し
てしまうため、特定アドレスのフリップ・フロップの状
態変化は観測できない。
・アドレスを順次、レジスタ２６にセットしてスキャン
・アウトすると、レジスタ２６のアドレスが遂次変化し
てしまうため、特定アドレスのフリップ・フロップの状
態変化は観測できない。
すなわち、情報処理装置の停止状態におけるフリップ・
フロップの状態しか観測できないので、フリップ・フロ
ップの状態の変化は停止時点の状態より類推する他はな
い。
フロップの状態しか観測できないので、フリップ・フロ
ップの状態の変化は停止時点の状態より類推する他はな
い。
このように、従来の方法では、保守、調整時の正常動作
の確認、不良勘定の原因追求、故障時の診断を行う場合
、第１図と第２図の両方を組合せて実施し、熟練技術者
が不完全な情報から不良原因等を予想により追求してい
るので、保守調整に長時間を要する。
の確認、不良勘定の原因追求、故障時の診断を行う場合
、第１図と第２図の両方を組合せて実施し、熟練技術者
が不完全な情報から不良原因等を予想により追求してい
るので、保守調整に長時間を要する。
本発明の目的は、このような問題点を解決するため、実
施密度を低下させることなく、かつ高速処理に悪影響を
及ぼすことなく、従来の設備を有効に利用たて、保守、
調整時に必要な論理信号の状態変化を観測することがで
きる情報処理装置を提供することにある。
施密度を低下させることなく、かつ高速処理に悪影響を
及ぼすことなく、従来の設備を有効に利用たて、保守、
調整時に必要な論理信号の状態変化を観測することがで
きる情報処理装置を提供することにある。
本発明においては、通常のスキャン・アウト動作に用い
るスキャン制御部とは独立して、パネルからスキャン・
ワード・アドレスおよびスキャンビット・アドレスをセ
ットするメンテナンス・スキャン・アドレス・レジスタ
、該メンテナンス・スキャン・アドレス・レジスタの内
容を、通常のスキャン・アウト動作時板外に、スキャン
・アドレス・バスニ送出スルスキャンーアドレス・セレ
クタ、およびスキャン・アウト・バスに読出されたスキ
ャン・アウト・データを観測装置に接続する観測端子を
備えることによって、上記目的を達成する。
るスキャン制御部とは独立して、パネルからスキャン・
ワード・アドレスおよびスキャンビット・アドレスをセ
ットするメンテナンス・スキャン・アドレス・レジスタ
、該メンテナンス・スキャン・アドレス・レジスタの内
容を、通常のスキャン・アウト動作時板外に、スキャン
・アドレス・バスニ送出スルスキャンーアドレス・セレ
クタ、およびスキャン・アウト・バスに読出されたスキ
ャン・アウト・データを観測装置に接続する観測端子を
備えることによって、上記目的を達成する。
以下、本発明の実施例を、第３図により説明する。
本発明は、第３図に示すように、パネル４２よリスキャ
ン・ワード・アドレスおよびスキャン・ビット・アドレ
スを設定できるメンテナンス・スキャン・アドレス・レ
ジスタ３７を、通常のスキャン制御部２５とは独立に設
置し、通常のスキャン動作時板外には、このメンテナン
ス・スキャン・アドレス・レジスタ３７の［直がスキャ
ン・アドレス・バス２９，３０に出力されるような構成
とし、さらにスキャン・アウト・データ・バス３５を専
用のアンプ・ゲート４５を通してシンクロ・スコープあ
るいはロジック・トレーサ２２の観測用端子４４に出力
されるような構成とする。
ン・ワード・アドレスおよびスキャン・ビット・アドレ
スを設定できるメンテナンス・スキャン・アドレス・レ
ジスタ３７を、通常のスキャン制御部２５とは独立に設
置し、通常のスキャン動作時板外には、このメンテナン
ス・スキャン・アドレス・レジスタ３７の［直がスキャ
ン・アドレス・バス２９，３０に出力されるような構成
とし、さらにスキャン・アウト・データ・バス３５を専
用のアンプ・ゲート４５を通してシンクロ・スコープあ
るいはロジック・トレーサ２２の観測用端子４４に出力
されるような構成とする。
第３図において、保守、調整時に観測を必要とするフリ
ップ・フロップのスキャン・アドレスをメンテナンス・
スキャン・アドレス・レジスタ３７に設定することによ
り、シンクロ・スコープあるいはロジック・トレーサ観
測用端子４４に任意の論理信号の状態変化を出力させ、
これを観測できるようにする。
ップ・フロップのスキャン・アドレスをメンテナンス・
スキャン・アドレス・レジスタ３７に設定することによ
り、シンクロ・スコープあるいはロジック・トレーサ観
測用端子４４に任意の論理信号の状態変化を出力させ、
これを観測できるようにする。
メンテナンス・スキャン・アドレス・レジスタ３７に設
定されたスキャン・ワード・アドレスおよびスキャン・
ビット・アドレスは、変化することがないので、そのア
ドレスが示す特定のフリップ・フロップに保持されてい
る内容がシンクロ・スコープ２２の画面に表示され、時
々該々と変化する論理信号が保守者により観測される。
定されたスキャン・ワード・アドレスおよびスキャン・
ビット・アドレスは、変化することがないので、そのア
ドレスが示す特定のフリップ・フロップに保持されてい
る内容がシンクロ・スコープ２２の画面に表示され、時
々該々と変化する論理信号が保守者により観測される。
なお、スキャン制御部２５では、１バイトのスキャン動
作を行うため、先ずスキャン・ワード・アドレスで特定
の８ビツトのフリップ・フロップ群を指定し、スキャン
・ビット・カウンタ２７によりＯＯＯ〜１１１をカウン
ト・アップさせて、８ビツト００〜７ビツト目を指定す
る。
作を行うため、先ずスキャン・ワード・アドレスで特定
の８ビツトのフリップ・フロップ群を指定し、スキャン
・ビット・カウンタ２７によりＯＯＯ〜１１１をカウン
ト・アップさせて、８ビツト００〜７ビツト目を指定す
る。
一方、メンテナンス・スキャン・アドレス・レジスタ３
７では、スキャン・ワード・アドレスで８ビツトのフリ
ップ・フロップ群を指定し、スキャン・ビット・アドレ
スで８ビツトのうちの特定のビットを示すフリップ・フ
ロップのみを指定する。
７では、スキャン・ワード・アドレスで８ビツトのフリ
ップ・フロップ群を指定し、スキャン・ビット・アドレ
スで８ビツトのうちの特定のビットを示すフリップ・フ
ロップのみを指定する。
ススキャン制御部２５からスキャン・ビジー信号４３が
送出されると、メンテナンス・スキャン・アドレス・レ
ジスタ３γからスキャン・ワード・アドレスとスキャン
・ビット・アドレスがメンテナンス・スキャン・アドレ
ス・バス３８に送出される。
送出されると、メンテナンス・スキャン・アドレス・レ
ジスタ３γからスキャン・ワード・アドレスとスキャン
・ビット・アドレスがメンテナンス・スキャン・アドレ
ス・バス３８に送出される。
スキャン・アドレス・セレクタ３９は、スキャン・ワー
ド・アドレスをスキャン・アドレス・バス２９に、スキ
ャン・ビット・アドレスを他のスキャン・アドレス・バ
ス３０にそれぞれ送出する。
ド・アドレスをスキャン・アドレス・バス２９に、スキ
ャン・ビット・アドレスを他のスキャン・アドレス・バ
ス３０にそれぞれ送出する。
また、スキャン・アドレス・セレクタ３９は、スキャン
制御部２５のスキャン・ワード・アドレス・レジスタ２
６およびスキャン・ビット・アドレス・カウンタ２７よ
りスキャン・アドレス・バス２８を通して送られる各ア
ドレスと、メンテナンス・スキャン・アドレス・レジス
タ３７よりメンテナンス・スキャン・アドレス・バス３
８を通して送られる各アドレスを、いずれかに切換えて
送出する。
制御部２５のスキャン・ワード・アドレス・レジスタ２
６およびスキャン・ビット・アドレス・カウンタ２７よ
りスキャン・アドレス・バス２８を通して送られる各ア
ドレスと、メンテナンス・スキャン・アドレス・レジス
タ３７よりメンテナンス・スキャン・アドレス・バス３
８を通して送られる各アドレスを、いずれかに切換えて
送出する。
いま、シンクロ・スコープまたはロジック・トレーサ２
２によりフリップ・フロップ３４の状態を観測する場合
には、パネル４２よりデータ・バス２４を通してフリッ
プ・フロップ３４のメンテナンス・スキャン・ワード・
アドレスおよびメンテナンス・スキャン・ビット・アド
レスをメンテナンス・スキャン・アドレス・レジスタ３
７にセットする。
２によりフリップ・フロップ３４の状態を観測する場合
には、パネル４２よりデータ・バス２４を通してフリッ
プ・フロップ３４のメンテナンス・スキャン・ワード・
アドレスおよびメンテナンス・スキャン・ビット・アド
レスをメンテナンス・スキャン・アドレス・レジスタ３
７にセットする。
通常時、すなわちスキャン制御部２５によるスキャン・
アウト動作が行われていないときには、スキャン・ビジ
ー信号４３は「０」であり、スキャン・アドレス・セレ
クタ３９によりスキャン・ワード・アドレス・バス２９
、およびスキャン・ビット・アドレス・バス３０に、メ
ンテナンス・スキャン・ワード・アドレスとメンテナン
ス・スキャン・ビット・アドレスがそれぞれ送出される
。
アウト動作が行われていないときには、スキャン・ビジ
ー信号４３は「０」であり、スキャン・アドレス・セレ
クタ３９によりスキャン・ワード・アドレス・バス２９
、およびスキャン・ビット・アドレス・バス３０に、メ
ンテナンス・スキャン・ワード・アドレスとメンテナン
ス・スキャン・ビット・アドレスがそれぞれ送出される
。
メンテナンス・スキャン・ワード・アドレスは、スキャ
ン・ワード・アドレス・デコーダ３１により、フリップ
・フロップ３４を含むフリップ・フロップ群３４−１の
スキャン・ワード選択信号３２を発生させ、スキャン・
ビット・セレクタ３３を有効化する。
ン・ワード・アドレス・デコーダ３１により、フリップ
・フロップ３４を含むフリップ・フロップ群３４−１の
スキャン・ワード選択信号３２を発生させ、スキャン・
ビット・セレクタ３３を有効化する。
それと同時に、メンテナンス・スキャン・ビット・アド
レスがスキャン・ビットセレクタ３３に供給されて、ス
キャン・ビット・セレクタ３３によりフリップ・フロッ
プ３４が選択され、フリップ・フロップ３４の状態信号
がスキャン・アウト・テ゛−タ・バス３５に送出される
。
レスがスキャン・ビットセレクタ３３に供給されて、ス
キャン・ビット・セレクタ３３によりフリップ・フロッ
プ３４が選択され、フリップ・フロップ３４の状態信号
がスキャン・アウト・テ゛−タ・バス３５に送出される
。
さらに、スキャン・アウト・データ・バス３５に出力さ
れたフリップ・フロップ３４の状態信号は、アンプ・ゲ
ート４５を通して信号観測用端子４４に出力される。
れたフリップ・フロップ３４の状態信号は、アンプ・ゲ
ート４５を通して信号観測用端子４４に出力される。
そこで、信号観測用端子４４にシンクロ・スコープまた
はロジック・トレーサ２２を接続すれば、フリップ・フ
ロップ３４の状態信号の変化を観測することができる。
はロジック・トレーサ２２を接続すれば、フリップ・フ
ロップ３４の状態信号の変化を観測することができる。
したがって、プラグ・ボードおよびバック・ボードに取
出す外部ピンをスキャン・ビット・セレクタ３３に対応
して取付けるのみでよく、外部ピンを増加する必要はな
い。
出す外部ピンをスキャン・ビット・セレクタ３３に対応
して取付けるのみでよく、外部ピンを増加する必要はな
い。
ただ、スキャン・ビット・アドレスを入力させるための
外部ピンのみが必要である。
外部ピンのみが必要である。
また、フリップ・フロップ３４の状態信号はスキャン制
御部２５のスキャン・データ・レジスタ３６にも読出さ
れるので、これを利用して診断することもできる。
御部２５のスキャン・データ・レジスタ３６にも読出さ
れるので、これを利用して診断することもできる。
以上説明したように、本発明によれば、スキャン・アウ
トが可能なフリップ・フロップをすべて観測することが
できるので、状態観測可能なフリップ・フロップ数が多
くなり、正確な保守、調整作業ができる。
トが可能なフリップ・フロップをすべて観測することが
できるので、状態観測可能なフリップ・フロップ数が多
くなり、正確な保守、調整作業ができる。
また、外部ピンを増加する必要がないので、実装密度（
ゲート／ピン比率）を低下させることなく、多数のフリ
ップ・フロップの状態観測が可能であると同時に、高速
処理を行う論理動作に影響を及ぼすことがない。
ゲート／ピン比率）を低下させることなく、多数のフリ
ップ・フロップの状態観測が可能であると同時に、高速
処理を行う論理動作に影響を及ぼすことがない。
さらに、異なるフリップ・フロップの状態観測をする場
合、シンクロ・スコープまたはロジック・トレーサのプ
ローブ位置を変更することなく、メンテナンス・スキャ
ン・アドレス・レジスタの値をセットし直すのみでよい
ので、保守、調整作業の能率が向上する。
合、シンクロ・スコープまたはロジック・トレーサのプ
ローブ位置を変更することなく、メンテナンス・スキャ
ン・アドレス・レジスタの値をセットし直すのみでよい
ので、保守、調整作業の能率が向上する。
第１図および第２図はそれぞれ従来の情報処理装置の診
断方法を示すブロック図、第３図は本発明の実施例を示
す診断機能を備えた情報処理装置のブロック図である。 １：バック・ボード、２，１７，１８ニブラグ・ボード
、３，９：ＬＳＩ 論理素子、４，８，１５゜１６．
１９：マイクロ・ストリップ・ライン、５゜７．１０，
１２，１３：組合せ回路、６，１１゜１４．３４：フリ
ップ・フロップ、２０，２１゜４５：アンプ・ゲート、
２２ニシンクロ・スコープまたはロジック・トレーサ、
２３，２４，２Ｂ。 ２９．３０，３８ニスキヤン・アドレス・バス、２５ニ
スキャン制御部、２６：スキャン・ワード・アドレス・
レジスタ、２７：スキャン・ビット・アドレス・カウン
タ、３１ニスキヤン・ワード・アドレス・デコーダ、３
６：スキャン・アウト・データ・レジスタ、３７：メン
テナンス・スキャン・アドレス・レジスタ、３９ニスキ
ヤン・アドレス・セレクタ、３６−１．３６−２：ＬＳ
Ｉ 論理素子またはプラグ・ボード、３４−１：フリッ
プ・フロップ群、３３ニスキヤン・ビット・セレフタ、
３５ニスキヤン・アウト・データ・ノ〈ス、４４：信号
観測端子、４１：マイクロ・フログラム制御部、 ４２：パネル制御部。
断方法を示すブロック図、第３図は本発明の実施例を示
す診断機能を備えた情報処理装置のブロック図である。 １：バック・ボード、２，１７，１８ニブラグ・ボード
、３，９：ＬＳＩ 論理素子、４，８，１５゜１６．
１９：マイクロ・ストリップ・ライン、５゜７．１０，
１２，１３：組合せ回路、６，１１゜１４．３４：フリ
ップ・フロップ、２０，２１゜４５：アンプ・ゲート、
２２ニシンクロ・スコープまたはロジック・トレーサ、
２３，２４，２Ｂ。 ２９．３０，３８ニスキヤン・アドレス・バス、２５ニ
スキャン制御部、２６：スキャン・ワード・アドレス・
レジスタ、２７：スキャン・ビット・アドレス・カウン
タ、３１ニスキヤン・ワード・アドレス・デコーダ、３
６：スキャン・アウト・データ・レジスタ、３７：メン
テナンス・スキャン・アドレス・レジスタ、３９ニスキ
ヤン・アドレス・セレクタ、３６−１．３６−２：ＬＳ
Ｉ 論理素子またはプラグ・ボード、３４−１：フリッ
プ・フロップ群、３３ニスキヤン・ビット・セレフタ、
３５ニスキヤン・アウト・データ・ノ〈ス、４４：信号
観測端子、４１：マイクロ・フログラム制御部、 ４２：パネル制御部。
Claims (1)
- １ パネルあるいは他の処理装置から起動されるスキャ
ン制御部を備え、かつ高速処理を行う高密度実装の情報
処理装置において、上記スキャン制御部とは独立して、
観測したい内部位置のアドレスを上記パネルからセット
するメンテナンス・スキャン・アドレス・レジスタ、該
メンテナンス・スキャン・アドレス・レジスタの内容を
、上記スキャン制御部の非動作時にスキャン・アドレス
・バスに送出するスキャン・アドレス・セレクタ、およ
びスキャン・アウト・バスに読出されたスキャン・アウ
ト・データを観測装置に接続する観測用端子を備えるこ
とを特徴とする情報処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53165216A JPS5853774B2 (ja) | 1978-12-29 | 1978-12-29 | 情報処理装置 |
| US06/103,405 US4335425A (en) | 1978-12-29 | 1979-12-13 | Data processing apparatus having diagnosis function |
| DE2952631A DE2952631C2 (de) | 1978-12-29 | 1979-12-28 | Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53165216A JPS5853774B2 (ja) | 1978-12-29 | 1978-12-29 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5592953A JPS5592953A (en) | 1980-07-14 |
| JPS5853774B2 true JPS5853774B2 (ja) | 1983-12-01 |
Family
ID=15808048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53165216A Expired JPS5853774B2 (ja) | 1978-12-29 | 1978-12-29 | 情報処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4335425A (ja) |
| JP (1) | JPS5853774B2 (ja) |
| DE (1) | DE2952631C2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125387U (ja) * | 1984-07-18 | 1986-02-15 | 丸井産業株式会社 | 鉄筋用吊金具 |
| JPS6132186U (ja) * | 1984-07-30 | 1986-02-26 | 丸井産業株式会社 | 構築用鉄筋吊金具 |
| JPS61128268U (ja) * | 1985-01-28 | 1986-08-12 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56110163A (en) * | 1980-02-06 | 1981-09-01 | Hitachi Ltd | Logout system |
| JPS58121458A (ja) * | 1981-12-09 | 1983-07-19 | Fujitsu Ltd | スキヤンアウト方式 |
| JPS58225453A (ja) * | 1982-06-25 | 1983-12-27 | Fujitsu Ltd | 診断回路の誤り検出方式 |
| US4514806A (en) * | 1982-09-30 | 1985-04-30 | Honeywell Information Systems Inc. | High speed link controller wraparound test logic |
| US4858179A (en) * | 1985-11-14 | 1989-08-15 | International Business Machines Corporation | Apparatus for determining the minimum number of storage elements required to store the states of a circuit |
| JPS6465643A (en) * | 1987-09-07 | 1989-03-10 | Fujitsu Ltd | Fault detecting circuit |
| US5189675A (en) * | 1988-06-22 | 1993-02-23 | Kabushiki Kaisha Toshiba | Self-diagnostic circuit for logic circuit block |
| US5343144A (en) * | 1991-02-28 | 1994-08-30 | Sony Corporation | Electronic device |
| JPH0580119A (ja) * | 1991-09-19 | 1993-04-02 | Fujitsu Ltd | 論理回路試験装置 |
| US5479649A (en) * | 1992-05-01 | 1995-12-26 | Advanced Micro Devices, Inc. | Method and apparatus for forming a logical combination of signals from diagnostic nodes in an IC chip for passive observation at a dedicated diagnostic pin |
| JP4885515B2 (ja) * | 2005-11-02 | 2012-02-29 | ゲイツ・ユニッタ・アジア株式会社 | 歯付プーリ |
| CN103091572A (zh) * | 2011-11-03 | 2013-05-08 | 鸿富锦精密工业（深圳）有限公司 | 信号测试装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3751649A (en) * | 1971-05-17 | 1973-08-07 | Marcrodata Co | Memory system exerciser |
| US4099668A (en) * | 1976-10-29 | 1978-07-11 | Westinghouse Electric Corp. | Monitoring circuit |
| US4125763A (en) * | 1977-07-15 | 1978-11-14 | Fluke Trendar Corporation | Automatic tester for microprocessor board |
-
1978
- 1978-12-29 JP JP53165216A patent/JPS5853774B2/ja not_active Expired
-
1979
- 1979-12-13 US US06/103,405 patent/US4335425A/en not_active Expired - Lifetime
- 1979-12-28 DE DE2952631A patent/DE2952631C2/de not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6125387U (ja) * | 1984-07-18 | 1986-02-15 | 丸井産業株式会社 | 鉄筋用吊金具 |
| JPS6132186U (ja) * | 1984-07-30 | 1986-02-26 | 丸井産業株式会社 | 構築用鉄筋吊金具 |
| JPS61128268U (ja) * | 1985-01-28 | 1986-08-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2952631A1 (de) | 1980-07-03 |
| DE2952631C2 (de) | 1983-10-27 |
| US4335425A (en) | 1982-06-15 |
| JPS5592953A (en) | 1980-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6256760B1 (en) | Automatic test equipment scan test enhancement | |
| JPS5853774B2 (ja) | 情報処理装置 | |
| JPS60124744A (ja) | エラ−・テスト及び診断装置 | |
| WO2020038571A1 (en) | Extended jtag controller and method for functional debugging using the extended jtag controller | |
| US5442643A (en) | Integrated circuit chip with testing circuits and method of testing the same | |
| JPS61155874A (ja) | 大規模集積回路の故障検出方法およびそのための装置 | |
| CN112585486A (zh) | 扩展jtag控制器和使用扩展jtag控制器进行功能复位的方法 | |
| JP2002181903A (ja) | 試験アーキテクチャ | |
| JPH06160489A (ja) | バウンダリスキャン内部テスト方式 | |
| JPS5811584B2 (ja) | パルス遅延時間テスト装置 | |
| JPH0843494A (ja) | 電子回路 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JPH0766030B2 (ja) | 論理パッケージの診断方法 | |
| JPS63265181A (ja) | フアンクシヨンテスタ | |
| KR100345673B1 (ko) | 자기 진단 가능한 집적 회로 | |
| JPH077345B2 (ja) | 論理回路ブロックの自己診断回路 | |
| JP3597825B2 (ja) | プログラマブル論理デバイスの診断方法及びその装置、プログラマブル論理デバイス | |
| JP2874248B2 (ja) | 診断用スキャンパス付き電子回路 | |
| JPS61117627A (ja) | 論理回路の診断回路 | |
| JPH06160486A (ja) | Ｌｓｉテストシステム用大容量テストベクトルバッファメモリ装置 | |
| JPS6327735B2 (ja) | ||
| JPS6248863B2 (ja) | ||
| JPS6039186B2 (ja) | 半導体素子 | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| JPH06347520A (ja) | 遅延テスト方法 |