JPH03228356A - Ｉｃパッケージ - Google Patents

Ｉｃパッケージ

Info

Publication number
JPH03228356A
JPH03228356A JP2024630A JP2463090A JPH03228356A JP H03228356 A JPH03228356 A JP H03228356A JP 2024630 A JP2024630 A JP 2024630A JP 2463090 A JP2463090 A JP 2463090A JP H03228356 A JPH03228356 A JP H03228356A
Authority
JP
Japan
Prior art keywords
lead frame
chip
contact
probe
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024630A
Other languages
English (en)
Inventor
Satoshi Nakamura
諭 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2024630A priority Critical patent/JPH03228356A/ja
Publication of JPH03228356A publication Critical patent/JPH03228356A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＩＣパンケージ、特にリードピッチが狭い
多ピンのフラントパンケージに関するものである。
〔従来の技術〕
第３火は従来のこの種のＩＣパンケージを示す一部切欠
の斜視図であり、図において、ｌは１０チツプ、２はこ
のＩＣチップｌを固定するリードフレーム、３はＩＣチ
ップ１とリードフレーム２を結線するボンディングワイ
ヤ、４はＩＯチップ１とリードフレーム２分封止するモ
ールド樹脂である。
第４図は従来のｌ　Ｑ　ハンケージの場合のテスト方法
を示しており、図において、６はＩＣ（７）判定を行う
テスタであり、７はこのテスタ６と上記リードフレーム
２を接触させるためのプローブ、８はＩＯを実装するた
めの基板、９はこの基板８上に設けられた配線用のパタ
ーン、１０は上記プローブ７と配線用パターン９との接
触点となるテストポイントである。
次にその作用について説明する。ＩＣチップｌはモール
ド樹脂によって密閉されているため、他の電子部品との
信号のやり取りにはリードフレーム２を用いて行う。し
かし、モールド樹脂４Ｊ：り外部に出ているリードフレ
ーム２は、これと隣接したリードフレーム２ａ−，２ｂ
との間隔が狭く、外圧に対して弱い。そのため、テスタ
６のプローブ７を直接リードフレーム２に接触させるこ
とは困難である。そこで、テストポイント１０用のパタ
ーン９を作り、そこにテストポイントｌｏを設置シ、プ
ローブ７を接触させることにより、ＩＣの判定を行って
いπ。
〔発明が解決しようとＴる課頌〕
従来のＩＣパンケージは以上のように、リードフレーム
２が信号の接点となるので、リードフレーム間隔の狭い
多ピンのＩＯの場合、基板実装後にはＩＣ動作判定のた
めのテストポイント用のパターンが必要となってくる。
まπ、テストポイントが設置できない場合も生じてくる
などの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、テストポイントのない基板に実装しても容易
に任意の端子にプローブを当てることができると共に、
テストポイントが不要となって、基板の実装効率を上け
ることができる１０パツケージを得ることを目的とする
。
〔課段を解決するための手段〕
この発明に係るＩＣパンケージは、リードフレーム上の
モールド省脂にテストホールを配設したものである。
〔作用〕
この発明におけるＩＣパンケージは、リードフレーム上
のモールド樹脂にテストホールを配設したことにより、
リードフレームに直接機械的接触をもつことが可能にな
り、テストポイント用のパターンが不要になる。甲だ、
隣接した接点との間にモールド樹脂があるため確実に分
離できる。
〔実施例〕
以下、この発明の一実施例を図について説明する。第１
図において、１〜４は上記従来のＩＣパッケージと同様
のものである。５はリードフレム２上のモールド樹脂４
に穿設されπ、外部より接触可能なテストホールである
。なお、第２図はテスト方法を示すもので、テスタ６の
プローブ７を上記テストホール５を通してＩＣに接触さ
せた状態を示す。このように容易かつ確実にプローブ７
を任意のリードフレーム２に接触させることができる。
以上のように、ＩＣパンケージにテストホール５を設け
ることにより、基板８上のテストポイント１０が不要に
なり、そのため、基板８上シこわざわざテストポイン）
ＩＯ＆設ける必要がなくなり、基板の実装効率を上げる
ことができる。、また、それぞれのプローブ７はモール
ド樹脂４によって分離されるため、プローブ同士の接触
を防ぐことができる。
なお上記実施例では、テストホールに丸穴を設けたもの
２示したが、その他、角穴やテーバ穴でもよいっまたこ
の穴の配列は一列のものを示したが・千鳥状でもよく、
また、対象のＩＣパンケージとしてフラントパッケージ
を示したが、デュアルインラインパッケージでも使用可
能である。
〔発明の効果〕
以上のようにこの発明によれば、基板上のＩＯ判定用の
パターンが不要になり、基板の小形化と実装効率を上げ
ることが可能となるため、装置が安価にできる。
【図面の簡単な説明】
第１図はこの発明の一実施例による［０パツケージを示
す一部切欠の斜視図、第２因は十Ｊつテスト方法を示す
断面図、第３図は従来のＩＣパッケージを示す一部切欠
の斜視図、第４図は従来のテスト方法を示Ｔ断面図であ
る。 図中、ｔ　＋ｚ　Ｉ　ｃチップ、２はリードフレーム、
３はボンディングワイヤ、４はモールド樹脂、５はテス
トホール、６はテスタである。 なお図中同一符号は同一■たは相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. ＩＣチップと、このＩＣチップを保持し他の部品との接
    点となるリードフレームと、上記ＩＣチップとリードフ
    レームを接続するボンディングワイヤを有し、これらを
    モールド樹脂で封止したＩＣパッケージにおいて、上記
    内部リードフレーム上のモールド樹脂にテスタ挿入用の
    テストホールを配設したことを特徴とするＩＣパッケー
    ジ。
JP2024630A 1990-02-02 1990-02-02 Ｉｃパッケージ Pending JPH03228356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024630A JPH03228356A (ja) 1990-02-02 1990-02-02 Ｉｃパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2024630A JPH03228356A (ja) 1990-02-02 1990-02-02 Ｉｃパッケージ

Publications (1)

Publication Number Publication Date
JPH03228356A true JPH03228356A (ja) 1991-10-09

Family

ID=12143460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024630A Pending JPH03228356A (ja) 1990-02-02 1990-02-02 Ｉｃパッケージ

Country Status (1)

Country Link
JP (1) JPH03228356A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648683A (en) * 1993-08-13 1997-07-15 Kabushiki Kaisha Toshiba Semiconductor device in which a first resin-encapsulated package is mounted on a second resin-encapsulated package
KR19980050061A (ko) * 1996-12-20 1998-09-15 황인길 반도체 패키지의 구조 및 제조방법
DE102004031997A1 (de) * 2004-07-01 2006-01-26 Infineon Technologies Ag Gehäuse für ein Halbleiter-Bauelement und Halbleiter-Bauelement-Test-System zum Testen der Kontaktierung bei übereinander angeordneten Halbleiter-Bauelementen
JP5170080B2 (ja) * 2007-03-09 2013-03-27 オムロン株式会社 パッケージの製造方法、パッケージ、及び光モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648683A (en) * 1993-08-13 1997-07-15 Kabushiki Kaisha Toshiba Semiconductor device in which a first resin-encapsulated package is mounted on a second resin-encapsulated package
KR19980050061A (ko) * 1996-12-20 1998-09-15 황인길 반도체 패키지의 구조 및 제조방법
DE102004031997A1 (de) * 2004-07-01 2006-01-26 Infineon Technologies Ag Gehäuse für ein Halbleiter-Bauelement und Halbleiter-Bauelement-Test-System zum Testen der Kontaktierung bei übereinander angeordneten Halbleiter-Bauelementen
JP5170080B2 (ja) * 2007-03-09 2013-03-27 オムロン株式会社 パッケージの製造方法、パッケージ、及び光モジュール

Similar Documents

Publication Publication Date Title
US5334857A (en) Semiconductor device with test-only contacts and method for making the same
JP2568748B2 (ja) 半導体装置
JPH04273451A (ja) 半導体装置
JPH03228356A (ja) Ｉｃパッケージ
US5849609A (en) Semiconductor package and a method of manufacturing thereof
JPH08278900A (ja) エミュレータプローブ
JPH04255264A (ja) 混成集積回路
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
JPH08279570A (ja) 半導体装置
JP2885202B2 (ja) 半導体パッケージ用検査治具
KR100349561B1 (ko) Ｌｓｉ 패키지 및 그 인너리드 배선방법
JPS6221016Y2 (ja)
JP2901518B2 (ja) マルチチップ半導体装置
KR19980070133A (ko) 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법
JP2652222B2 (ja) 電子部品搭載用基板
KR100216894B1 (ko) Bga 반도체패키지의 전기테스트장치
KR100258350B1 (ko) 슈퍼 bga 반도체패키지
JP2723514B2 (ja) 半導体装置
KR970010677B1 (ko) 리드프레임 구조
JPS62134939A (ja) 混成集積回路
JPS6318688A (ja) セラミツクパツケ−ジ
JPH11220057A (ja) Ｂｇａパッケージ、及びパッケージ内半導体チップの温度測定方法
JPH11260959A (ja) 半導体パッケージ
JP2001230336A (ja) Ｂｇａ型半導体装置