JPH11220057A - Bgaパッケージ、及びパッケージ内半導体チップの温度測定方法 - Google Patents
Bgaパッケージ、及びパッケージ内半導体チップの温度測定方法Info
- Publication number
- JPH11220057A JPH11220057A JP1967398A JP1967398A JPH11220057A JP H11220057 A JPH11220057 A JP H11220057A JP 1967398 A JP1967398 A JP 1967398A JP 1967398 A JP1967398 A JP 1967398A JP H11220057 A JPH11220057 A JP H11220057A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- package
- circuit board
- cover plate
- fixing plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 回路基板上の任意の部位の電位測定等の電気
的測定を可能にするBGAパッケージを提供する。 【解決手段】 外部回路と接続するために取り付けられ
た半田ボールと該半田ボールの取り付け面の反対側に載
置された半導体チップとを電気的に接続する回路基板
と、前記回路基板上に絶縁性の接着剤で接着されて前記
回路基板を固定する固定用板部材と、前記半導体チップ
及び前記固定用板部材の面に絶縁性接着剤で接着された
カバープレートとを有し、前記カバープレートの反対側
で前記半導体チップを樹脂封止したBGAパッケージに
おいて、前記カバープレートから前記固定用板部材を介
して前記回路基板の導電部に達する貫通孔を1つまたは
複数設けた。
的測定を可能にするBGAパッケージを提供する。 【解決手段】 外部回路と接続するために取り付けられ
た半田ボールと該半田ボールの取り付け面の反対側に載
置された半導体チップとを電気的に接続する回路基板
と、前記回路基板上に絶縁性の接着剤で接着されて前記
回路基板を固定する固定用板部材と、前記半導体チップ
及び前記固定用板部材の面に絶縁性接着剤で接着された
カバープレートとを有し、前記カバープレートの反対側
で前記半導体チップを樹脂封止したBGAパッケージに
おいて、前記カバープレートから前記固定用板部材を介
して前記回路基板の導電部に達する貫通孔を1つまたは
複数設けた。
Description
【0001】
【発明の属する技術分野】本発明は、半田ボールを介し
てPCB基板等に接続されるBGAパッケージ、及びI
Cパッケージ内のチップ温度を測定するパッケージ内半
導体チップの温度測定方法に関する。
てPCB基板等に接続されるBGAパッケージ、及びI
Cパッケージ内のチップ温度を測定するパッケージ内半
導体チップの温度測定方法に関する。
【0002】
【従来の技術】従来より、代表的な表面実装型パッケー
ジとしては、QFP(Quad Flat Packa
ge)等があり、近年の低価格化、小型・薄型化、多ピ
ン化、高放熱化の要求により、パッケージのリードのフ
ァインピッチ化が進められてきた。しかし、ファインピ
ッチQFPの実装は難しく、そのため実装性の容易なB
GA(Ball Grid Array)パッケージの
要求が高まっている。
ジとしては、QFP(Quad Flat Packa
ge)等があり、近年の低価格化、小型・薄型化、多ピ
ン化、高放熱化の要求により、パッケージのリードのフ
ァインピッチ化が進められてきた。しかし、ファインピ
ッチQFPの実装は難しく、そのため実装性の容易なB
GA(Ball Grid Array)パッケージの
要求が高まっている。
【0003】BGAパッケージの実装のし易さは、パッ
ケージとPCB基板が多少ずれた状態にあっても、実装
時に熱を加えて半田ボールが溶けると正しい位置へ自動
的に移動する(セルフ・アライメント:Self Al
ignment)点にある。
ケージとPCB基板が多少ずれた状態にあっても、実装
時に熱を加えて半田ボールが溶けると正しい位置へ自動
的に移動する(セルフ・アライメント:Self Al
ignment)点にある。
【0004】このBGAパッケージは、その構造や材質
の違いにより、PBGA(プラスチックBGA)、CB
GA(セラミックBGA)、及びTBGA(テープBG
A)等に分類されている。このうち、PBGAやCBG
Aは、ワイヤボンディグ技術を用いてICチップとPC
B基板またはセラミック基板を接続するのに対し、TB
GAは、TAB(Tape Automated Bo
nding)技術を使用している。TBGAは、TAB
技術を使用することにより、チップから引き出す配線間
隔を狭くすることができ、小チップサイズ/多ピンパッ
ケージを実現することができ、小チップ化によるコスト
メリットを受ける。
の違いにより、PBGA(プラスチックBGA)、CB
GA(セラミックBGA)、及びTBGA(テープBG
A)等に分類されている。このうち、PBGAやCBG
Aは、ワイヤボンディグ技術を用いてICチップとPC
B基板またはセラミック基板を接続するのに対し、TB
GAは、TAB(Tape Automated Bo
nding)技術を使用している。TBGAは、TAB
技術を使用することにより、チップから引き出す配線間
隔を狭くすることができ、小チップサイズ/多ピンパッ
ケージを実現することができ、小チップ化によるコスト
メリットを受ける。
【0005】図8(a),(b),(c)は、従来のT
BGAパッケージの構造を示す図であり、同図(a)は
その断面図、同図(b)及び同図(c)はその要部上面
図である。
BGAパッケージの構造を示す図であり、同図(a)は
その断面図、同図(b)及び同図(c)はその要部上面
図である。
【0006】図8(a)に示すように、ポリイミドテー
プ110は、両面に銅箔114がパターン形成されたテ
ープ本体111と、レジスト112,113とから成
り、ポリイミドテープ110の底面には半田ボール11
5が取り付けられている。ポリイミドテープ110の上
面中央部には半導体チップ116が搭載されている。さ
らに、半導体チップ116がポリイミドテープ110の
底面側において樹脂117でモールドされている。
プ110は、両面に銅箔114がパターン形成されたテ
ープ本体111と、レジスト112,113とから成
り、ポリイミドテープ110の底面には半田ボール11
5が取り付けられている。ポリイミドテープ110の上
面中央部には半導体チップ116が搭載されている。さ
らに、半導体チップ116がポリイミドテープ110の
底面側において樹脂117でモールドされている。
【0007】また、半導体チップ116の周囲部のポリ
イミドテープ110上面には接着剤118によってステ
ィフナ119が接着され、さらにスティフナ119と半
導体チップ116の上面に接着剤120によってカバー
プレート121が接着されている。
イミドテープ110上面には接着剤118によってステ
ィフナ119が接着され、さらにスティフナ119と半
導体チップ116の上面に接着剤120によってカバー
プレート121が接着されている。
【0008】
【発明が解決しようとする課題】上記従来のBGAパッ
ケージには次のような問題点があった。
ケージには次のような問題点があった。
【0009】(1)TBGAパッケージの構造は、それ
ぞれ1つのカバープレート121、スティフナ119が
絶縁性の接着剤120,118で接続されているだけな
ので、このカバープレート121及びスティフナ119
はフローティングの状態となっている。そのため、シー
ルド効果やパッケージの特性インピーダンスの調整など
が困難である。
ぞれ1つのカバープレート121、スティフナ119が
絶縁性の接着剤120,118で接続されているだけな
ので、このカバープレート121及びスティフナ119
はフローティングの状態となっている。そのため、シー
ルド効果やパッケージの特性インピーダンスの調整など
が困難である。
【0010】(2)ICチップ116と電気的に接続さ
れている部位にパッケージ上方より接触を図ることがで
きないため、電気的な測定が困難である。
れている部位にパッケージ上方より接触を図ることがで
きないため、電気的な測定が困難である。
【0011】(3)半田ボール115がすべてパッケー
ジ底面に配置されているため、実装後QFPの様にパッ
ケージのピンに接触することができず電位の測定が困難
である。
ジ底面に配置されているため、実装後QFPの様にパッ
ケージのピンに接触することができず電位の測定が困難
である。
【0012】また、BGAパッケージを含めた従来のI
Cパッケージでは、パッケージ内のチップ温度を直接測
定する有効な方法は存在しなかった。
Cパッケージでは、パッケージ内のチップ温度を直接測
定する有効な方法は存在しなかった。
【0013】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、回路基板上の
任意の部位の電気的測定を可能にするBGAパッケージ
を提供することである。またその他の目的は、パッケー
ジ上方より回路基板上の任意の部位に接触して、シール
ド効果や特性インピーダンスの調整等を容易に行えるB
GAパッケージを提供することである。さらにその他の
目的は、ICパッケージ内の半導体チップの温度を実装
後でも簡単に測定することできるパッケージ内半導体チ
ップの温度測定方法を提供することである。
するためになされたもので、その目的は、回路基板上の
任意の部位の電気的測定を可能にするBGAパッケージ
を提供することである。またその他の目的は、パッケー
ジ上方より回路基板上の任意の部位に接触して、シール
ド効果や特性インピーダンスの調整等を容易に行えるB
GAパッケージを提供することである。さらにその他の
目的は、ICパッケージ内の半導体チップの温度を実装
後でも簡単に測定することできるパッケージ内半導体チ
ップの温度測定方法を提供することである。
【0014】
【課題を解決するための手段】上記目的を達成するため
に、第1の発明であるBGAパッケージの特徴は、外部
回路と接続するために取り付けられた半田ボールと該半
田ボールの取り付け面の反対側に載置された半導体チッ
プとを電気的に接続する回路基板と、前記回路基板上に
絶縁性の接着剤で接着されて前記回路基板を固定する固
定用板部材と、前記半導体チップ及び前記固定用板部材
の面に絶縁性接着剤で接着されたカバープレートとを有
し、前記カバープレートの反対側で前記半導体チップを
樹脂封止したBGAパッケージにおいて、前記カバープ
レートから前記固定用板部材を介して前記回路基板の導
電部に達する貫通孔を1つまたは複数設けたことにあ
る。
に、第1の発明であるBGAパッケージの特徴は、外部
回路と接続するために取り付けられた半田ボールと該半
田ボールの取り付け面の反対側に載置された半導体チッ
プとを電気的に接続する回路基板と、前記回路基板上に
絶縁性の接着剤で接着されて前記回路基板を固定する固
定用板部材と、前記半導体チップ及び前記固定用板部材
の面に絶縁性接着剤で接着されたカバープレートとを有
し、前記カバープレートの反対側で前記半導体チップを
樹脂封止したBGAパッケージにおいて、前記カバープ
レートから前記固定用板部材を介して前記回路基板の導
電部に達する貫通孔を1つまたは複数設けたことにあ
る。
【0015】この第1の発明によれば、半導体チップと
電気的に接続された回路基板上の導電部にパッケージ上
方より貫通孔を通して接触を図ることができる。
電気的に接続された回路基板上の導電部にパッケージ上
方より貫通孔を通して接触を図ることができる。
【0016】第2の発明であるBGAパッケージの特徴
は、外部回路と接続するために取り付けられた半田ボー
ルと該半田ボールの取り付け面の反対側に載置された半
導体チップとを電気的に接続する回路基板と、前記回路
基板上に絶縁性の接着剤で接着されて前記回路基板を固
定する導電性の固定用板部材と、前記半導体チップ及び
前記固定用板部材の面に絶縁性接着剤で接着されたカバ
ープレートとを有し、前記カバープレートの反対側で前
記半導体チップを樹脂封止したBGAパッケージにおい
て、前記カバープレートに前記固定用板部材まで達する
穴を設けると共に、前記固定用板部材には前記回路基板
の導電部に当接する凸部を設けたことにある。
は、外部回路と接続するために取り付けられた半田ボー
ルと該半田ボールの取り付け面の反対側に載置された半
導体チップとを電気的に接続する回路基板と、前記回路
基板上に絶縁性の接着剤で接着されて前記回路基板を固
定する導電性の固定用板部材と、前記半導体チップ及び
前記固定用板部材の面に絶縁性接着剤で接着されたカバ
ープレートとを有し、前記カバープレートの反対側で前
記半導体チップを樹脂封止したBGAパッケージにおい
て、前記カバープレートに前記固定用板部材まで達する
穴を設けると共に、前記固定用板部材には前記回路基板
の導電部に当接する凸部を設けたことにある。
【0017】この第2の発明によれば、回路基板上の導
電部と電気的に接続された固定用板部材を独立した電極
として機能させ、パッケージ上方より固定用板部材に接
触を図ることができる。
電部と電気的に接続された固定用板部材を独立した電極
として機能させ、パッケージ上方より固定用板部材に接
触を図ることができる。
【0018】第3の発明であるBGAパッケージの特徴
は、外部回路と接続するために取り付けられた半田ボー
ルと該半田ボールの取り付け面の反対側に載置された半
導体チップとを電気的に接続する回路基板と、前記回路
基板上に絶縁性の接着剤で接着されて前記回路基板を固
定する導電性の固定用板部材と、前記半導体チップ及び
前記固定用板部材の面に絶縁性接着剤で接着された導電
性のカバープレートとを有し、前記カバープレートの反
対側で前記半導体チップを樹脂封止したBGAパッケー
ジにおいて、前記カバープレートには前記固定用板に当
接する凸部を設けると共に、前記固定用板には前記回路
基板の導電部に当接する凸部を設けたことにある。
は、外部回路と接続するために取り付けられた半田ボー
ルと該半田ボールの取り付け面の反対側に載置された半
導体チップとを電気的に接続する回路基板と、前記回路
基板上に絶縁性の接着剤で接着されて前記回路基板を固
定する導電性の固定用板部材と、前記半導体チップ及び
前記固定用板部材の面に絶縁性接着剤で接着された導電
性のカバープレートとを有し、前記カバープレートの反
対側で前記半導体チップを樹脂封止したBGAパッケー
ジにおいて、前記カバープレートには前記固定用板に当
接する凸部を設けると共に、前記固定用板には前記回路
基板の導電部に当接する凸部を設けたことにある。
【0019】この第3の発明によれば、回路基板上の導
電部と電気的に接続されたカバープレートを独立した電
極として機能させ、パッケージ上方よりカバープレート
に接触を図ることができる。
電部と電気的に接続されたカバープレートを独立した電
極として機能させ、パッケージ上方よりカバープレート
に接触を図ることができる。
【0020】第4の発明であるBGAパッケージの特徴
は、外部回路と接続するために取り付けられた半田ボー
ルと該半田ボールの取り付け面の反対側に載置された半
導体チップとを電気的に接続する回路基板と、前記回路
基板上に絶縁性の接着剤で接着されて前記回路基板を固
定する固定用板部材と、前記半導体チップ及び前記固定
用板部材の面に絶縁性接着剤で接着された導電性のカバ
ープレートとを有し、前記カバープレートの反対側で前
記半導体チップを樹脂封止したBGAパッケージにおい
て、前記固定用板部材には貫通孔を設けると共に、前記
カバープレートには前記貫通孔を通り抜けて前記回路基
板の導電部に直接当接する凸部を設けたことにある。
は、外部回路と接続するために取り付けられた半田ボー
ルと該半田ボールの取り付け面の反対側に載置された半
導体チップとを電気的に接続する回路基板と、前記回路
基板上に絶縁性の接着剤で接着されて前記回路基板を固
定する固定用板部材と、前記半導体チップ及び前記固定
用板部材の面に絶縁性接着剤で接着された導電性のカバ
ープレートとを有し、前記カバープレートの反対側で前
記半導体チップを樹脂封止したBGAパッケージにおい
て、前記固定用板部材には貫通孔を設けると共に、前記
カバープレートには前記貫通孔を通り抜けて前記回路基
板の導電部に直接当接する凸部を設けたことにある。
【0021】この第4の発明によれば、回路基板上の導
電部と電気的に接続されたカバープレートを独立した電
極として機能させ、パッケージ上方よりカバープレート
に接触を図ることができる。
電部と電気的に接続されたカバープレートを独立した電
極として機能させ、パッケージ上方よりカバープレート
に接触を図ることができる。
【0022】第5の発明であるパッケージ内半導体チッ
プの温度測定方法の特徴は、回路基板上の半導体チップ
を封止するICパッケージに対し、前記半導体チップに
温度測定用の半導体素子を組み込むと共に、ICパッケ
ージの上方から前記回路基板上の導電部に電気的に接続
するための接続手段を2つ以上設け、さらに周囲温度と
前記半導体素子の電気抵抗値の関係を設定しておき、前
記半導体チップを動作させた状態で前記接続手段を介し
て前記半導体素子の電気抵抗値を測定することにある。
プの温度測定方法の特徴は、回路基板上の半導体チップ
を封止するICパッケージに対し、前記半導体チップに
温度測定用の半導体素子を組み込むと共に、ICパッケ
ージの上方から前記回路基板上の導電部に電気的に接続
するための接続手段を2つ以上設け、さらに周囲温度と
前記半導体素子の電気抵抗値の関係を設定しておき、前
記半導体チップを動作させた状態で前記接続手段を介し
て前記半導体素子の電気抵抗値を測定することにある。
【0023】この第5の発明によれば、ICパッケージ
の上方から接続手段を介して回路基板上の導電部に電気
的に接続して、温度測定用の半導体素子の電気抵抗値を
測定することにより、信号用ピンや半田ボールを使用せ
ずに、ICパッケージ内の半導体チップの温度を的確に
測定することができる。
の上方から接続手段を介して回路基板上の導電部に電気
的に接続して、温度測定用の半導体素子の電気抵抗値を
測定することにより、信号用ピンや半田ボールを使用せ
ずに、ICパッケージ内の半導体チップの温度を的確に
測定することができる。
【0024】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1(a),(b),(c)は、本
発明の第1実施形態に係るTBGAパッケージの構造図
であり、同図(a)は断面図、同図(b)及び(c)は
その要部上面図である。
基づいて説明する。図1(a),(b),(c)は、本
発明の第1実施形態に係るTBGAパッケージの構造図
であり、同図(a)は断面図、同図(b)及び(c)は
その要部上面図である。
【0025】図1(a)に示すように、ポリイミドテー
プ10は、両面に銅箔14がパターン形成されたテープ
本体11と、このテープ本体11及び銅箔14を覆うレ
ジスト12,13とから成り、ポリイミドテープ10の
底面には半田ボール15が取り付けられている。このポ
リイミドテープ10の上面中央部には半導体チップ16
がフェースダウンで搭載され、所定電気回路を構成すべ
く半導体チップ16の各電極がテープ本体11に接続さ
れている。さらに半導体チップ16がポリイミドテープ
10の底面側において樹脂17でモールドされている。
プ10は、両面に銅箔14がパターン形成されたテープ
本体11と、このテープ本体11及び銅箔14を覆うレ
ジスト12,13とから成り、ポリイミドテープ10の
底面には半田ボール15が取り付けられている。このポ
リイミドテープ10の上面中央部には半導体チップ16
がフェースダウンで搭載され、所定電気回路を構成すべ
く半導体チップ16の各電極がテープ本体11に接続さ
れている。さらに半導体チップ16がポリイミドテープ
10の底面側において樹脂17でモールドされている。
【0026】また、半導体チップ16の周囲部のポリイ
ミドテープ10上面には絶縁性接着剤18によってステ
ィフナ19が接着され、さらにスティフナ19と半導体
チップ16の上面に絶縁性接着剤20によってカバープ
レート21が接着されている。なお、図中16Aは、半
導体チップ16、スティフナ19及びカバープレート2
1によって形成された空隙である。そして、半導体チッ
プ16からスティフナ19を介してスティフナ19の銅
箔14に達する貫通孔22,23が半導体チップ16の
両サイドに形成されている。
ミドテープ10上面には絶縁性接着剤18によってステ
ィフナ19が接着され、さらにスティフナ19と半導体
チップ16の上面に絶縁性接着剤20によってカバープ
レート21が接着されている。なお、図中16Aは、半
導体チップ16、スティフナ19及びカバープレート2
1によって形成された空隙である。そして、半導体チッ
プ16からスティフナ19を介してスティフナ19の銅
箔14に達する貫通孔22,23が半導体チップ16の
両サイドに形成されている。
【0027】このような構造のTBGAパッケージの組
み立て工程を図2(a)〜(e)に示す。
み立て工程を図2(a)〜(e)に示す。
【0028】予め、図1(b),(c)に示すように、
スティフナ19とカバープレート21の同位置に同サイ
ズの孔22,23を設けておく。
スティフナ19とカバープレート21の同位置に同サイ
ズの孔22,23を設けておく。
【0029】まず、フェースダウンの半導体チップ16
をポリイミドテープ10に圧着した後(図2(a))、
半導体チップ16をポリイミドテープ10の底面側にお
いて樹脂17でモールドする(図2(b))。次いで、
孔22,23が設けられたスティフナ19を接着剤18
でポリイミドテープ10上面に接着し(図2(c))、
さらに孔22,23が設けられたカバープレート21を
接着剤20によってスティフナ19の上面に接着する
(図2(d))。このとき、スティフナ19とカバープ
レート21の孔22,23が重なるように位置合わせす
る。
をポリイミドテープ10に圧着した後(図2(a))、
半導体チップ16をポリイミドテープ10の底面側にお
いて樹脂17でモールドする(図2(b))。次いで、
孔22,23が設けられたスティフナ19を接着剤18
でポリイミドテープ10上面に接着し(図2(c))、
さらに孔22,23が設けられたカバープレート21を
接着剤20によってスティフナ19の上面に接着する
(図2(d))。このとき、スティフナ19とカバープ
レート21の孔22,23が重なるように位置合わせす
る。
【0030】最後に、ポリイミドテープ10の底面に半
田ボール15を取り付ければ、図1に示す構造のTBG
Aパッケージが得られる(図2(e))。
田ボール15を取り付ければ、図1に示す構造のTBG
Aパッケージが得られる(図2(e))。
【0031】上記構造のTBGAパッケージによれば、
半導体チップ16と電気的に接続されたポリイミドテー
プ10の銅箔14の部位P1,P2に対し、貫通孔2
2,23を通して、針状の測定用端子でパッケージ上方
より接触を図ることができる。これにより、本実施形態
では次のような利点がある。
半導体チップ16と電気的に接続されたポリイミドテー
プ10の銅箔14の部位P1,P2に対し、貫通孔2
2,23を通して、針状の測定用端子でパッケージ上方
より接触を図ることができる。これにより、本実施形態
では次のような利点がある。
【0032】(1)ポリイミドテープ10上の任意の銅
箔14の電位測定等の電気的測定が可能である。これ
は、パッケージをPCB基板等に実装した後も可能であ
る。
箔14の電位測定等の電気的測定が可能である。これ
は、パッケージをPCB基板等に実装した後も可能であ
る。
【0033】(2)信号ピンに接触する必要がないの
で、半導体チップ16上の信号ピンに接続していない端
子の電位をポリイミドテープ10、スティフナ19及び
カバープレート21上で測定することができ、ICに本
来要求されている機能以外の要素に関する測定用あるい
はテスト用端子を、信号ピンを使用せずに複数個設ける
ことができる。
で、半導体チップ16上の信号ピンに接続していない端
子の電位をポリイミドテープ10、スティフナ19及び
カバープレート21上で測定することができ、ICに本
来要求されている機能以外の要素に関する測定用あるい
はテスト用端子を、信号ピンを使用せずに複数個設ける
ことができる。
【0034】(3)電極が少なくとも2つあれば、半導
体チップ16上の素子を利用して実装後でも半導体チッ
プ16の温度を簡単に測定することが可能である。
体チップ16上の素子を利用して実装後でも半導体チッ
プ16の温度を簡単に測定することが可能である。
【0035】この(3)の利点について具体例(A),
(B)を説明する。
(B)を説明する。
【0036】(A)温度測定に使用する目的で半導体チ
ップ16上にダイオード等の半導体素子を作り込んでお
く。さらに、周囲温度とその半導体素子の電気抵抗値の
関係を予め記録しておくこのとき、周囲温度を変化させ
た時は電気抵抗値を記録するまでに十分時間をおき、チ
ップ温度=周囲温度になるようにしてから、電気抵抗値
を記録するように注意する。実際に、そのICを動作さ
せた状態で当該半導体素子の電気抵抗を測定すれば、半
導体チップ16の温度を知ることができる。
ップ16上にダイオード等の半導体素子を作り込んでお
く。さらに、周囲温度とその半導体素子の電気抵抗値の
関係を予め記録しておくこのとき、周囲温度を変化させ
た時は電気抵抗値を記録するまでに十分時間をおき、チ
ップ温度=周囲温度になるようにしてから、電気抵抗値
を記録するように注意する。実際に、そのICを動作さ
せた状態で当該半導体素子の電気抵抗を測定すれば、半
導体チップ16の温度を知ることができる。
【0037】(B)半導体チップ16上に予め熱電対素
子を作り込んでおき、温度を測定する。
子を作り込んでおき、温度を測定する。
【0038】いずれの場合にも、温度を電気的に測定す
るためにパッケージ外部に2つ以上の測定用端子を必要
とする。
るためにパッケージ外部に2つ以上の測定用端子を必要
とする。
【0039】ICパッケージのボールやピンを温度測定
用端子に使用すると、数ボール/リードを無駄にするこ
とになる。また、ICパッケージの実装後において、そ
のボール/リードに針状の測定用端子で接触を図ること
は困難(QFPのリードは細く、リードピッチも狭
い)、あるいは不可能(BGAのボールはパッケージと
PCB基板間に存在する)であるため、ICパッケージ
を実装する基板上に温度測定用配線や端子等を用意する
必要がある。
用端子に使用すると、数ボール/リードを無駄にするこ
とになる。また、ICパッケージの実装後において、そ
のボール/リードに針状の測定用端子で接触を図ること
は困難(QFPのリードは細く、リードピッチも狭
い)、あるいは不可能(BGAのボールはパッケージと
PCB基板間に存在する)であるため、ICパッケージ
を実装する基板上に温度測定用配線や端子等を用意する
必要がある。
【0040】本発明では、パッケージ上方から測定用端
子に接触することができるので、ボール(BGA)や信
号用ピン(QFP)を使用せずに、この種の温度測定を
容易に行うことができる。
子に接触することができるので、ボール(BGA)や信
号用ピン(QFP)を使用せずに、この種の温度測定を
容易に行うことができる。
【0041】次に、本発明の第2実施形態を説明する。
【0042】図3(a),(b),(c)は、本発明の
第2実施形態に係るTBGAパッケージの構造図であ
り、同図(a)は断面図、同図(b)はスティフナの上
面図、同図(c)はカバープレートの上面図であり、図
1と共通の要素には同一の符号を付してその説明を省略
する。
第2実施形態に係るTBGAパッケージの構造図であ
り、同図(a)は断面図、同図(b)はスティフナの上
面図、同図(c)はカバープレートの上面図であり、図
1と共通の要素には同一の符号を付してその説明を省略
する。
【0043】本実施形態では、複数個に分割させたステ
ィフナ19Aの形状にそれぞれ凸型部19a,19bを
設け、カバープレート21には予めスティフナ19Aの
凸型部19a,19bの上部に当たる位置に孔22,2
3を設ける。
ィフナ19Aの形状にそれぞれ凸型部19a,19bを
設け、カバープレート21には予めスティフナ19Aの
凸型部19a,19bの上部に当たる位置に孔22,2
3を設ける。
【0044】圧着による組み立ての際に、スティフナ1
9Aの凸型部19a,19bがポリイミドテープ10と
スティフナ19とを接続する接着剤18を突き破り、半
導体チップ16と電気的に接続されたポリイミドテープ
10の部位P1,P2に接触する。これにより、ポリイ
ミドテープ10の部位P1に電気的に接続されたスティ
フナ19Aを独立した複数個の電極として機能させ、パ
ッケージ上方よりスティフナ19Aに接触を図ることが
できる。
9Aの凸型部19a,19bがポリイミドテープ10と
スティフナ19とを接続する接着剤18を突き破り、半
導体チップ16と電気的に接続されたポリイミドテープ
10の部位P1,P2に接触する。これにより、ポリイ
ミドテープ10の部位P1に電気的に接続されたスティ
フナ19Aを独立した複数個の電極として機能させ、パ
ッケージ上方よりスティフナ19Aに接触を図ることが
できる。
【0045】本実施形態でも、上記第1実施形態と同様
の利点を有するほか、シールド効果やパッケージの特性
インピーダンスの調整なども容易に可能になる。
の利点を有するほか、シールド効果やパッケージの特性
インピーダンスの調整なども容易に可能になる。
【0046】次に、本発明の第3実施形態を説明する。
【0047】図4(a),(b),(c)は、本発明の
第3実施形態に係るTBGAパッケージの構造図であ
り、同図(a)は断面図、同図(b)はスティフナの上
面図、同図(c)はカバープレートの上面図であり、図
1と共通の要素には同一の符号を付してその説明を省略
する。
第3実施形態に係るTBGAパッケージの構造図であ
り、同図(a)は断面図、同図(b)はスティフナの上
面図、同図(c)はカバープレートの上面図であり、図
1と共通の要素には同一の符号を付してその説明を省略
する。
【0048】本実施形態では、複数個に分割されたステ
ィフナ19A及び複数個に分割されたカバープレート2
1Aの形状にそれぞれ凸型部19a,19b、21a,
21bを設ける。
ィフナ19A及び複数個に分割されたカバープレート2
1Aの形状にそれぞれ凸型部19a,19b、21a,
21bを設ける。
【0049】圧着による組み立ての際に、カバープレー
ト21Aの凸型部21a,21bがスティフナ19Aと
カバープレート21Aとを接続する接着剤20を突き破
りスティフナ19Aに接触し、同様にスティフナ19A
の凸型部19a,19bがポリイミドテープ10とステ
ィフナ19Aとを接続する接着剤18を突き破り、半導
体チップ16と電気的に接続されたポリイミドテープ1
0上の導電部に接触する。これにより、ポリイミドテー
プ10の導電部と電気的に接続されたカバープレート2
1Aを独立した複数個の電極として機能させ、パッケー
ジ上方よりカバープレート21Aに接触を図ることがで
きる。
ト21Aの凸型部21a,21bがスティフナ19Aと
カバープレート21Aとを接続する接着剤20を突き破
りスティフナ19Aに接触し、同様にスティフナ19A
の凸型部19a,19bがポリイミドテープ10とステ
ィフナ19Aとを接続する接着剤18を突き破り、半導
体チップ16と電気的に接続されたポリイミドテープ1
0上の導電部に接触する。これにより、ポリイミドテー
プ10の導電部と電気的に接続されたカバープレート2
1Aを独立した複数個の電極として機能させ、パッケー
ジ上方よりカバープレート21Aに接触を図ることがで
きる。
【0050】本実施形態でも、上記第2実施形態と同様
の利点を有する。
の利点を有する。
【0051】次に、本発明の第4実施形態を説明する。
【0052】図5は、本発明の第4実施形態に係るTB
GAパッケージの構造図であり、図1と共通の要素には
同一の符号を付してその説明を省略する。
GAパッケージの構造図であり、図1と共通の要素には
同一の符号を付してその説明を省略する。
【0053】本実施形態では、上記第3実施形態と同様
に、複数個に分割されたスティフナ19A及び複数個に
分割されたカバープレート21Bの形状にそれぞれ凸型
部19a,19b、21c,21dを設ける。組み立て
後のカバープレート21Bの形状は、上記第3実施形態
のカバープレートとは異なり、凸型部21c,21d
に、それぞれスティフナ19Aまで達する孔21e,2
1fが形成されている。
に、複数個に分割されたスティフナ19A及び複数個に
分割されたカバープレート21Bの形状にそれぞれ凸型
部19a,19b、21c,21dを設ける。組み立て
後のカバープレート21Bの形状は、上記第3実施形態
のカバープレートとは異なり、凸型部21c,21d
に、それぞれスティフナ19Aまで達する孔21e,2
1fが形成されている。
【0054】圧着による組み立ての際に、カバープレー
ト21Bの凸型部21c,21dがスティフナ19Aと
カバープレート21Bとを接続する接着剤20を突き破
りスティフナ19Aに接触し、同様にスティフナ19A
の凸型部19a,19bがポリイミドテープ10とステ
ィフナ19Aとを接続する接着剤18を突き破り、半導
体チップ16と電気的に接続されたポリイミドテープ1
0上の導電部に接触する。これにより、半導体チップ1
6と電気的に接続されたカバープレート21Bを独立し
た複数個の電極として機能させ、パッケージ上方よりカ
バープレート21Bに接触を図ることができる。
ト21Bの凸型部21c,21dがスティフナ19Aと
カバープレート21Bとを接続する接着剤20を突き破
りスティフナ19Aに接触し、同様にスティフナ19A
の凸型部19a,19bがポリイミドテープ10とステ
ィフナ19Aとを接続する接着剤18を突き破り、半導
体チップ16と電気的に接続されたポリイミドテープ1
0上の導電部に接触する。これにより、半導体チップ1
6と電気的に接続されたカバープレート21Bを独立し
た複数個の電極として機能させ、パッケージ上方よりカ
バープレート21Bに接触を図ることができる。
【0055】本実施形態でも、上記第1実施形態と同様
の利点を有する。
の利点を有する。
【0056】次に、本発明の第5実施形態を説明する。
【0057】図6は、本発明の第5実施形態に係るTB
GAパッケージの構造図であり、図1と共通の要素には
同一の符号を付してその説明を省略する。
GAパッケージの構造図であり、図1と共通の要素には
同一の符号を付してその説明を省略する。
【0058】本実施形態では、複数個に分割されたカバ
ープレート21Cの形状にそれぞれ凸型部21g,21
hを設け、スティフナ19Aには予めカバープレート2
1Cの凸型部21g,21hが通り抜けるように孔19
c,19dを設ける。
ープレート21Cの形状にそれぞれ凸型部21g,21
hを設け、スティフナ19Aには予めカバープレート2
1Cの凸型部21g,21hが通り抜けるように孔19
c,19dを設ける。
【0059】圧着による組み立ての際に、カバープレー
ト21Cの凸型部21g,21hがスティフナ19Aの
孔19c,19dを通り抜け、半導体チップ16と電気
的に接続されたポリイミドテープ10上の導電部に接触
する。これにより、カバープレート21Cを独立した複
数個の電極として機能させ、パッケージ上方よりカバー
プレート21Cに接触を図ることができる。
ト21Cの凸型部21g,21hがスティフナ19Aの
孔19c,19dを通り抜け、半導体チップ16と電気
的に接続されたポリイミドテープ10上の導電部に接触
する。これにより、カバープレート21Cを独立した複
数個の電極として機能させ、パッケージ上方よりカバー
プレート21Cに接触を図ることができる。
【0060】本実施形態でも、上記第2実施形態と同様
の利点を有する。
の利点を有する。
【0061】次に、本発明の第6実施形態を説明する。
【0062】図7は、本発明の第6実施形態に係るTB
GAパッケージの構造図であり、図1と共通の要素には
同一の符号を付してその説明を省略する。
GAパッケージの構造図であり、図1と共通の要素には
同一の符号を付してその説明を省略する。
【0063】本実施形態では、上記第5実施形態と同様
に、複数個に分割されたカバープレート21Cの形状に
それぞれ凸型部21g,21hを設け、スティフナ19
Aには予めカバープレート21Cの凸型部21g,21
hが通り抜けるように孔19c,19dを設ける。組み
立て後のカバープレート21Cの形状は、上記第5実施
形態のカバープレートとは異なり、凸型部21g,21
hに、それぞれスティフナ19Aまで達する孔が形成さ
れている。
に、複数個に分割されたカバープレート21Cの形状に
それぞれ凸型部21g,21hを設け、スティフナ19
Aには予めカバープレート21Cの凸型部21g,21
hが通り抜けるように孔19c,19dを設ける。組み
立て後のカバープレート21Cの形状は、上記第5実施
形態のカバープレートとは異なり、凸型部21g,21
hに、それぞれスティフナ19Aまで達する孔が形成さ
れている。
【0064】圧着による組み立ての際に、カバープレー
ト21Cの凸型部がスティフナ19Aの孔19c,19
dを通り抜け、半導体チップ16に電気的に接続された
ポリイミドテープ10上の導電部に接触する。これによ
り、カバープレート21Cを独立した複数個の電極とし
て機能させ、パッケージ上方よりカバープレート21C
に接触を図ることができる。
ト21Cの凸型部がスティフナ19Aの孔19c,19
dを通り抜け、半導体チップ16に電気的に接続された
ポリイミドテープ10上の導電部に接触する。これによ
り、カバープレート21Cを独立した複数個の電極とし
て機能させ、パッケージ上方よりカバープレート21C
に接触を図ることができる。
【0065】本実施形態でも、上記第2実施形態と同様
の利点を有する。
の利点を有する。
【0066】
【発明の効果】以上詳細に説明したように、第1の発明
であるBGAパッケージによれば、カバープレートから
固定用板部材を介して回路基板の導電部に達する貫通孔
を1つまたは複数設けたので、次のような効果を得るこ
とができる。
であるBGAパッケージによれば、カバープレートから
固定用板部材を介して回路基板の導電部に達する貫通孔
を1つまたは複数設けたので、次のような効果を得るこ
とができる。
【0067】(1)半導体チップと電気的に接続されて
いる回路基板上の任意の導電部に、パッケージ上方より
接触を図ることができるため、回路基板上の任意の導電
部の電位測定等の電気的測定が可能である。これは、パ
ッケージの実装後も可能な効果である。
いる回路基板上の任意の導電部に、パッケージ上方より
接触を図ることができるため、回路基板上の任意の導電
部の電位測定等の電気的測定が可能である。これは、パ
ッケージの実装後も可能な効果である。
【0068】(2)信号ピンに接触する必要がないの
で、半導体チップ上の信号ピンに接続していない端子の
電位を回路基板、固定用板部材及びカバープレート上で
測定することができ、半導体チップに本来要求されてい
る機能以外の、測定用あるいはテスト用端子を信号ピン
を使用せずに複数個設けることができる。
で、半導体チップ上の信号ピンに接続していない端子の
電位を回路基板、固定用板部材及びカバープレート上で
測定することができ、半導体チップに本来要求されてい
る機能以外の、測定用あるいはテスト用端子を信号ピン
を使用せずに複数個設けることができる。
【0069】第2の発明であるBGAパッケージによれ
ば、カバープレートに固定用板部材まで達する穴を設け
ると共に、固定用板部材には回路基板の導電部に当接す
る凸部を設けたので、上記第1の発明と同等の効果を奏
するほか、パッケージ上方より接触を図ることができる
独立した複数個の電極を設けることができ、この電極の
電位測定等の電気的測定が可能になる。また、シールド
効果やパッケージの特性インピーダンスの調整なども容
易に可能となる。
ば、カバープレートに固定用板部材まで達する穴を設け
ると共に、固定用板部材には回路基板の導電部に当接す
る凸部を設けたので、上記第1の発明と同等の効果を奏
するほか、パッケージ上方より接触を図ることができる
独立した複数個の電極を設けることができ、この電極の
電位測定等の電気的測定が可能になる。また、シールド
効果やパッケージの特性インピーダンスの調整なども容
易に可能となる。
【0070】第3の発明であるBGAパッケージによれ
ば、カバープレートには固定用板に当接する凸部を設け
ると共に、固定用板には回路基板の導電部に当接する凸
部を設けたので、上記第1及び第2の発明と同等の効果
を奏する。
ば、カバープレートには固定用板に当接する凸部を設け
ると共に、固定用板には回路基板の導電部に当接する凸
部を設けたので、上記第1及び第2の発明と同等の効果
を奏する。
【0071】第4の発明であるBGAパッケージによれ
ば、固定用板部材には貫通孔を設けると共に、カバープ
レートには貫通孔を通り抜けて回路基板の導電部に直接
当接する凸部を設けたので、上記第1及び第2の発明と
同等の効果を奏する。
ば、固定用板部材には貫通孔を設けると共に、カバープ
レートには貫通孔を通り抜けて回路基板の導電部に直接
当接する凸部を設けたので、上記第1及び第2の発明と
同等の効果を奏する。
【0072】第5の発明であるパッケージ内半導体チッ
プの温度測定方法によれば、半導体チップに温度測定用
の半導体素子を組み込むと共に、ICパッケージの上方
から回路基板上の導電部に電気的に接続するための接続
手段を設け、さらに周囲温度と前記半導体素子の電気抵
抗値の関係を設定しておき、前記半導体チップを動作さ
せた状態で前記接続手段を介して半導体素子の電気抵抗
値を測定するようにしたので、半導体チップ上の半導体
素子を利用して、ICパッケージ内の該半導体チップの
温度を実装後でも簡単に測定することが可能になる。
プの温度測定方法によれば、半導体チップに温度測定用
の半導体素子を組み込むと共に、ICパッケージの上方
から回路基板上の導電部に電気的に接続するための接続
手段を設け、さらに周囲温度と前記半導体素子の電気抵
抗値の関係を設定しておき、前記半導体チップを動作さ
せた状態で前記接続手段を介して半導体素子の電気抵抗
値を測定するようにしたので、半導体チップ上の半導体
素子を利用して、ICパッケージ内の該半導体チップの
温度を実装後でも簡単に測定することが可能になる。
【図1】本発明の第1実施形態に係るTBGAパッケー
ジの構造図である。
ジの構造図である。
【図2】図1に示したTBGAパッケージの組み立て工
程図である。
程図である。
【図3】本発明の第2実施形態に係るTBGAパッケー
ジの構造図である。
ジの構造図である。
【図4】本発明の第3実施形態に係るTBGAパッケー
ジの構造図である。
ジの構造図である。
【図5】本発明の第4実施形態に係るTBGAパッケー
ジの構造図である。
ジの構造図である。
【図6】本発明の第5実施形態に係るTBGAパッケー
ジの構造図である。
ジの構造図である。
【図7】本発明の第6実施形態に係るTBGAパッケー
ジの構造図である。
ジの構造図である。
【図8】従来のTBGAパッケージの構造を示す図であ
る。
る。
10 ポリイミドテープ 11 テープ本体 12,13 レジスト 14 銅箔 15 半田ボール 16 半導体チップ 17 樹脂 18 接着剤 19 スティフナ 19A スティフナ 19a,19b スティフナの凸型部 20 接着剤 21,21A,21B,21C カバープレート 21a,21b,21c,21d,21g,21h カ
バープレートの凸型部 22,23 貫通孔
バープレートの凸型部 22,23 貫通孔
Claims (5)
- 【請求項1】 外部回路と接続するために取り付けられ
た半田ボールと該半田ボールの取り付け面の反対側に載
置された半導体チップとを電気的に接続する回路基板
と、前記回路基板上に絶縁性の接着剤で接着されて前記
回路基板を固定する固定用板部材と、前記半導体チップ
及び前記固定用板部材の面に絶縁性接着剤で接着された
カバープレートとを有し、前記カバープレートの反対側
で前記半導体チップを樹脂封止したBGAパッケージに
おいて、 前記カバープレートから前記固定用板部材を介して前記
回路基板の導電部に達する貫通孔を1つまたは複数設け
たことを特徴とするBGAパッケージ。 - 【請求項2】 外部回路と接続するために取り付けられ
た半田ボールと該半田ボールの取り付け面の反対側に載
置された半導体チップとを電気的に接続する回路基板
と、前記回路基板上に絶縁性の接着剤で接着されて前記
回路基板を固定する導電性の固定用板部材と、前記半導
体チップ及び前記固定用板部材の面に絶縁性接着剤で接
着されたカバープレートとを有し、前記カバープレート
の反対側で前記半導体チップを樹脂封止したBGAパッ
ケージにおいて、 前記カバープレートに前記固定用板部材まで達する穴を
設けると共に、前記固定用板部材には前記回路基板の導
電部に当接する凸部を設けたことを特徴とするBGAパ
ッケージ。 - 【請求項3】 外部回路と接続するために取り付けられ
た半田ボールと該半田ボールの取り付け面の反対側に載
置された半導体チップとを電気的に接続する回路基板
と、前記回路基板上に絶縁性の接着剤で接着されて前記
回路基板を固定する導電性の固定用板部材と、前記半導
体チップ及び前記固定用板部材の面に絶縁性接着剤で接
着された導電性のカバープレートとを有し、前記カバー
プレートの反対側で前記半導体チップを樹脂封止したB
GAパッケージにおいて、 前記カバープレートには前記固定用板に当接する凸部を
設けると共に、前記固定用板には前記回路基板の導電部
に当接する凸部を設けたことを特徴するBGAパッケー
ジ。 - 【請求項4】 外部回路と接続するために取り付けられ
た半田ボールと該半田ボールの取り付け面の反対側に載
置された半導体チップとを電気的に接続する回路基板
と、前記回路基板上に絶縁性の接着剤で接着されて前記
回路基板を固定する固定用板部材と、前記半導体チップ
及び前記固定用板部材の面に絶縁性接着剤で接着された
導電性のカバープレートとを有し、前記カバープレート
の反対側で前記半導体チップを樹脂封止したBGAパッ
ケージにおいて、 前記固定用板部材には貫通孔を設けると共に、前記カバ
ープレートには前記貫通孔を通り抜けて前記回路基板の
導電部に直接当接する凸部を設けたことを特徴するBG
Aパッケージ。 - 【請求項5】 回路基板上の半導体チップを封止するI
Cパッケージに対し、 前記半導体チップに温度測定用
の半導体素子を組み込むと共に、ICパッケージの上方
から前記回路基板上の導電部に電気的に接続するための
接続手段を2つ以上設け、さらに周囲温度と前記半導体
素子の電気抵抗値の関係を設定しておき、 前記半導体
チップを動作させた状態で前記接続手段を介して前記半
導体素子の電気抵抗値を測定することを特徴とすること
を特徴とするパッケージ内半導体チップの温度測定方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1967398A JPH11220057A (ja) | 1998-01-30 | 1998-01-30 | Bgaパッケージ、及びパッケージ内半導体チップの温度測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1967398A JPH11220057A (ja) | 1998-01-30 | 1998-01-30 | Bgaパッケージ、及びパッケージ内半導体チップの温度測定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11220057A true JPH11220057A (ja) | 1999-08-10 |
Family
ID=12005768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1967398A Pending JPH11220057A (ja) | 1998-01-30 | 1998-01-30 | Bgaパッケージ、及びパッケージ内半導体チップの温度測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11220057A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294724A (ja) * | 2006-04-26 | 2007-11-08 | Toppan Printing Co Ltd | 多層回路配線基板及び半導体装置 |
JP2011103479A (ja) * | 2011-01-04 | 2011-05-26 | Nec Corp | 半導体パッケージ |
-
1998
- 1998-01-30 JP JP1967398A patent/JPH11220057A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007294724A (ja) * | 2006-04-26 | 2007-11-08 | Toppan Printing Co Ltd | 多層回路配線基板及び半導体装置 |
JP2011103479A (ja) * | 2011-01-04 | 2011-05-26 | Nec Corp | 半導体パッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
KR100223727B1 (ko) | 반도체 장치 | |
US6087716A (en) | Semiconductor device package having a connection substrate with turned back leads and method thereof | |
JP2763020B2 (ja) | 半導体パッケージ及び半導体装置 | |
US20030116863A1 (en) | Semiconductor chip-mounting board | |
JPH11135682A (ja) | 樹脂封止型半導体装置とその製造方法 | |
JPH09246426A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
JPH11220057A (ja) | Bgaパッケージ、及びパッケージ内半導体チップの温度測定方法 | |
US6628136B2 (en) | Method and apparatus for testing a semiconductor package | |
JP2885202B2 (ja) | 半導体パッケージ用検査治具 | |
JPH11176849A (ja) | 半導体装置の製造方法 | |
JPH08279570A (ja) | 半導体装置 | |
JP2001284394A (ja) | 半導体素子 | |
JPH05160215A (ja) | 半導体装置用評価装置 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JPH11297882A (ja) | 半導体装置,その製造方法,電子装置およびその製造方法 | |
JP3485424B2 (ja) | Icパッケージ | |
KR100199854B1 (ko) | 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지 | |
JPH03228356A (ja) | Icパッケージ | |
JPH10335520A (ja) | 表面実装型電子部品、配線基板、実装基板及び実装方法 | |
JP3024046B2 (ja) | 半導体パッケージ | |
JP3172292B2 (ja) | 混成集積回路装置 | |
JP3632883B2 (ja) | 半導体装置 | |
JPH08220188A (ja) | 半導体装置用ソケット | |
JPH10173084A (ja) | 半導体装置及びその製造方法 |