JPH03224266A - 薄膜素子形成方法及び薄膜素子構造 - Google Patents
薄膜素子形成方法及び薄膜素子構造Info
- Publication number
- JPH03224266A JPH03224266A JP1985690A JP1985690A JPH03224266A JP H03224266 A JPH03224266 A JP H03224266A JP 1985690 A JP1985690 A JP 1985690A JP 1985690 A JP1985690 A JP 1985690A JP H03224266 A JPH03224266 A JP H03224266A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- active layer
- thin film
- film element
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 41
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000005498 polishing Methods 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 9
- 230000006378 damage Effects 0.000 abstract description 13
- 238000012545 processing Methods 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 6
- 239000000853 adhesive Substances 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 5
- 238000004380 ashing Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 40
- 239000012790 adhesive layer Substances 0.000 description 13
- 239000012212 insulator Substances 0.000 description 5
- 238000003475 lamination Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000012993 chemical processing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子の形成方法と半導体素子構造に関
し、特に薄膜素子構造形成方法とその構造に関する。
し、特に薄膜素子構造形成方法とその構造に関する。
従来からシリコン素子は単結晶のシリコン基板上に形成
されてきたが、実際に能動層として働くのはたかだか表
面の数μmのみであり、その下の数百μmのシリコン単
結晶ウェハは単に素子層を支持しているだけである。こ
の数μmの能動層のみを取り出して絶縁層を介して他の
基板上に転写す技術が薄膜化積層方式として、例えば、
日経エレクトロニクス、1986.10.6号76ペー
ジにrLS■を0.5〜1μmと薄く研磨し絶縁板に張
り付けるSOI技術を開発」として発表された論文の中
で述べられているように、シリコン能動層を酸化膜等の
絶縁層の上に乗せた、シリコン オン インシュレータ
構造にすることにより寄生容量が減少し、素子の高速化
、耐放射線性や耐圧の上昇等の利点が生じる。又、他の
シリコン オン インシュレータ構造の作成方法、例え
ば絶縁物の上に多結晶シリコンを積んだ後にレーザ等に
より一旦溶融させ、これを単結晶化させる方法があるが
、この方法に比べると先の方法は結晶性が良いという利
点かあり、今後発展か期待される。
されてきたが、実際に能動層として働くのはたかだか表
面の数μmのみであり、その下の数百μmのシリコン単
結晶ウェハは単に素子層を支持しているだけである。こ
の数μmの能動層のみを取り出して絶縁層を介して他の
基板上に転写す技術が薄膜化積層方式として、例えば、
日経エレクトロニクス、1986.10.6号76ペー
ジにrLS■を0.5〜1μmと薄く研磨し絶縁板に張
り付けるSOI技術を開発」として発表された論文の中
で述べられているように、シリコン能動層を酸化膜等の
絶縁層の上に乗せた、シリコン オン インシュレータ
構造にすることにより寄生容量が減少し、素子の高速化
、耐放射線性や耐圧の上昇等の利点が生じる。又、他の
シリコン オン インシュレータ構造の作成方法、例え
ば絶縁物の上に多結晶シリコンを積んだ後にレーザ等に
より一旦溶融させ、これを単結晶化させる方法があるが
、この方法に比べると先の方法は結晶性が良いという利
点かあり、今後発展か期待される。
第3図(a)〜(e)は上記の薄膜化積層方式による薄
膜素子構造の作成方法を工程順に示したシリコン素子基
板の断面図である。まず、シリコン基板7上に第3図(
a)に示すように通常の素子形成技術を用いて能動層8
を形成する。次に第3図(b)に示すように、能動層8
の上面に第一接着剤層9を用いてシリコン基板7とほぼ
同寸法のシリコン単結晶の第一支持基板10を接着する
。この後シリコン基板7の裏面を第3図(C)に示すよ
うに、粗加工と機械化学的研磨により能動層8のみを残
して除去する。次に第3図(d)に示すように第一支持
基板10とほぼ同寸法の第二支持基板12を第二接着剤
層11をを用いて接着する。
膜素子構造の作成方法を工程順に示したシリコン素子基
板の断面図である。まず、シリコン基板7上に第3図(
a)に示すように通常の素子形成技術を用いて能動層8
を形成する。次に第3図(b)に示すように、能動層8
の上面に第一接着剤層9を用いてシリコン基板7とほぼ
同寸法のシリコン単結晶の第一支持基板10を接着する
。この後シリコン基板7の裏面を第3図(C)に示すよ
うに、粗加工と機械化学的研磨により能動層8のみを残
して除去する。次に第3図(d)に示すように第一支持
基板10とほぼ同寸法の第二支持基板12を第二接着剤
層11をを用いて接着する。
最後に第3図(e)に示すように第一支持基板10を粗
加工と機械化学的研磨、若しくは化学的加工によって除
去した後、能動層8上に残った第一接着剤層9をプラズ
マ灰化等の手段で除去して薄膜素子構造が完成する。
加工と機械化学的研磨、若しくは化学的加工によって除
去した後、能動層8上に残った第一接着剤層9をプラズ
マ灰化等の手段で除去して薄膜素子構造が完成する。
ここでは1層の構造を作成する場合について述べたが、
同様の工程を繰り返せば能動層が積層された3次元素子
の実現も可能である。
同様の工程を繰り返せば能動層が積層された3次元素子
の実現も可能である。
しかし、この方法で薄膜化を行う場合、第3図(b)や
第3図(d)に示す接着時に互いに接着する基板の寸法
がほぼ同じであるため、接着剤を用いて接着を行うとき
にずれが生じると薄膜化したときに支持基板が無い部分
が生じ、能動層が破損したり、端部分から第一接着剤層
9の中に硬化する前に気泡が導入されて薄膜化した場合
の剥離の原因となる可能性があった。又、第3図(C)
に示すようにシリコン基板7の除去を行い能動層8を薄
膜化するとき、加工の高速化を狙った粗加工として研削
や大きな砥粒を用いた研磨等の歪やクラック等を導入し
易い工程を用いる。このとき、加工の開始点が支持基板
の端部分と一致するため、第一支持基板10の端部分に
傷や歪を導入して第一支持基板10の割れの原因となる
場合があった。更に、第3図fe)に示すシリコン オ
ン インシュレータ構造にしたとき、第二接着剤層11
で接着され、薄膜化された能動層8の端部分は、第二支
持基板12の端とほぼ同位置であるため、ピンセット等
で取り扱うときに薄膜となった能動層の端部分を傷付け
たり、作業上の不注意等により能動層8の端部分が破損
し易くなるという問題点が生じていた。
第3図(d)に示す接着時に互いに接着する基板の寸法
がほぼ同じであるため、接着剤を用いて接着を行うとき
にずれが生じると薄膜化したときに支持基板が無い部分
が生じ、能動層が破損したり、端部分から第一接着剤層
9の中に硬化する前に気泡が導入されて薄膜化した場合
の剥離の原因となる可能性があった。又、第3図(C)
に示すようにシリコン基板7の除去を行い能動層8を薄
膜化するとき、加工の高速化を狙った粗加工として研削
や大きな砥粒を用いた研磨等の歪やクラック等を導入し
易い工程を用いる。このとき、加工の開始点が支持基板
の端部分と一致するため、第一支持基板10の端部分に
傷や歪を導入して第一支持基板10の割れの原因となる
場合があった。更に、第3図fe)に示すシリコン オ
ン インシュレータ構造にしたとき、第二接着剤層11
で接着され、薄膜化された能動層8の端部分は、第二支
持基板12の端とほぼ同位置であるため、ピンセット等
で取り扱うときに薄膜となった能動層の端部分を傷付け
たり、作業上の不注意等により能動層8の端部分が破損
し易くなるという問題点が生じていた。
上述したように、従来から用いられている選択ボリシン
グを用いた薄膜素子構造の作成では、工程中、接着時の
わずかなずれで薄膜化された能動層が破損したり、支持
基板が破損しなり、あるいは、作業上の不注意で能動層
を破損し易いという欠点があった。
グを用いた薄膜素子構造の作成では、工程中、接着時の
わずかなずれで薄膜化された能動層が破損したり、支持
基板が破損しなり、あるいは、作業上の不注意で能動層
を破損し易いという欠点があった。
本発明の目的は、従来の上記欠点を解消して、工程中に
破損が生ぜず、作成済の素子が破損し難い薄膜素子作成
方法及び薄膜素子構造を提供することにある。
破損が生ぜず、作成済の素子が破損し難い薄膜素子作成
方法及び薄膜素子構造を提供することにある。
前記目的を達成するため、本発明に係る薄膜素子形成方
法においては、酸化膜で分離され、素子が作成された素
子形成済シリコン基板の表面能動層に前記シリコン基板
より大径の第一支持基板を接着し、前記能動層のみを残
して前記シリコン基板を除去する工程と、前記第一支持
基板に接着支持された能動層を、該能動層より大径の第
二支持基板上に接着し、前記第一支持基板を除去する工
程とを含むものである。
法においては、酸化膜で分離され、素子が作成された素
子形成済シリコン基板の表面能動層に前記シリコン基板
より大径の第一支持基板を接着し、前記能動層のみを残
して前記シリコン基板を除去する工程と、前記第一支持
基板に接着支持された能動層を、該能動層より大径の第
二支持基板上に接着し、前記第一支持基板を除去する工
程とを含むものである。
また、本発明に係る薄膜素子構造においては、酸化膜で
分離され、素子が形成された素子形成済シリコン基板の
表面能動層のみを研磨により取出し、別の基板上に接着
することにより製作される薄膜素子構造であって、最終
的に薄膜化した能動層を接着する基板が素子形成済基板
よりも大きいものである。
分離され、素子が形成された素子形成済シリコン基板の
表面能動層のみを研磨により取出し、別の基板上に接着
することにより製作される薄膜素子構造であって、最終
的に薄膜化した能動層を接着する基板が素子形成済基板
よりも大きいものである。
本発明は、上述の構成を取ることにより、従来技術の問
題点を解決した。すなわち、支持基板を素子が形成され
た基板よりも大きくして工程中の素子薄膜や支持基板の
破損を防止し、あるいは、最終的に能動層を接着する基
板を素子が形成された基板より大きくして、作業上にお
ける素子薄膜の破損を防止しな。
題点を解決した。すなわち、支持基板を素子が形成され
た基板よりも大きくして工程中の素子薄膜や支持基板の
破損を防止し、あるいは、最終的に能動層を接着する基
板を素子が形成された基板より大きくして、作業上にお
ける素子薄膜の破損を防止しな。
〔実1#、例〕
次に本発明の実権例について図面を参照して詳細に説明
する。
する。
第1図は本発明の薄膜素子形成方法及び、薄膜素子構造
を説明するための工程順に示したシリコン素子基板の断
面図である。まず、シリコン基板1上に第1図(a)に
示すように通常の素子形成技術を用いて能動層2を形成
する0次に第1図(1))に示すように、能動層2の上
面に第一接着剤層3を用いてシリコン基板1よりも大き
な寸法のシリコン単結晶の第一支持基板4を接着する。
を説明するための工程順に示したシリコン素子基板の断
面図である。まず、シリコン基板1上に第1図(a)に
示すように通常の素子形成技術を用いて能動層2を形成
する0次に第1図(1))に示すように、能動層2の上
面に第一接着剤層3を用いてシリコン基板1よりも大き
な寸法のシリコン単結晶の第一支持基板4を接着する。
このとき、第一支持基板4が能動層2よりも大きいなめ
、第一接着剤層3は能動層2の周辺部分まで完全に保持
し、第一接着剤層3に気泡が導入されたり、接着が多少
ずれても能動層2が第一支持基板4の外周部から外にで
ることは無い。
、第一接着剤層3は能動層2の周辺部分まで完全に保持
し、第一接着剤層3に気泡が導入されたり、接着が多少
ずれても能動層2が第一支持基板4の外周部から外にで
ることは無い。
この後、シリコン基板1の裏面を第1図fc)に示すよ
うに、粗加工と機械化学的研磨により能動層2のみを残
して除去する。次に第1図(d)に示すように能動層2
の寸法よりも大きな寸法の第二支持基板6の上に第二接
着剤層5を用いて接着する。このとき、能動層2と第一
接着剤層3の厚さは合わせてもなかだが数十μm程度で
あるため、第二接着剤層5により第1図(d)に示すよ
うに能動層2の周りまで接着される。I&後に第1図(
e)に示すように第一支持基板4を粗加工と機械化学的
研磨、若しくは化学的加工によって除去した後、能動層
2上に残った第一接着剤層3をプラズマ灰化等の手段で
除去して薄膜素子構造が完成する。
うに、粗加工と機械化学的研磨により能動層2のみを残
して除去する。次に第1図(d)に示すように能動層2
の寸法よりも大きな寸法の第二支持基板6の上に第二接
着剤層5を用いて接着する。このとき、能動層2と第一
接着剤層3の厚さは合わせてもなかだが数十μm程度で
あるため、第二接着剤層5により第1図(d)に示すよ
うに能動層2の周りまで接着される。I&後に第1図(
e)に示すように第一支持基板4を粗加工と機械化学的
研磨、若しくは化学的加工によって除去した後、能動層
2上に残った第一接着剤層3をプラズマ灰化等の手段で
除去して薄膜素子構造が完成する。
第2図はこのようにして完成したWi膜素子楕構造斜視
図である。数μm厚さの能動層2がより大きな第二支持
基板6の上に載った構造を有しているため、ピンセット
等で基板を移送する際にも薄膜となって強度の弱い能動
層に触れることなく行うことができ、作業中に能動層2
を破損する可能性が従来構造に比べて大幅に小さくなる
。
図である。数μm厚さの能動層2がより大きな第二支持
基板6の上に載った構造を有しているため、ピンセット
等で基板を移送する際にも薄膜となって強度の弱い能動
層に触れることなく行うことができ、作業中に能動層2
を破損する可能性が従来構造に比べて大幅に小さくなる
。
ここで、能動層2の形成されたシリコン基板として、厚
さ1μmの熱酸化膜で分離されたトランジスタが形成さ
れた直径100市の基板を使用し、第−支持基板及び第
二支持基板として直径125Mのシリコン単結晶基板、
第−接着剤層及び第二接着剤層として2液性エポキシ樹
脂を用いて上記の薄膜素子形成を行った結果、気泡や薄
膜の破損を生じる事無く、薄膜素子構造を形成すること
ができた。更にこのようにしてできた薄膜素子構造は薄
膜周辺部分から破損することもなく取り扱いが容易であ
る。
さ1μmの熱酸化膜で分離されたトランジスタが形成さ
れた直径100市の基板を使用し、第−支持基板及び第
二支持基板として直径125Mのシリコン単結晶基板、
第−接着剤層及び第二接着剤層として2液性エポキシ樹
脂を用いて上記の薄膜素子形成を行った結果、気泡や薄
膜の破損を生じる事無く、薄膜素子構造を形成すること
ができた。更にこのようにしてできた薄膜素子構造は薄
膜周辺部分から破損することもなく取り扱いが容易であ
る。
以上説明したように本発明の薄膜素子形成方法を用いる
と、工程中の破拶を防止することができ、又本発明の薄
膜素子構造を用いると、取り扱い上の破損を防止するこ
とができ、シリコン オンインシュレータ構造の作成に
於いて極めて有効である。
と、工程中の破拶を防止することができ、又本発明の薄
膜素子構造を用いると、取り扱い上の破損を防止するこ
とができ、シリコン オンインシュレータ構造の作成に
於いて極めて有効である。
第1図(a)〜(e)は本発明の薄膜素子形成方法及び
薄膜素子構造を説明するための工程順に示したシリコン
素子基板の断面図、第2図は本発明の薄膜素子構造の斜
視図、第3図(a)〜(e)は従来の薄膜化積層方式に
よる薄膜素子形成方法及び薄膜素子構造を説明するため
の工程順に示したシリコン素子基板の断面図である。
薄膜素子構造を説明するための工程順に示したシリコン
素子基板の断面図、第2図は本発明の薄膜素子構造の斜
視図、第3図(a)〜(e)は従来の薄膜化積層方式に
よる薄膜素子形成方法及び薄膜素子構造を説明するため
の工程順に示したシリコン素子基板の断面図である。
Claims (2)
- (1)酸化膜で分離され、素子が作成された素子形成済
シリコン基板の表面能動層に前記シリコン基板より大径
の第一支持基板を接着し、前記能動層のみを残して前記
シリコン基板を除去する工程と、前記第一支持基板に接
着支持された能動層を、該能動層より大径の第二支持基
板上に接着し、前記第一支持基板を除去する工程とを含
むことを特徴とする薄膜素子形成方法。 - (2)酸化膜で分離され、素子が形成された素子形成済
シリコン基板の表面能動層のみを研磨により取出し、別
の基板上に接着することにより製作される薄膜素子構造
であって、最終的に薄膜化した能動層を接着する基板が
素子形成済基板よりも大きいことを特徴とする薄膜素子
構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985690A JP2576250B2 (ja) | 1990-01-30 | 1990-01-30 | 薄膜素子形成方法及び薄膜素子構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985690A JP2576250B2 (ja) | 1990-01-30 | 1990-01-30 | 薄膜素子形成方法及び薄膜素子構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03224266A true JPH03224266A (ja) | 1991-10-03 |
JP2576250B2 JP2576250B2 (ja) | 1997-01-29 |
Family
ID=12010875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1985690A Expired - Lifetime JP2576250B2 (ja) | 1990-01-30 | 1990-01-30 | 薄膜素子形成方法及び薄膜素子構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2576250B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017098573A (ja) * | 2011-06-22 | 2017-06-01 | ペレグリン セミコンダクター コーポレイション | 選択基板の両面に部品を有する集積回路、及びその製造方法 |
-
1990
- 1990-01-30 JP JP1985690A patent/JP2576250B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017098573A (ja) * | 2011-06-22 | 2017-06-01 | ペレグリン セミコンダクター コーポレイション | 選択基板の両面に部品を有する集積回路、及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2576250B2 (ja) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI283457B (en) | Manufacturing method of semiconductor device | |
JP2001326206A (ja) | 半導体ウエーハの薄型化方法及び薄型半導体ウエーハ | |
JPH10209093A (ja) | 貼り合わせ基板の作製方法 | |
JPH08505010A (ja) | 石英基板上の単結晶シリコン・アイランド作製方法 | |
KR20030090706A (ko) | 초기 지지물로부터 최종 지지물로 적어도 하나의 요소를선택적으로 이송하는 방법 | |
JP2004063645A (ja) | 半導体ウェハの保護部材剥離装置 | |
JPH11307488A (ja) | 半導体装置、その製造方法、加工ガイドおよびその加工装置 | |
JP2004119718A (ja) | 薄型半導体チップの製造方法 | |
JP2015092632A (ja) | 強誘電体基板を使用した転写方法 | |
JP4908597B2 (ja) | 電子素子の個片化方法 | |
JP4566626B2 (ja) | 半導体基板の分断方法および半導体チップの選択転写方法 | |
JP2005019435A (ja) | ウェハ研磨方法 | |
JP4468107B2 (ja) | 半導体装置の製造方法、半導体装置及び半導体回路基板 | |
JP2576250B2 (ja) | 薄膜素子形成方法及び薄膜素子構造 | |
JPH0697017A (ja) | 半導体装置の製造方法 | |
TWI762698B (zh) | 基板處理方法 | |
JP2005129653A (ja) | 半導体装置の製造方法 | |
JPH0824099B2 (ja) | 目合わせ装置 | |
JP2003124147A (ja) | 半導体装置の製造方法 | |
US11328950B2 (en) | Thin glass or ceramic substrate for silicon-on-insulator technology | |
CN214980191U (zh) | 半导体加工装置 | |
JP4959552B2 (ja) | 可撓性単結晶フィルム及びその製造方法 | |
JPH04336448A (ja) | 半導体装置の製造方法 | |
JPH11243081A (ja) | 薄膜半導体装置の製造方法 | |
WO2020008882A1 (ja) | デバイス層転写基板の製造方法及びデバイス層転写基板 |