JP4468107B2 - 半導体装置の製造方法、半導体装置及び半導体回路基板 - Google Patents

Description

本発明は、アクティブマトリクス型表示装置等の表示装置等において有用な半導体装置の製造方法、半導体装置及び半導体回路基板に関するものである。

近年、一枚のパネル上に様々な機能を有する回路を形成しようとするシステムオンパネル（以下、「ＳＯＰ」と略す。）の開発が進められている。例えば、移動度が比較的高い多結晶シリコンを用いて、ガラス等の透明絶縁基板上に画像を表示する表示部の薄膜トランジスタ（Thin Film Transistor、以下「ＴＦＴ」と略す。）と、表示部を駆動するドライバ回路部のＴＦＴとを同時に形成するドライバモノリシック型の表示パネルの開発もその一例である。

しかし、現状では、多結晶シリコンでは単結晶シリコンと同等な性能のドライバ回路を作製するのは極めて困難であり、モノリシックに作ることができるのは、アナログドライバや低ビット・デジタルドライバ等に留まっている。つまり、より一層の高速動作を必要とする線順次駆動のデジタルドライバ回路、或いは発振回路やＣＰＵ等の回路は、多結晶シリコンでモノリシックに形成することができず、別途これらの回路が形成された単結晶シリコンウェハを切り出したＩＣ（Integrated Circuit）チップやＬＳＩ（Large Size Integrated Circuit）チップを、チップオンガラス（Chip On Glass、以下「ＣＯＧ」と略す。）技術や、チップオンフィルム（Chip On Film、以下「ＣＯＦ」と略す。）技術により液晶パネルと外部接続することによって、パネルに回路を組み込んでいる。

上記ＣＯＧ技術は、パネルの端部付近にＩＣチップを接合するスペースと接続用の配線パターンとを設け、そこにシリコンウェハから切り出したＩＣチップを異方性導電膜（Anisotropic Conducting Film、以下「ＡＣＦ」と略す。）という接着剤を用いて圧着させて、パネルにＩＣチップを直接貼り合わせる手法である。

また、複数の半導体チップを効率良く液晶表示装置の基板上に貼り合わせる方法として、例えば、特許文献１に開示されているように、半導体チップの底面を凸錐形状に加工し、凹穴形状の移載治具にて吸引保持し、一括で貼り合わせる方法がある。
特開２００１−３１３３１０号公報（平成１３年１１月９日公開）

しかしながら、上記従来の半導体装置の製造方法及び半導体装置の製造装置では、以下の問題点を有している。

すなわち、ＩＣチップをＣＯＧ技術により液晶パネルに貼り合わせる方法では、
（１）マザーガラス基板を所定のサイズの液晶パネルに分断し、対向基板と貼り合わせ、液晶を注入封止した後で、ＩＣチップを液晶パネルに貼り合わせるため、分断したパネルの個数の数だけ、ＩＣチップと液晶パネルの貼り合わせ（ＡＣＦ塗布、アライメント合わせ、圧着等）工程を行う必要がある。例えば、１枚のマザーガラスを１００個の液晶パネルに分断した場合は、１００パネル分（１００回）ＩＣチップを貼り合せる工程を行う必要がある。従って、この貼り合わせ工程だけで長時間のタクトタイムを要し、生産効率性が悪い。
（２）ＩＣチップと液晶パネルとの貼り合わせ精度が５〜１０μｍ程度であるため、そのズレを見込んだ分だけ液晶パネル側の電極を大きく形成しておく必要がある。従って、液晶パネルの非表示部分（額縁部分）の面積が大きくなってしまい、画素数を変えない場合は開口率の低下を招き、画素ピッチを変えない場合は解像度の低下を招く。
（３）ＡＣＦを用いて接着するため、ＩＣチップを液晶基板に接着するためにはＩＣチップに強い圧力（２０ｋｇｆ／ｃｍ²程度）をかける必要がある。そのため、ＩＣチップにクラックが入ったり、チッピングと呼ばれる欠けが生じたりして、歩留まりや信頼性の低下を招く。また、貼り合わせを行うステージには、強い圧力に耐えられるだけの高い剛性が必要となる。
という問題がある。

また、特許文献１に開示される、半導体チップの底面を凸錐形状に加工し、凹穴形状の移載治具にて吸引保持し、一括で貼り合わせる方法では以下の問題がある。
（４）錘形状の突起物や移載治具を形成するために、フォトリソグラフィとエッチングが必要になるため、フォトリソグラフィのばらつきに加えて、エッチングのばらつきも加算され、高精度な位置決め用の錘形状突起物と移載治具の凹穴を形成することは難しい。
（５）底面に形成した錘形状突起物を用いて高精度に位置決めするためには、底面の錘形状突起物を形成する際に、底面の錘形状突起物の位置と表面のＴＦＴの位置とを正確に位置合わせ（アライメント）する必要がある。しかし、半導体回路部材にＳｉ基板等の非透過基板を用いた場合、可視光は透過しないためＳｉ基板の裏面側から表面側のパターンを高精度に読み取ることは難しく、表面のＴＦＴの位置に対して裏面に錘形状突起物の位置を精度良く位置決めして形成することができない。一方、半導体回路部材にガラス基板等の透明基板を用いた場合には、裏面から表面のＴＦＴのパターンは読み取れるが、Ｓｉ基板のような（１１１）結晶面と（１００）結晶面とのエッチングの異方性を利用できないため、高精度の錘形状の突起物や移載治具の凹穴を形成することが難しく、やはり高精度に位置決めすることは難しい。
（６）半導体チップと液晶基板とを貼り合わせた後、接続部を光硬化性樹脂等を用いて硬化させるため、その後に３００℃以上の熱処理を必要とする薄膜トランジスタの製造工程を流すことができない。また、これらの硬化樹脂から染み出てくる不純物の影響の面からも、貼り合わせ硬化後は薄膜トランジスタの製造工程で流すことができない。

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、接合基板上に非単結晶シリコン半導体と単結晶シリコン半導体とを混在させることを可能とし、ＣＯＧ技術によるディスプレイパネル製造方法よりも高いスループットを有し、さらに、接合工程を従来技術では実現が困難である±１μｍ以内の高精度で行って、接合した半導体基板から細い多数の配線に接続して、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造し得る半導体装置の製造方法、半導体装置及び半導体回路基板を提供することにある。

本発明の半導体装置の製造方法は、上記課題を解決するために、１以上の半導体回路部材を第１補助基板上に位置決めして一時固定する工程と、上記第１補助基板上に一時固定された上記半導体回路部材を第２補助基板にトランスファ固定する工程と、上記第２補助基板にトランスファ固定された上記半導体回路部材を接合基板の設定位置に一括で接合する工程とを含むことを特徴としている。

また、本発明の半導体装置は、上記課題を解決するために、前記半導体回路部材と、該半導体回路部材を接合する接合基板とを有し、上記半導体回路部材の上記接合基板への接合前に形成された上記半導体回路部材の少なくとも一部の半導体構造が配置される同じ側の面において形成された当接部材により、上記半導体回路部材を上記接合基板に位置決めして接合されてなることを特徴としている。

また、本発明の半導体回路基板は、上記課題を解決するために、接合基板との接合前に、上記接合基板上の回路と連動動作する少なくとも一部の半導体構造が予め形成された複数の半導体デバイスを含み、上記接合基板と接合するときの位置決めに利用される当接部材を、接合前に形成された少なくとも一部の半導体構造が配置される同じ側の面において形成されてなることを特徴としている。

上記の発明によれば、最初に、１以上の半導体回路部材を第１補助基板上に位置決めして一時固定する。次いで、上記第１補助基板上に一時固定された上記半導体回路部材を第２補助基板にトランスファ固定する。さらに、上記第２補助基板にトランスファ固定された上記半導体回路部材を接合基板の設定位置に一括で接合する。なお、この方法を「２回移し」と呼ぶことにする。

従って、本発明の工程では、第１補助基板上に半導体回路部材を載置するときには、位置決めの精度は要求されず、スループットが向上するとともに、高精度な動きを必要とする高価なハンドリング装置も必要としない。

また、本発明の工程では、第１補助基板と第２補助基板との位置合わせ、及び第２補助基板と接合基板との位置合わせにおいて、例えば、第２補助基板を透明基板で形成して、各第１補助基板、第２補助基板及び接合基板の表面にマーカーを設けておけば、可視的に位置合わせを行うことができる。この結果、第１補助基板としてＳｉ基板等の非透過基板を用いた場合であっても、最終的に半導体回路部材が接合基板に精度よく位置決めできるように各基板同士の位置関係を保つことができる。

さらに、別の例として、第１補助基板から、第２補助基板へ半導体回路部材をトランスファする時は、第１補助基板と第２補助基板とのアライメントを必ずしも必要としない。これは、第１補助基板上で位置決めした半導体回路部材の相対位置だけが第２補助基板へきちんとトランスファされていれば、接合基板との最終貼り合せ工程において、或る半導体回路部材の表面側にあるアライメントマーカーと、接合基板のアライメントマーカーとをアライメントすることによって、他の半導体回路部材の貼り合せ位置は必然的に決まるためである。この結果、２回移しの貼り合せ方法を取っても、時間のかかるアライメント合わせが１回で済むので、スループットが低下しない。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材の前記第１補助基板への一時固定の工程前に、該半導体回路部材に対して、少なくとも半導体構造の少なくとも一部を形成することを特徴としている。

従って、通常のＩＣの製造工程で用いられている露光装置等でなければ作製できないような微細加工を必要とする回路を、予めＳｉ基板上に作り込んだ後にガラス基板にトランスファできるため、液晶パネルの製造工程で用いられている露光装置では形成できない微細な回路をパネル上に作り込むことができる。同時に、半導体回路部材の微細加工を必要としない配線部分については、大型ガラス基板にトランスファした後、液晶パネル用の加工ルールを用いて、共通工程として流すことができるため、製造工程を簡略化してコストを低減することができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記第１補助基板は前記各半導体回路部材に対する位置決め部を有する一方、上記半導体回路部材には上記第１補助基板の位置決め部に対応する当接部材を形成しておくことを特徴としている。

また、本発明の半導体装置は、上記記載の半導体装置において、複数の半導体回路部材と、上記複数の半導体回路部材を接合する接合基板とを有し、上記複数の半導体回路部材及び上記接合基板は、それぞれ連係動作する半導体構造が形成されてなり、上記複数の半導体回路部材の上記接合基板への接合前に形成された上記各半導体回路部材の少なくとも一部の半導体構造が配置される同じ側の面において形成された各当接部材により、それぞれ上記複数の半導体回路部材を上記接合基板に位置決めして接合されてなることを特徴としている。

従って、共に寸法精度が高い位置決め部と当接部材との段差による引っかかりを利用して位置決めを行うことにより、高精度の位置決めを実現できる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記第１補助基板は前記各半導体回路部材に対する位置決め部を有する一方、前記半導体回路部材には、該半導体回路部材の前記第１補助基板への一時固定の工程前に、少なくとも半導体構造の少なくとも一部と、上記第１補助基板の位置決め部に対応する当接部材とを予め形成しておき、かつ上記当接部材を形成するときには、上記半導体構造の一部が形成された側と同じ側に形成することを特徴としている。

従って、半導体回路部材の表面側に当接部材を形成するので、従来技術のように裏面から表面のパターンを読み取る必要がなく、裏面側に当接部材を形成する場合に比べて高精度に当接部材を形成でき、高精度な位置決めを実現できる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記当接部材として感光性樹脂を使用することを特徴としている。

複数の半導体回路部材と、上記複数の半導体回路部材を接合する接合基板とを有し、上記複数の半導体回路部材及び上記接合基板は、それぞれ連係動作する半導体構造が形成されてなり、
また、本発明の半導体装置は、上記記載の半導体装置において、上記複数の半導体回路部材は、上記接合基板に対して±１μｍ以内の位置精度で形成されていることを特徴としている。

従って、感光性樹脂を用いるので、高精度なパターンを形成できるフォトリソグラフィ工程だけで当接部材を形成することが可能である。また、エッチング工程を必要としないため、当接部材をより高精度に形成でき、位置決め工程を±１μｍ以内の高精度で行うことができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記当接部材を、該当接部材が前記第１補助基板上の位置決め部と当接した時に前記半導体回路部材の２方向の動きを規制するような平面形状に形成することを特徴としている。

従って、位置決めに必要な最小限の位置決め部のパターン（２辺又は２点）に対応した当接部材のパターンとすることによって、最初に半導体回路部材を載置する自由度が広がると同時に、第１補助基板上を滑らせて位置決めする手法の自由度も広がるので、効率良く一括して位置決めすることができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記当接部材を、前記半導体回路部材が第１補助基板上に形成されたガイドレール部に沿って所定の方向に動くような平面形状であってかつ該当接部材が上記第１補助基板上の位置決め部と当接した時に上記半導体回路部材の２方向の動きを規制するような平面形状に形成することを特徴としている。

従って、第１補助基板上のガイドレール部に対応した当接部材のパターンを設けることによって、振動を与えて滑らせている途中で半導体回路部材が回転したり、引っかかったりするのを防ぎ、位置決め部に向かってより確実に移動させて、より精度よく位置決めすることができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材の半導体構造部と前記当接部材との間に、樹脂又は金属からなる保護層を形成することを特徴としている。

従って、半導体回路部材の表面を保護膜で覆うことにより、半導体素子基板をチップ状に分断する場合に、半導体回路の損傷やダスト付着等から接合表面を守り、接合時の歩留まりが向上する。また、この保護膜をエッチング等で除去することにより、当接部材をリフトオフさせ同時に、かつ容易に、除去することができるので、当接部材の材料選定の自由度が広がったり、工程フローが簡略化できたりする。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材は単結晶シリコン基板からなることを特徴としている。

従って、単結晶Ｓｉに限定することによって、ＩＣやＬＳＩのような高機能の微細加工デバイスをそのままガラス基板上に転写することができるので、高機能パネルを作成することができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材は単結晶シリコン基板からなり、上記半導体回路部材の前記第1補助基板への一時固定の工程前において、上記単結晶シリコン基板における所定の深さに水素イオン及び／又は希ガスを注入して水素イオン注入層及び／又は希ガス注入層を形成する工程と、上記単結晶シリコン基板を前記接合基板に接合した後に、熱処理により上記水素イオン注入層及び／又は希ガス注入層にて上記単結晶シリコン基板の一部を剥離させる工程とを含むことを特徴としている。

従って、単結晶Ｓｉに限定することによって、ＩＣやＬＳＩのような高機能の微細加工デバイスをそのままガラス基板上に転写することができるので、高機能パネルを作成することができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記第１補助基板の各位置決め部は、前記半導体回路部材の２方向の動きを規制するような平面形状に形成されていることを特徴としている。なお、平面形状が、半導体回路部材の２方向の動きを規制する形状とは、例えば、Ｌ字型、Ｖ字型、Ｘ字型、Ｔ字型等の形状をいう。

従って、位置決めに必要な最小限の位置決め部のパターン（２辺又は２点）とすることによって、最初に半導体回路部材を載置する自由度が広がると同時に、第１補助基板上を滑らせて位置決めする手法の自由度も広がるので、効率良く一括して位置決めすることができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記第1補助基板の各位置決め部は、平面形状が上記半導体回路部材の２方向の動きを規制するような平面形状に形成され、かつ２辺の交差する隅角には隙間が形成されていることを特徴としている。

従って、位置決め部のパターン（Ｌ字、Ｖ字等）の交差する隅角には隙間が設けられている。このため、半導体回路部材を滑らせて位置決めする際に、当接部材の角が位置決め部に引っかかって位置決めがうまくできなくなるのを防止したり、或いは当接部材の構造的に弱い角部が位置決め部に接触して損傷したり、ダストを発生させたりするのを防止することができるので、歩留まりよく一括して高精度に位置決めすることができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記第１補助基板には、前記各半導体回路部材に対する位置決め部と、上記各半導体回路部材を位置決め部の方向へ移動させるためのガイドレール部とが形成されていることを特徴としている。

従って、第１補助基板上にガイドレールのようなパターンを設けることによって、振動を与えて滑らせている途中で半導体回路部材が回転したり、引っかかったりするのを防ぎ、位置決め部に向かってより確実に移動させて、より精度よく位置決めすることができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記第１補助基板の前記位置決め部は、感光性樹脂により凹凸状に形成されることを特徴としている。

従って、感光性樹脂で第１補助基板の前記位置決め部を形成するので、フォトリソグラフィを用いた高精度なパターン形成によって位置決め部を高精度に形成でき、高精度な位置決めを実現できる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記第１補助基板の前記位置決め部を、上記第１補助基板の表面をエッチングして凹部として形成することを特徴としている。

従って、第１補助基板の位置決め部を、該第１補助基板の表面をエッチングして凹部として形成するので、位置決め部を別途樹脂にて形成するのに比べて部材点数の増加を防止できる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記第１補助基板は単結晶シリコン基板からなり、その表面を水酸化カリウムによる異方性ウェットエッチングを用いて凹部を形成することを特徴としている。

上記の発明によれば、第１補助基板に単結晶シリコン（Ｓｉ）基板を用いた場合には、その表面を水酸化カリウム（ＫＯＨ）による（１１１）結晶面と（１００）結晶面とのエッチングの異方性を利用して凹部を形成することができる。従って、位置決め部として一定の角度（５４．７°）を持つ凹部を、容易にかつ精度良く形成することができるため、一括して高精度な位置決めを実現できる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記第１補助基板上に一時固定された前記半導体回路部材を前記第２補助基板にトランスファ固定する工程において、上記半導体回路部材を上記第２補助基板に接着剤により接着することを特徴としている。

上記の発明によれば、第１補助基板上に一時固定された半導体回路部材を第２補助基板に接着剤で接着するので、容易に、半導体回路部材を第２補助基板に固着することができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体回路部材の一時固定用接着剤を、加熱により剥がすことを特徴としている。

上記の発明によれば、半導体回路部材の一時固定用接着剤を加熱により剥がすので、接着剤を使用しても、半導体回路部材を第１補助基板又は第２補助基板から容易に剥がすことができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、
前記半導体回路部材の一時固定用接着剤を、紫外線照射により剥がすことを特徴としている。

上記の発明によれば、半導体回路部材の一時固定用接着剤を、紫外線照射により剥がすので、接着剤を使用しても、半導体回路部材を第１補助基板又は第２補助基板から容易に剥がすことができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、
前記半導体回路部材を前記接合基板に接合する工程において、上記半導体回路部材と接合基板との両接合面を活性化した後、接合することを特徴としている。

上記の発明によれば、半導体回路部材と接合基板との両接合面を接合活性化するので、少し押圧するだけで接着が進行し、接着剤なしで容易に両者を接合することができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、
前記第１補助基板は、前記各半導体回路部材に対応する位置決め部を有し、１以上の上記半導体回路部材を上記第１補助基板上に一時固定する工程においては、上記１以上の半導体回路部材を上記第１補助基板の表面を移動させて上記位置決め部に位置決めすることを特徴としている。

上記の発明によれば、１以上の上記半導体回路部材を上記第１補助基板上に一時固定する工程においては、上記１以上の半導体回路部材を上記第１補助基板の表面を移動させて上記位置決め部に位置決めする。

この結果、半導体回路部材を第１補助基板上に載置する段階においては、半導体回路部材は、載置後移動されるので、載置位置の精度は要求されない。一方、半導体回路部材を平行移動して位置決め部に当接させた後は、該位置決め部への当接位置が接合基板の正確な設定位置に対応しているとすることができるので、精度よく、半導体回路部材を接合基板に一括で転写接合できる。

従って、接合基板上に半導体回路部材を接合できると共に、ＣＯＧ技術によるディスプレイパネル製造よりも高い生産性を有し、さらに、接合工程を±１μｍ以内の高精度で行って、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造し得る半導体装置の製造方法を提供することができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、
前記１以上の半導体回路部材における前記第１補助基板の表面での移動は、上記第１補助基板の傾斜による上記半導体回路部材の上記第１補助基板の表面での移動動作を含むことを特徴としている。

上記の発明によれば、半導体回路部材を第１補助基板上で表面に平行に位置決め部まで移動させるために、第１補助基板を傾斜させる。

従って、第１補助基板を傾斜させるだけで、全ての半導体回路部材が位置決め部に重力により移動して位置決め部に当接し、その当接位置が接合基板の設定位置となるように対応付けられた位置とすることができる。このため、第１補助基板上に載置された全ての半導体回路部材を容易かつ自動的に位置決めすることができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記１以上の半導体回路部材における前記第１補助基板の表面での移動は、上記第１補助基板上に載置した上記半導体回路部材を上記第１補助基板の表面に平行に位置決め部まで移動させるときには、上記第１補助基板を振動による上記半導体回路部材の上記第１補助基板の表面での移動動作を含むことを特徴としている。

上記の発明によれば、第１補助基板上に載置した半導体回路基板を傾斜させて位置決め部まで移動させるときに、半導体回路部材を振動させる。従って、半導体回路部材と第１補助基板との摩擦抵抗が少なくなり、容易に、半導体回路部材を第１補助基板上で滑らすことができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記第１補助基板を振動させる場合に、振動の周波数をｆとし、振幅をＺ０としたときに、Ｚ０＞ｇ／（２πｆ）² を満たすように振動させることを特徴としている。

上記の発明によれば、Ｚ０＞ｇ／（２πｆ）²を満たすように振動の周波数ｆ、及び振幅Ｚ０を設定することにより、適切に、第１補助基板上の半導体回路部材を滑らすことができる。

また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記接合基板の面積を前記第２補助基板の整数倍の面積とすることを特徴としている。

上記の発明によれば、接合基板の面積を第２補助基板の整数倍の面積とすることによって、第２補助基板単位で、半導体回路部材を接合基板に接合することができる。従って、接合基板のうち無駄になる部分が発生せず、生産効率をより一層高めることができる。

本発明の半導体装置の製造方法は、以上のように、１以上の半導体回路部材を第１補助基板上に位置決めして一時固定する工程と、上記第１補助基板上に一時固定された上記半導体回路部材を第２補助基板にトランスファ固定する工程と、上記第２補助基板にトランスファ固定された上記半導体回路部材を接合基板の設定位置に一括で接合する工程とを含むことを特徴としている。

また、本発明の半導体装置の製造方法は、以上のように、上記記載の半導体装置の製造方法において、前記１以上の半導体回路部材を前記第１補助基板に位置決めする工程では、上記第１補助基板上に載置した上記半導体回路部材を上記第１補助基板の表面に平行に位置決め部まで移動させるときに、上記第１補助基板を傾斜及び/又は振動による上記半導体回路部材の上記第１補助基板の表面での移動動作を含むことを特徴としている。

また、本発明の半導体装置は、以上のように、前記半導体回路部材と、該半導体回路部材を接合する接合基板とを有し、上記半導体回路部材の上記接合基板への接合前に形成された上記半導体回路部材の少なくとも一部の半導体構造が配置される同じ側の面において形成された当接部材により、上記半導体回路部材を上記接合基板に位置決めして接合されてなることを特徴としている。

また、本発明の半導体回路基板は、以上のように、接合基板との接合前に、上記接合基板上の回路と連動動作する少なくとも一部の半導体構造が予め形成された複数の半導体デバイスを含み、上記接合基板と接合するときの位置決めに利用される当接部材を、接合前に形成された少なくとも一部の半導体構造が配置される同じ側の面において形成されてなることを特徴としている。

それゆえ、本発明では、第２補助基板に、複数の半導体回路部材が一括して接着されていて、その状態で半導体回路部材が一括して活性化処理され、接合基板に一括して貼り合わせることによって、分断前の接合基板に一括して半導体回路部材を実装することができ、タクトタイムを大幅に短縮することができる。

また、位置決め部が設けられた第１補助基板上に、複数の半導体回路基板が配置され、半導体回路基板を滑せることによって、位置決め部との引っかかりを利用し、一括して位置決めできるので、タクトタイムを大幅に短縮することができる。

また、半導体回路基板を、表面に位置決め部を有する第１補助基板上に載置した後、位置決めし、その位置決めした位置で一時固定するので、第１補助基板上に半導体回路基板を載置するときには、位置決めの精度は要求されない。

さらに、半導体回路部材の表面に感光性樹脂からなる位置決め構造物である当接部材を形成する場合には、従来技術のように裏面から表面のパターンを読み取る必要がなく、フォトリソグラフィのみで当接部材を高精度に形成することができるので、エッチング工程が不要となり、ばらつきが少なく高精度な位置決め構造物を形成できる。また、第１補助基板上の位置決め部も同様に感光性樹脂により形成する場合には、フォトリソグラフィのみで位置決め部を高精度に形成でき、フォトリソグラフィにより形成された高精度なパターン同士のひっかかりを利用して位置決めすることにより、従来技術に比べてより高精度に（±１μｍ以内）、半導体回路部材を接合基板に貼り合わせることができる。

また、半導体回路部材を接合基板へ貼り合わせるときに、ＡＣＦや熱可塑性樹脂等の接着剤を用いず、半導体回路部材の表面をＳＣ１液等で活性化処理することによって生じる自己接着力を利用して貼り合わせるために、接着の際に強い圧力を加える必要がなく半導体回路部材のクラックやチッピング（欠け）を防ぎ、歩留まりを向上できる。また、接着剤を用いないので、不純物の染み出しを懸念することもなく、貼り合わせた後も３００℃以上の熱処理を必要とする薄膜トランジスタの製造工程へ流すことができ、単結晶Ｓｉ半導体と非単結晶Ｓｉ半導体とを混載した半導体装置を製造することができる。

この結果、接合基板上に非単結晶シリコン半導体と単結晶シリコン半導体とを混在させることを可能とし、ＣＯＧ技術によるディスプレイパネル製造方法よりも高いスループットを有し、さらに、接合工程を従来技術では実現が困難である±１μｍ以内の高精度で行って、接合した半導体基板から細い多数の配線に接続して、高精度で高機能のディスプレイ半導体を効率的にかつ省スペースで製造し得る半導体装置の製造方法、半導体装置及び半導体回路基板を提供することができるという効果を奏する。

本発明の一実施形態について図１ないし図２４に基づいて説明すれば、以下の通りである。なお、本実施の形態の半導体装置の製造方法では、図２に示すように、一枚の大型ガラス基板からなるマザーガラス４１に、複数パネルに含まれる後述する多結晶シリコンデバイス７０を形成して接合基板４０ａとし、この接合基板４０ａに半導体回路部材１を１以上接合し、最後に、各パネル４０ｂ毎に分断する。本実施の形態においては、接合基板４０ａを、半導体回路部材１が接合基板４０ａに接合された後も、接合基板と呼んでいる。

従って、以下の各工程の説明において参照する図面においては、半導体回路部材１、第１補助基板３０、第２補助基板５０、及び接合基板４０ａ等は単一又は一部のものしか記載していないものが多いが、実際には、上記の一枚の接合基板４０ａに作成するために複数のものを単位として製造するものである。

本実施の形態における半導体装置の製造方法は、図１（ａ）（ｂ）に示すように、１以上の半導体回路部材１を第１補助基板３０上に位置決めして一時固定する工程と、図１（ｃ）（ｄ）に示すように、この第１補助基板３０上に一時固定された半導体回路部材１を第２補助基板５０にトランスファ固定する工程と、図２０（ａ）（ｂ）に示すように、上記第２補助基板５０にトランスファ固定された半導体回路部材１を、接合基板４０ａの設定位置に一括で接合する工程とを含んでいる。

なお、半導体回路部材１には、単結晶Ｓｉからなる半導体構造の少なくとも一部が複数形成されている。また、接合基板４０ａには、多結晶シリコンデバイス７０が形成されている。

なお、複数の半導体回路部材１を表す表現として、請求項では「１以上」と表現しているが、半導体回路部材１がチップの場合には「１個以上」であり、半導体回路部材１がチップの場合には「１枚以上」である。本実施の形態では、半導体回路部材１がチップの場合について述べているので、「１以上」は「１個以上」と同義である。

以下、各工程について、詳細に説明する。なお、本実施の形態では、最初に、第１補助基板３０の作製工程、及び半導体回路部材１に後述する当接部材１９を形成した半導体回路基板１０の作製工程を説明し、その後、第１補助基板３０上での半導体回路基板１０の位置決め工程、半導体回路基板１０の第２補助基板５０への移し替え工程、接合基板４０ａの作製工程、半導体回路部材１及び接合基板４０ａの接合活性化、接合、剥離工程、並びに単結晶Ｓｉ及び多結晶Ｓｉ混載ＴＦＴ工程について順に説明する。

〔第１補助基板の作製〕
上記半導体回路部材１に後述する当接部材１９を形成した半導体回路基板１０を一括して位置決めするための第１補助基板３０は、図３（ｃ）に示すように、基板３１の表面にストッパとしての機能を有する位置決め部３３を備えている。この位置決め部３３は基板３１の表面に樹脂によりフォトリソグラフィ技術によって製造される。また、第１補助基板３０には、真空吸着用孔３５が形成されている。

上記第１補助基板３０を製造するときには、図３（ａ）に示すように、平坦な基板３１上に、感光性樹脂３２を塗布するか又はラミネートする。基板３１としてはシリコンウェハ又はガラス基板等を用いる。

次いで、接合基板４０ａに貼り合わせる予定の場所と１：１対応をとった第１補助基板３０上の場所に、図３（ｂ）に示すように、上記半導体回路基板１０が位置決めできるように、上記感光性樹脂３２を、フォトリソグラフィにより露光、及び現像し、位置決め部３３、及びマーカーとしての位置合わせ用（アライメント）マーク３４・３４を形成する。位置決め部３３は、フォトリソグラフィによりマスクレイアウトに対して高精度に位置合わせ（フォトリソグラフィ精度：±０．２６μｍ程度）及び加工（加工精度：±０．３μｍ程度）されたパターン（フォトリソグラフィ精度と加工精度の２乗和：±０．４μｍ程度）が形成されているため、最終的に一括して高精度な位置決めを実現することができる。感光性樹脂３２としては、例えばフォトレジスト、ドライフィルムレジスト等を用いる。位置決め部３３の高さとしては、半導体回路基板１０が引っかかる程度の段差があれば良い。ここでは、１〜５０μｍ程度の段差を形成する。

ここで、第１補助基板３０上の位置決め部３３に適した平面パターンについて述べる。図１１は、位置決め部３３を有する第１補助基板３０上に、表面に当接部材１９が形成された半導体回路部材１を、表面を下にして置いた状態を横から見た図であり、図４（ａ）〜（ｄ）はこれを上から見た図である。半導体回路部材１の当接部材１９については、図６〜９等で後から詳細に説明する。

第１補助基板３０における位置決め部３３のパターンレイアウトとしては、図４（ａ）に示すように、例えば、半導体回路部材１に設けられた当接部材１９の長手方向と短手方向との２辺が、第１補助基板３０の位置決め部３３と引っかかって位置決めできるようにＬ字型のパターンが望ましい。或いは、図４（ｂ）に示すように、半導体回路部材１に設けられた当接部材１９の角が、滑っていく途中で位置決め部３３に引っかかってしまって位置決めがうまくできなくなるのを防止したり、構造的に弱い角部が位置決め部３３に接触して損傷したり、ダストを発生させたりするのを防止するように、Ｌ字型の角を落としたパターンが望ましい。

その外にも、例えば、図４（ｃ）に示すように、半導体回路基板１０が振動によって滑っていく際に、回転したり曲がったりしていくのを防止するために、滑らせたい方向にガイドレールのようなパターン３８を配置してもよい。その際の半導体回路基板１０側の当接部材１９のパターンレイアウトも示す。さらに、図４（ｄ）に示すように、ダスト３９によって半導体回路基板１０の位置決め精度が悪くならないように、位置決め部３３と当接部材１９との接触面積が小さいパターンとするのも望ましい。

次いで、図３（ｃ）に示すように、第１補助基板３０上に、半導体回路基板１０の吸着するための真空吸着用孔３５をレーザー加工或いは機械研削等により開ける。基板３１としてシリコンウェハを使う場合には、ＹＡＧレーザー等により真空吸着用孔３５を開ける方法が適しており、基板３１としてガラス基板を用いる場合には、機械研削等により真空吸着用孔３５を開ける方法が適している。表面にバリが発生しないように、穴開けは表面側から行うのが望ましい。

なお、上記の説明では、第１補助基板３０に位置決め部３３を形成する場合に、基板３１に感光性樹脂３２を塗布して位置決め部３３を形成したが、必ずしもこれに限らず、例えば、図５に示すように、基板３１に凹部を直接形成してその凹部エッジ３３ａを位置決め部とすることも可能である。例えば、１μｍ程度のＴＥＯＳ膜がデポされた単結晶シリコン（Ｓｉ）基板にレジストを塗布してフォトリソグラフィによりパターニングした状態で、異方性ドライエッチを行うことにより、急峻な凹部（位置決め部）を形成することができる。また、別の方法として、単結晶シリコン（Ｓｉ）基板にレジストを塗布してフォトリソグラフィによりパターニングした状態で、１００℃程度に加熱した１％水酸化カリウム（ＫＯＨ）に浸してもよい。水酸化カリウムは、単結晶シリコンの（１１１）結晶面と（１００）結晶面とに対してエッチングレートが異なるため、位置決め部として一定の角度（５４．７°）を持つ凹部を、容易にかつ精度良く形成することができる。このように第１補助基板３０の位置決め部３３を精度よく作ることより、最終的に一括して高精度な位置決めを実現できる。

最後に、図３（ｄ）に示すように、第１補助基板３０を、真空吸着用の穴３７ａが開いた定盤３７と組み合わせる。

〔半導体回路基板の作製〕
次に、貼り合わせる半導体回路部材１に当接部材１９を形成した半導体回路基板１０の作製方法について述べる。

まず、チップ状に切り出されて第１補助基板３０に載せる直前の半導体回路基板１０は、図６に示すように、単結晶Ｓｉからなる半導体回路部材１に当接部材１９が形成されたものからなっている。

上記半導体回路部材１には、表面にソース・ドレイン部不純物注入部３が形成された単結晶シリコン（Ｓｉ）基板（以下、「単結晶Ｓｉ基板」という）２の上にゲート酸化膜４が形成され、その上に、ゲート電極５が形成され、さらにその上に、このゲート電極５等を覆うために層間絶縁膜６が形成されている。また、単結晶Ｓｉ基板２におけるソース・ドレイン部不純物注入部３の所定の深さには、水素イオン注入層７が形成されている。上記工程は、例えば０．５μｍ程度の微細加工プロセスにより行われている。この半導体回路基板１０は、例えば、１０ｍｍ程度×１０ｍｍ程度の大きさである。

上記構成の半導体回路基板１０の作製方法について、説明する。

図７に示すように、直径６インチ（約１５ｃｍ）又は８インチ（約２０ｃｍ）程度の単結晶シリコンウェハ２ａの状態から、一般的なＩＣプロセスに従って、必要があればロコス（ＬＯＣＯＳ（Local Oxidation of Silicon：選択酸化法））酸化分離（Isolation）処理や場合によってはシャロー・トレンチ・アイソレーション処理をして分離を行い、前記図６に示すように、ゲート酸化膜４の熱酸化、ゲート電極５の形成及びパターニング、ソース・ドレイン部不純物注入部３への不純物の注入、不純物活性化、層間絶縁膜６の形成、ＣＭＰ（Chemical Mechanical Polishing:化学的機械研磨）による層間絶縁膜６の平坦化、水素イオン注入層７への水素イオン注入のプロセスを経る。水素イオン注入の際に、水素元素と他の元素（例えば、Ｈｅ元素）をｃｏ−ｉｍｐｌａｎｔしても良い。

なお、上記のプロセスにおいて、層間絶縁膜６を成膜後、図示しないコンタクトホール開口、ソース・ドレインメタル成膜、そのパターニング、パッシベーション膜成膜、そのＣＭＰによる平坦化した後、前記水素イオン注入層７への水素イオン注入というように、工程を進めておいても良い。

上記の工程を進めることにより、図８に示すように、区切られたそれぞれの領域に単結晶Ｓｉからなる半導体回路部材１がそれぞれ形成された単結晶シリコンウェハ１０ａが完成する。

次に、この単結晶シリコンウェハ１０ａの表面に、所定のパターニングを施し、当接部材１９を一括して形成する。上記当接部材１９の形成方法として、例えばフォトリソグラフィ法を用いた形成方法を説明する。

まず、単結晶シリコンウェハ１０ａの表面に、図６に示すように、保護膜８を塗布した後、感光性樹脂を塗布又はラミネートする。保護膜８としては、感光性のない樹脂を用いる。感光性樹脂としては、例えば、フォトレジストやドライフィルムレジストを用いる。

分断後の半導体回路基板１０が高精度に位置決めできるように、単結晶シリコンウェハ１０ａの表側に形成した半導体回路デバイスの位置を基準として、感光性樹脂をフォトリソグラフィにより、露光、及び現像して、当接部材１９を形成する。本実施の形態では、単結晶シリコンウェハ１０ａの表側に当接部材１９を形成するので、従来例のように裏側に当接部材を形成する場合に比べて、高精度に当接部材１９を形成することができる。なぜならば、単結晶シリコンウェハ１０ａは可視光に対して不透明であるため、通常の可視光顕微鏡では裏面側からは各単結晶Ｓｉの表面側のパターン境界を認識できないためである。また、単結晶シリコンウェハ１０ａに対して透明である赤外光顕微鏡で裏面から観察した場合でも、単結晶シリコンウェハ１０ａの裏面のざらつきが画像観察を阻害するものであるため、表面側のパターン境界を高精度に認識することは難しいためである。

当接部材１９の高さとしては、半導体回路基板１０が引っかかる程度の段差があれば良いが、第１補助基板３０上に形成した位置決め部３３の高さよりも高くしておく。ここでは、１〜５０μｍ程度の段差を形成する。

次いで、図９（ａ）（ｂ）に示すように、表面に当接部材１９が形成された単結晶シリコンウェハ１０ａを、通常のブレードダイシング装置或いはレーザーダインシング法等で、チップ状の半導体回路基板１０に分断する。一般的に、ブレードダンシング装置によるチップの外形加工精度は、±１０μｍ程度であり、精度は良くない。また、ＹＡＧレーザー等を用いたレーザーダイシングはチッピングが発生し易く加工精度はよくない。しかし、本実施の形態においては、半導体回路基板１０の表面に塗布又はラミネートされた感光性樹脂をフォトリソグラフィすることにより、半導体回路部材１の表面にある半導体回路デバイスの位置に対して高精度に位置合わせ（フォトリソグラフィ精度：±０．２６μｍ程度）及び加工（加工精度：±０．３μｍ程度）された当接部材１９（フォトリソグラフィ精度と加工精度との２乗和：±０．４μｍ程度）が形成されているため、例え分断時の半導体回路部材１の外形加工精度が悪くても半導体回路部材１の位置決めには全く影響を及ぼさない。

ここで、１．ＣＯＧ技術（従来技術：ＣＯＧ）の場合、２．半導体回路部材の裏面に突起物を形成した場合（従来技術：特許文献１）、３．半導体回路部材の表面に感光性樹脂により当接部材を形成した場合（本実施の形態）の３つの場合について、最終の貼り合わせまで含めたトータル精度をおおまかに見積もったので、表１にまとめておく。

本実施の形態のように、半導体回路部材１の表面及び第１補助基板３０の表面に、それぞれ感光性樹脂からなる当接部材１９及び位置決め部３３を形成し、このフォトリソグラフィにより形成された高精度なパターン同士のひっかかりを利用して位置決めすることによって、ＣＯＧ技術のように精度が悪いダイシングの精度を気にする必要がない。さらに、特許文献１に記載の従来技術のように、裏面に突起物を形成するために裏面から表面のパターンを読み取る必要もなく、フォトリソグラフィのみで当接部材１９を高精度に形成することができるので、エッチング工程が不要となり、加工のばらつきが少なく高精度な当接部材１９及び位置決め部３３を形成することができる。また、従来技術のように貼り合わせにＡＣＦ等の接着剤を用いた圧着を行わないため、貼り合わせ時の精度も向上する。以上の要因により、貼り合わせまで含めたトータルの精度を比較すると、従来技術では実現しがたい±１μｍ以内という高精度で半導体回路部材１を接合基板４０ａに貼り合わせることができる。

〔第１補助基板上での半導体回路基板の位置決め〕
次に、分断した半導体回路基板１０を第１補助基板３０上で一括して位置決めする方法について述べる。

図１０に示すように、分断した複数個の半導体回路基板１０を、裏返して、第１補助基板３０上の位置決めする位置の近傍に載置する。この段階では、図１１及び図１２（ａ）に示すように、精度１０〜３００μｍ程度の粗い精度で、位置決めする位置から離して載置して構わない。図１１は、第１補助基板３０を横から見た断面図であり、図１２（ａ）は第１補助基板３０を上から見た平面図である。

１以上の半導体回路基板１０を第１補助基板３０上で位置決めするためには、望ましくは、半導体回路基板１０を、水平に保たれた第１補助基板３０の表面上を平行移動させて、当接部材１９を位置決め部３３に当接させてやれば良い。半導体回路部材１に当接部材１９を形成しない場合は、半導体回路部材１を直接、位置決め部３３に当接させてやれば良い。これにより、位置決め部３３への当接位置が接合基板４０ａの正確な設定位置に対応しているので、精度よく、半導体回路部材１を接合基板４０ａに一括で転写接合できる。また、望ましくは、第１補助基板３０を傾斜させることにより、重力によって半導体回路基板１０を第１補助基板３０の表面上を滑らせて、位置決め部３３に当接させてやれば良い。これにより、第１補助基板３０上に載置された全ての半導体回路基板１０を容易かつ自動的に位置決めすることができる。また、望ましくは、第１補助基板３０に振動を与えて、半導体回路基板１０を第１補助基板３０から浮かすことにより、半導体回路基板１０を第１補助基板３０の表面上を滑らせて、位置決め部３３に当接させてやれば良い。これにより、摩擦係数が大きい材料であっても、第１補助基板３０の上を滑らせて、位置決めすることができる。

最も望ましくは、図１３に示すように、第１補助基板３０を例えば１０〜２０度程度の所定の角度だけ傾けた状態にし、その下に取り付けられた可振器により、１００Ｈｚ〜１０ｋＨｚ程度の周波数で、かつ位置決め部３３の高さ以下の振幅を有する振動を、第１補助基板３０と垂直な方向に与える。第１補助基板３０が水平に保たれている場合は、振動方向は鉛直方向となる。このような振動を付与することにより、半導体回路基板１０は矢印Ａ方向に浮動する。そして、第１補助基板３０が傾斜していることにより、半導体回路基板１０は、重力によって、矢印Ｂ方向に滑り、やがて、図１（ａ）及び図１２（ｂ）に示すように、当接部材１９が位置決め部３３のエッジに当接して止まる。なお、先に述べた図４（ａ）〜（ｄ）のような位置決め部３３と当接部材１９のパターンの組み合わせの場合でも、図１２（ｂ）の場合と同様に当接部材１９が位置決め部３３のエッジに当接して止まる。また、第１補助基板３０が、図５のように凹型形状をしている場合では、当接部材１９は、凹部エッジ３３ａに当接して止まる。

このように、本実施の形態では、傾斜させた第１補助基板３０に振動を与えることにより、所定の位置に自動的に移動させて位置決めすることができる。この位置決めは複数の半導体回路基板１０を一括して位置決めしてもよいし、一つずつ行っても良い。

また、位置決め部３３や当接部材１９に感光性樹脂を用いた場合は、フォトリソグラフィにより形成された高精度なパターン（フォトリソグラフィ精度と加工精度の２乗和：±０．４μｍ程度）同士（当接部材１９と位置決め部３３）の引っかかりを利用して位置決めすることができるので、表１に示したように、従来技術（貼り合わせまで含めた精度 ＣＯＧの場合：±１０μｍ程度、文献１の技術の場合：±１．６μｍ程度）に比べてより高精度に半導体回路部材１を接合基板４０ａに貼り合わせることができる（貼り合わせまで含めた精度 本実施の形態の場合：±１μｍ以内）。

ここで、第１補助基板３０上の半導体回路基板１０が滑り出す周波数及び振幅の範囲、並びに半導体回路基板１０が位置決め部３３により止まる周波数及び振幅の範囲について検討を行った。

その結果を、図１４及び図１５に示す。同図において、太い実線は第１補助基板３０が単振動をし、半導体回路基板１０が自由落下しているモデルを仮定して計算した時に、半導体回路基板１０が滑り出す境界線を表している。また、太い破線は第１補助基板３０が単振動をし、半導体回路基板１０が自由落下しているモデルを仮定して計算した時に、半導体回路基板１０が第１補助基板３０から外れる境界線を示している。さらに、細い実線は第１補助基板３０が単振動をし、半導体回路基板１０が等速直上放射されるモデルを仮定して計算した時に、半導体回路基板１０が第１補助基板３０から外れる境界線を示している。一方、記号（□、○、△、×）はそれぞれ振動実験を行って半導体回路基板１０の挙動を調べた実験結果である。□は滑らない、○は滑って位置決め部３３で止まった、△は滑って位置決め部３３で止まったり止まらなかったり、×は滑って位置決め部３３で止まらなかったことを示す。

モデル計算より、滑り出す境界線（太い実線）よりも右側の領域では半導体回路基板１０が第１補助基板３０から浮いて離れる時間帯ができ、半導体回路基板１０と第１補助基板３０の間に殆ど摩擦がなくなるために、滑ることができると考えられる。この滑り出す境界条件は、おおよそＺ０＞ｇ／（２πｆ）²を満たす周波数ｆと振幅Ｚ０の振動を与えた時であり、実験結果もこの境界線（太い実線）の前後で滑らない状態（□）から滑って止まる状態（○）へとなっており、モデル計算とほぼ一致している。

半導体回路基板１０は滑り出した後、当接部材１９及び位置決め部３３同士の引っ掛かりによって止まるが、図１４及び図１５に示すように、実験結果から半導体回路基板１０が第１補助基板３０上を滑って位置決め部３３で止まる領域を網がけ部分で示した。第１補助基板３０に与える振動は、この網がけ領域内の周波数と振幅であることが望ましい。

一方、振幅が大きくなって、半導体回路基板１０の当接部材１９が第１補助基板３０の位置決め部３３を超えるような場合には、半導体回路基板１０は、第１補助基板３０から外れてしまう。実験結果においては、低周波領域（５００Ｈｚ未満）では、止まったり止まらなかったりする状態（△）から止まらない状態（×）になるのは、外れる境界線（太い破線）が比較的近い。この外れる境界条件は、
Ｚ１−Ｚ２＞位置決め部３３の高さ
を満たす周波数ｆ及び振幅Ｚ０の振動を与えた時である。ここで、Ｚ１は半導体回路基板１０が自由落下により到達する位置であり、
Ｚ１＝Ｚ０−（１／２）×ｇ×ｔ²
である。また、Ｚ２は単振動による基板の位置であり、
Ｚ２＝Ｚ０×ｃｏｓ（２πｆｔ）
である。

高周波領域（５００Ｈｚ以上）では、止まったり止まらなかったりする状態（△）から止まらない状態（×）になるのは、外れる境界線（細い実線）が比較的近い。この外れる境界条件は、
Ｚ３−Ｚ４＞位置決め部３３の高さ
を満たす周波数ｆ及び振幅Ｚ０の振動を与えた時である。ここで、Ｚ３は第１補助基板３０の加速度によって半導体回路基板１０が等速等速直上放射された時に達する高さであり、
Ｚ３＝Ｚ０×（２πｆ）×ｔ−（１／２）×ｇ×ｔ²
である。また、Ｚ４は単振動による基板の位置であり、
Ｚ４＝Ｚ０ｓｉｎ（２πｆｔ）
である。

以上の第１補助基板３０上の半導体回路基板１０が滑り出し、かつ位置決め部３３から外れない周波数及び振幅の範囲に基づいて、半導体回路基板１０が位置決め部３３に当接すると、図１（ｂ）に示すように、真空吸着用孔３５を通して真空に引き、位置決めした複数の半導体回路基板１０を第１補助基板３０に一括して真空吸着により固定する。

〔半導体回路基板の第２補助基板への移し替え〕
続いて、第１補助基板３０上に位置決めして固定した半導体回路基板１０を、第２補助基板５０上へ移す方法について、図１（ｃ）、（ｄ）、及び図１７に基づいて説明する。

まず、図１（ｃ）に示すように、第２補助基板５０上にはフォトリソグラフィ及びエッチングにより深さ１００〜３００ｎｍ程度の溝状の位置合わせ用マーク（Arrangement Mark）５１・５１が形成されている。

また、第２補助基板５０の表面には接着剤５２が塗布又はラミネートされている。接着剤５２としては、熱剥離性樹脂又は光剥離性樹脂を用いる。或いは、図１６に示すように、接着剤を用いないで真空吸着により第２補助基板５０に半導体回路基板１０を吸着させても良い。

次いで、図１（ｃ）に示すように、第１補助基板３０上に位置決めされた複数の半導体回路基板１０が、その相対位置を保ったまま一括して第２補助基板５０へ移し替えることができるように、第２補助基板５０の位置合わせ用マーク５１・５１及び第１補助基板３０の位置合わせ用マーク３４・３４を用いて、第１補助基板３０と、接着剤５２が塗布された第２補助基板５０との位置合わせを行う。また、この第１補助基板３０と第２補助基板５０とのアライメントは必ずしも必要ではなく省くことも可能である。これは、第１補助基板３０上で位置決めした半導体回路基板１０の相対位置だけが第２補助基板５０へきちんとトランスファされていれば、接合基板４０ａとの最終貼り合せ工程において、ある半導体回路部材１の表面側にあるアライメントマーカーと、接合基板４０ａのアライメントマーカー同士をアライメントすることによって、他の半導体回路部材１の貼り合せ位置は必然的に決まるためである。この場合、２回移しの貼り合せ方法を取っても、時間のかかるアライメント合わせが１回で済むので、スループットが低下しない。また、第２補助基板５０の大きさ（面積）は、貼り合わせの効率の観点から接合基板４０ａの１／Ｎ（Ｎ：整数）とすることが望ましい。これにより、第２補助基板５０単位で、半導体回路部材１を接合基板４０ａに接合することができため、接合基板４０ａのうち無駄になる部分が発生せず、生産効率をより一層高めることができる。

次いで、図１（ｄ）に示すように、第１補助基板３０と第２補助基板５０とを密着させ、第１補助基板３０上の半導体回路基板１０を第２補助基板５０に接着させた後、第１補助基板３０の真空チャックを切り離すことによって、半導体回路基板１０を第２補助基板５０に一括して移し替える。

次いで、図１７に示すように、第２補助基板５０をひっくり返し、アルカリ系の剥離液に浸すことによって複数の半導体回路基板１０の表面にある当接部材１９を一括して除去し、続いて第２補助基板５０毎、アッシング処理及び剥離洗浄処理することによって複数の半導体回路基板１０の表面にある保護膜を一括して除去する。或いは、この保護膜が薄い金属膜等で形成されている場合は、酸系のエッチング液等に浸すことによって保護膜を溶かし、当接部材をリフトオフさせて同時に除去してもよい。この方法は、当接部材１９を同時に除去することができるので、当接部材１９の材料選定の自由度が広がったり、工程フローが簡略化できたりするメリットがある。
こうして、複数の半導体回路部材１が、その表面が出た状態で、第２補助基板５０に移し替えられた状態が得られる。

〔接合基板の作製〕
半導体回路基板１０を貼り合わせる相手である接合基板４０ａの作製方法について述べる。接合基板４０ａは、図１８（ｄ）に示すように、マザーガラス４１と、このマザーガラス４１上に形成された二酸化ケイ素系絶縁膜４２と、さらにその上に形成された複数のパネルに含まれる多結晶シリコンデバイス７０とからなっており、複数のパネル４０ｂを含んでいる。

なお、本実施の形態では予め多結晶シリコンによる半導体デバイスが作製された接合基板４０ａと先述の半完成の半導体回路部材１を貼り合わせる場合について述べる。しかし、必ずしもこれに限らず、例えば、大型ガラス基板に半導体回路部材１を後述の方法で貼り合わせた後、多結晶シリコンによる半導体デバイスを作製しても良い。

上記接合基板４０ａを作製するときには、図１８（ａ）に示すように、まず、マザーガラス４１上に、プラズマＣＶＤ法によりＴＥＯＳ膜を５０〜２００ｎｍ程度デポジションし、二酸化ケイ素系絶縁膜４２を形成する。

次いで、プラズマＣＶＤ法により非晶質シリコン膜４３を３０〜２００ｎｍ程度形成し、非晶質シリコン膜４３中の水素を離脱させるため、４５０〜６００℃程度の熱で３０〜６０分熱処理（アニール）する。この熱処理により、非晶質シリコン膜４３中の水素含有量を１×１０¹⁹ｃｍ^-3以下にすることができる。なお、固相結晶成長も兼ねても良い。

次に、図１８（ｂ）に示すように、前記半導体回路基板１０の半導体回路部材１を接合する箇所のみ、上記非晶質シリコン膜４３をパターニング・エッチングして除去しておく。このパターニング除去を行うことにより、マザーガラス４１に、逐次、エキシマレーザ（λ＝３０８ｎｍ）照射して非晶質シリコンを多結晶化させても、接合を行う箇所はレーザ光が透過するので、マザーガラス４１の表面が非晶質シリコンの融点付近にまで温度上昇することはなく、熱的ダメージを受けずに済む。

非晶質シリコンをレーザー照射により多結晶化した後は、フォトリソグラフィ及びドライエッチング法により、多結晶シリコン膜４４をトランジスタ形状にパターニングする。

次いで、図１８（ｃ）に示すように、プラズマＣＶＤ法によりＴＥＯＳ膜を１００ｎｍ程度デポジションし、ゲート絶縁膜４５を形成する。さらに、ゲート電極材料を形成し、フォトリソグラフィによりパターニングを行ってゲート電極４６を形成する。ゲート電極材料としては、例えばＷ／ＴｉＴａの２層構造を用いる。

次いで、図１８（ｄ）に示すように、多結晶シリコンのソース・ドレイン部へイオンドーピング法等により不純物注入を行った後、プラズマＣＶＤ法によりＴＥＯＳ膜を１００〜４００ｎｍ程度デポジションし、絶縁膜４８を形成する。さらに、第２補助基板５０との位置合わせ用アライメントマーカー４７・４７を形成することにより、接合基板４０ａが完成する。

〔半導体回路部材及び接合基板の活性化、接合、剥離〕
図１９（ａ）（ｂ）に示すように、前述した〔半導体回路部材の第２補助基板への移し替え〕の工程により作製した第２補助基板５０上に接着された半導体回路部材１の絶縁膜６の表面、及び前述した〔接合基板の作製〕の工程にて作製した接合基板４０ａの絶縁膜４８の表面とを、それぞれアンモニア水と過酸化水素水と純水との混合液（ＳＣ１液）で洗浄する。この処理によって絶縁膜６及び絶縁膜４８の表面にＯＨ基が付着し、接合するのに活性な状態となる。なお、必ずしもこれに限らず、例えば、ＳＣ１洗浄による表面活性化の代わりに、酸素プラズマ中に曝して、表面を活性化しても良い。

次いで、図２０（ａ）に示すように、第２補助基板５０上に位置決めされた複数の半導体回路部材１が、その相対位置を保ったまま一括して接合基板４０ａへ貼り合わせされるように、位置合わせ用マーク５１・５１及び位置合わせ用マーク４７・４７を用いて、第２補助基板５０と、接合基板４０ａとの位置合わせを行う。

次いで、第２補助基板５０上の半導体回路部材１を接合基板４０ａに接触させ、僅かな力で押す。表面処理の結果生じる自己接合力によって接合が進行して行き、半導体回路部材１は接合基板４０ａへ接合（ボンディング）される。

次いで、図２０（ｂ）に示すように、第２補助基板５０の裏面から、光剥離性樹脂の接着剤５２に対しＵＶ照射を行うことにより、第２補助基板５０と半導体回路部材１の接着力を弱め、半導体回路部材１を第２補助基板５０からリリースする。なお、接着剤５２に熱可塑性樹脂を用いている場合には、１００〜２００℃程度の加熱を行って、同様に第２補助基板５０からリリースする。また、図１６に示すような真空吸着で半導体回路部材を接着している場合には、真空を切って、同様に第２補助基板５０からリリースする。

次いで、図２１に示すように、半導体回路部材１がボンディングされた接合基板４０ａに、プラズマＣＶＤ法でＴＥＯＳ膜を２００〜６００ｎｍ程度デポジションし、段差低減のための層間絶縁膜６１を形成する。

次いで、図２２に示すように、半導体回路部材１がボンディングされた接合基板４０ａに、６００℃程度の熱処理を行うことにより、半導体回路部材１の水素イオン注入層７から単結晶Ｓｉ基板２の剥離を行う。これにより、デバイスが形成された半導体回路部材１の表側部分は接合基板４０ａに転写され、一方、剥離した半導体回路部材１の裏側部分は不要部分１ａとして除外される。なお、本実施例では、半導体回路部材１が接合基板４０ａに転写された後も、接合基板４０ａのことを接合基板と呼ぶ。

〔単結晶Ｓｉ及び多結晶Ｓｉ混載ＴＦＴ工程〕
最後に、半導体回路部材１が、多結晶Ｓｉデバイスを有する接合基板４０ａに転写された後の工程について述べる。

図２３（ａ）に示すように、接合基板４０ａ全面をドライエッチングして、転写した半導体回路部材１を１００〜２００ｎｍ程度まで薄膜化する。

接合基板４０ａに、ドーピングした不純物の活性化と、転写したシリコンデバイスの欠陥回復を目的として、６００〜６５０℃、４ｈ程度の熱処理を行う。

さらに、図２３（ｂ）に示すように、プラズマＣＶＤ法により、層間絶縁膜６２として、ＳｉＮｘ膜を１００〜３００ｎｍ程度、ＴＥＯＳ膜６３を４００〜１０００ｎｍ程度デポする。

次いで、図２４（ａ）に示すように、フォトリソグラフィにより、単結晶Ｓｉデバイス及び多結晶Ｓｉデバイスの配線箇所のコンタクトホール６４を開口する。続いて、メタル膜をスパッタ・パターニングし、メタル配線６５を形成する。これにより、転写した半導体回路部材１からなる単結晶Ｓｉデバイス８０と、接合基板４０ａ上の多結晶Ｓｉデバイス７０とが電気的に接続された状態となり、混載デバイスが完成する。

その後、図２４（ｂ）に示すように、接合基板４０ａと対向基板９０を貼り合せた後、その間に液晶１００を注入する液晶工程を進めた後、接合基板４０ａを複数のパネル４０ｂに分断することによって、例えば、１つの液晶ディスプレイパネルに、画素のスイッチングのための多結晶シリコンデバイス７０と、走査信号線駆動回路及びデータ信号線駆動回路のドライバＩＣとなる単結晶Ｓｉデバイス８０とを備えた半導体装置が完成する。

上述した半導体装置の製造方法では、第２補助基板５０に、複数の半導体回路部材１が一括して接着されていて、その状態で半導体回路部材１が一括して活性化処理され、接合基板４０ａに一括して貼り合わせることによって、分断前の接合基板４０ａに一括して半導体回路部材１を実装することができ、タクトタイムを大幅に短縮することができる。

また、位置決め部としての位置決め部３３が設けられた第１補助基板３０上に、複数の半導体回路基板１０が配置され、第１補助基板３０に振動を与えて半導体回路基板１０を滑せることによって、位置決め部３３との引っかかりを利用し、一括して位置決めできるので、タクトタイムを大幅に短縮することができる。

さらに、半導体回路部材１の表面に感光性樹脂からなる位置決め構造物である当接部材１９を形成することによって、従来技術のように裏面から表面のパターンを読み取る必要がなく、フォトリソグラフィのみで当接部材１９を高精度に形成することができるので、ばらつきが少なく高精度な位置決め構造物を形成できる。また、第１補助基板３０上の、位置決め部３３も同様に感光性樹脂により形成することによって、フォトリソグラフィのみで位置決め部３３を高精度に形成できる。フォトリソグラフィにより形成された高精度なパターン同士のひっかかりを利用して位置決めすることにより、従来技術に比べてより高精度に（±１μｍ以内）、半導体回路部材１を接合基板４０ａに貼り合わせることができる。

また、半導体回路部材１を接合基板４０ａへ貼り合わせるときに、ＡＣＦや熱可塑性樹脂等の接着剤を用いず、半導体回路部材１の表面をＳＣ１液等で活性化処理することによって生じる自己接着力を利用して貼り合わせるために、接着の際に強い圧力を加える必要がなく半導体回路部材１のクラックやチッピング（欠け）を防ぎ、歩留まりを向上できる。また、接着剤を用いないので、不純物の染み出しを懸念することもなく、貼り合わせた後も３００℃以上の熱処理を必要とする薄膜トランジスタの製造工程へ流すことができ、単結晶Ｓｉ半導体と、非単結晶Ｓｉ半導体の混載した半導体装置を製造することができる。

本発明の半導体装置の製造方法、半導体装置及び半導体回路基板は、集積回路や薄膜トランジスタを製造する際に用いられるシリコン半導体、及びシリコン半導体から製造されるトランジスタのうち、基板としてガラス等の非晶質基板を用い、そのトランジスタを形成する半導体材料に単結晶シリコン膜と非単結晶シリコン膜とを用いて製造するトランジスタの材料を用いた、アクティブマトリクス型表示装置等の表示装置に適用できる。

（ａ）（ｂ）（ｃ）（ｄ）は、本発明における半導体装置の製造方法の実施の一形態を示す断面図である。 １枚の接合基板が複数のパネルを含んでおり、その各パネルには多結晶Ｓｉデバイスが形成されており、かつ、各パネルに単結晶Ｓｉからなる複数の半導体回路部材が接合された直後の状態を示す斜視図である。 （ａ）は第１補助基板の製造工程を示すものであり、感光性樹脂が塗布又はラミネートされた基板を示す断面図であり、（ｂ）は感光性樹脂を露光、現像し、位置決め部及びマーカーとしての位置合わせ用（アライメント）マークを形成した第１補助基板を示す断面図であり、（ｃ）はさらに真空吸着用孔を形成した第１補助基板を示す断面図であり、（ｄ）はさらに真空吸着用の穴が開いた定盤と組み合わせた第１補助基板を示す断面図である。 （ａ）（ｂ）（ｃ）（ｄ）は、上記第１補助基板における各種形状の位置決め部を示す平面図である。 位置決め部として、凹部を形成した上記第１補助基板を示す断面図である。 半導体回路部材の構成を示す断面図である。 上記半導体回路部材を作製するための単結晶シリコンウェハの構成を示す斜視図である。 位置決めパターンを取り付ける前の単結晶シリコンウェハの構成を示す斜視図である。 （ａ）は当接部材を形成した単結晶シリコンウェハを示す斜視図であり、（ｂ）はチップにダイシングした半導体回路基板を示す斜視図である。 半導体回路基板を第１補助基板に載置する動作を示す斜視図である。 半導体回路基板を載置した第１補助基板を示す断面図である。 （ａ）は、上記半導体回路基板が載置された状態の第１補助基板を示す平面図であり、（ｂ）は半導体回路基板が移動することにより位置決め部に当接して位置決めされた状態の第１補助基板を示す平面図である。 上記第１補助基板に載置された半導体回路基板を、所定の配設位置である位置決め部まで、微小振動によって移動させて当接させる工程を示す断面図である。 上記第１補助基板を傾斜させて振動を与えたときの、載置された半導体回路基板の挙動を示すグラフである。 図１４の一部を拡大して示すグラフである。 上記第１補助基板に一時固定された半導体回路基板を、吸引機能を備えた第２補助基板にトランスファ固定する工程を示す断面図である。 第２補助基板にトランスファ固定された半導体回路基板の当接部材を除去する工程を示す断面図である。 （ａ）〜（ｄ）は、接合基板を形成する工程を示す断面図である。 （ａ）は、第２補助基板に固定された半導体回路部材の表面を活性化する工程を示す断面図であり、（ｂ）は、接合基板の表面を活性化する工程を示す断面図である。 （ａ）は、第２補助基板に固定された半導体回路部材を接合基板に接合する工程を示す断面図であり、（ｂ）は、接合基板に接合された半導体回路部材から第２補助基板を剥離する工程を示す断面図である。 半導体回路部材を接合した後の、多結晶シリコンデバイスを搭載した接合基板の構成を示す断面図である。 上記半導体回路部材を多結晶シリコンＴＦＴを搭載した接合基板に接合した後、熱処理により単結晶シリコン膜を剥離させる工程を示す断面図である。 （ａ）（ｂ）は、上記半導体装置の製造方法において、半導体回路部材が搭載された接合基板に配線パターンを形成する工程を示す断面図である。 （ａ）（ｂ）は、図２３（ｂ）の続きの工程を示す断面図である。

符号の説明

１ 半導体回路部材
２ 単結晶Ｓｉ基板
２ａ 単結晶Ｓｉウェハ
８ 保護層
９ イオン注入層
１０ 半導体回路基板
１０ａ 単結晶Ｓｉウェハ
１９ 当接部材
３０ 第１補助基板
３３ 位置決め部
３４ 位置合わせ用マーク
３５ 真空吸着用孔
４０ａ 接合基板
４０ｂ パネル
４１ マザーガラス（大型ガラス基板）
４７ 位置合わせ用マーク
５０ 第２補助基板
５１ 位置合わせ用マーク
７０ 多結晶シリコンデバイス
８０ 単結晶シリコンデバイス
９０ 対向基板
１００ 液晶

Claims (24)

1. １以上の半導体回路部材を第１補助基板上に位置決めして一時固定する工程と、
   上記第１補助基板上に一時固定された上記半導体回路部材を第２補助基板にトランスファ固定する工程と、
   上記第２補助基板にトランスファ固定された上記半導体回路部材を接合基板の設定位置に一括で接合する工程とを含み、
   前記第１補助基板は前記各半導体回路部材に対する位置決め部を有する一方、
   上記半導体回路部材には上記第１補助基板の位置決め部に当接する当接部材を形成しておくことを特徴とする半導体装置の製造方法。
2. 前記半導体回路部材の前記第１補助基板への一時固定の工程前に、該半導体回路部材に対して、少なくとも半導体構造の少なくとも一部を形成することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記当接部材は、上記半導体構造の一部が形成された側と同じ側に形成されていることを特徴とする請求項２記載の半導体装置の製造方法。
4. 前記当接部材として感光性樹脂を使用することを特徴とする請求項３記載の半導体装置の製造方法。
5. 前記当接部材を、
   該当接部材が前記第１補助基板上の位置決め部と当接した時に前記半導体回路部材の２方向の動きを規制するような平面形状に形成することを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
6. 前記当接部材を、
   前記半導体回路部材が第１補助基板上に形成されたガイドレール部に沿って所定の方向に動くような平面形状であってかつ該当接部材が上記第１補助基板上の位置決め部と当接した時に上記半導体回路部材の２方向の動きを規制するような平面形状に形成することを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
7. 前記半導体回路部材の半導体構造部と前記当接部材との間に、樹脂又は金属からなる保護層を形成することを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
8. 前記半導体回路部材は単結晶シリコン基板からなることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置の製造方法。
9. 前記半導体回路部材は単結晶シリコン基板からなり、
   上記半導体回路部材の前記第１補助基板への一時固定の工程前において、上記単結晶シリコン基板の所定の深さに水素イオン及び／又は希ガスを注入して水素イオン注入層及び／又は希ガス注入層を形成する工程と、
   上記単結晶シリコン基板を前記接合基板に接合した後に、熱処理により上記水素イオン注入層及び／又は希ガス注入層にて上記単結晶シリコン基板の一部を剥離させる工程とを含むことを特徴とする請求項１〜７のいずれか１項に記載の半導体装置の製造方法。
10. 前記第１補助基板の各位置決め部は、前記半導体回路部材の２方向の動きを規制するような平面形状に形成されていることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
11. 前記第１補助基板の各位置決め部は、平面形状が上記半導体回路部材の２方向の動きを規制するような平面形状に形成され、かつ２辺の交差する隅角には隙間が形成されていることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
12. 前記第１補助基板には、
    前記各半導体回路部材に対する位置決め部と、
    上記各半導体回路部材を位置決め部の方向へ移動させるためのガイドレール部とが形成されていることを特徴とする請求項１〜５、及び７〜１１のいずれか１項に記載の半導体装置の製造方法。
13. 前記第１補助基板の前記位置決め部は、感光性樹脂により凹凸状に形成されることを特徴とする請求項１〜１２のいずれか１項に記載の半導体装置の製造方法。
14. 前記第１補助基板の前記位置決め部を、上記第１補助基板の表面をエッチングして凹部として形成することを特徴とする請求項１〜１２のいずれか１項に記載の半導体装置の製造方法。
15. 前記第１補助基板は単結晶シリコン基板からなり、上記第１補助基板の位置決め部を、上記第１補助基板の表面を水酸化カリウムで異方性ウェットエッチングして凹部として形成することを特徴とする請求項１〜１２のいずれか１項に記載の半導体装置の製造方法。
16. 前記第１補助基板上に一時固定された前記半導体回路部材を前記第２補助基板にトランスファ固定する工程において、
    上記半導体回路部材を上記第２補助基板に接着剤により接着することを特徴とする請求項１〜１５のいずれか１項に記載の半導体装置の製造方法。
17. 前記半導体回路部材の一時固定用接着剤を、加熱により剥がすことを特徴とする請求項１６記載の半導体装置の製造方法。
18. 前記半導体回路部材の一時固定用接着剤を、紫外線照射により剥がすことを特徴とする請求項１６記載の半導体装置の製造方法。
19. 前記半導体回路部材を前記接合基板に接合する工程において、
    上記半導体回路部材と接合基板との両接合面を活性化した後、接合することを特徴とする請求項１〜１８のいずれか１項に記載の半導体装置の製造方法。
20. 前記第１補助基板は、前記各半導体回路部材に対応する位置決め部を有し、
    １以上の上記半導体回路部材を上記第1補助基板上に一時固定する工程においては、
    上記１以上の半導体回路部材を上記第１補助基板の表面を移動させて上記位置決め部に位置決めすることを特徴とする請求項１〜１９のいずれか１項に記載の半導体装置の製造方法。
21. 前記１以上の半導体回路部材における前記第１補助基板の表面での移動は、上記第１補助基板の傾斜による上記半導体回路部材の上記第１補助基板の表面での移動動作を含むことを特徴とする請求項２０記載の半導体装置の製造方法。
22. 前記１以上の半導体回路部材における前記第１補助基板の表面での移動は、上記第１補助基板上に載置した上記半導体回路部材を上記第１補助基板の表面に平行に位置決め部まで移動させるときには、上記第１補助基板を振動による上記半導体回路部材の上記第１補助基板の表面での移動動作を含むことを特徴とする請求項２０又は２１記載の半導体装置の製造方法。
23. 前記第１補助基板を振動させる場合に、振動の周波数をｆとし、振幅をＺ０としたときに、
    Ｚ０＞ｇ／（２πｆ） ^２ を満たすように振動させることを特徴とする請求項２２記載の半導体装置の製造方法。
24. 前記接合基板の面積を前記第２補助基板の整数倍の面積とすることを特徴とする請求項１〜２３のいずれか１項に記載の半導体装置の製造方法。

Images