JPH0321082Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は４個のダイオードでブリツジ構成され
たブリツジ型のスイツチ回路に関する。

従来から、第１図に示すようなブリツジ型のス
イツチ回路が入力信号の切換え回路等に使用され
ている。第１図において、ダイオード１，２，
３，４はブリツジ型のスイツチ部Ｓを構成してお
り、ダイオード１と３の結合点にはダイオード５
のアノードが又、電流源I₁を介して正の電源（＋
Vcc）が接続されている。ダイオード２と４の結
合点にはダイオード６のカソードが又、電流源I₂
を介して負の電源（−Vcc）が接続されている。
ダイオード１と２の結合点には入力信号Viが入
力され、出力信号Voはダイオード３と４の結合
点から得られる。又、ダイオード５のカソード、
ダイオード６のアノードには各々制御信号Vc₁，
Vc₂が印加される。

上記構成のスイツチ回路の動作を以下に説明す
る。

いま、制御信号Vc₁が高レベル、制御信号Vc₂
が低レベルの状態にある。この状態では、ダイオ
ード５，６はオフとなるので、電流源I₁からI₂へ
電流Ｉが流れ、ダイオード１，２，３，４はオ
ン、すなわちスイツチ部Ｓはオンとなる。これに
よつて入力信号Viは出力信号Voとして出力され
る。制御信号Vc₁が低レベル、制御信号Vc₂が高
レベルの場合、電流源I₁からの電流Ｉはダイオー
ド５へ流れ、電流源I₂からの電流Ｉはダイオード
６へ流れる。これによつてダイオード１，２，
３，４はオフ、すなわちスイツチ部Ｓはオフとな
り出力信号Voは生じない。

上述の如くしてスイツチ動作を行なうことがで
きる。しかしながら、ダイオード１，２，３，４
がオン、オフいずれの状態でも電流Ｉが流れるた
め、消費電力が極めて大きいという欠点があつ
た。

本考案は上記欠点に鑑みなされたもので、低消
費電力かつ構成簡単なスイツチ回路を提供するこ
とを目的とする。

以下、本考案の一実施例を用いて詳説する。

第２図は本考案のスイツチ回路を表わす図であ
る。第１図と同一部分には同一符号を付してい
る。第２図において、ダイオード１，２，３，４
はブリツジ型のスイツチ部Ｓを構成している。ダ
イオード１と３の結合点にはダイオード５のアノ
ードおよびトランジスタ９のコレクタが接続され
ている。トランジスタ９のエミツタは抵抗８を介
して又、ベースはツエナーダイオード７を介して
正の電源（＋Vcc）に接続されている。ツエナー
ダイオード７、抵抗８、トランジスタ９は定電流
源I₁を構成している。ダイオード５のカソードは
コンデンサ１５を介して接地に又、演算増幅器１
９の出力端子に接続されている。演算増幅器１９
へは、ツエナーダイオード１７，２１を介して
正、負の電源（＋Vcc），（−Vcc）が供給されて
いる。演算増幅器１９の反転入力端子、非反転入
力端子は各々演算増幅器２０の非反転入力端子お
よび制御信号Vc₁、反転入力端子および制御信号
Vc₂に接続されている。演算増幅器２０はツエナ
ーダイオード１８，２２を介して負、正の電源
（−Vcc），（＋Vcc）に接続されており、又、そ
の出力端子はコンデンサ１６を介して接地へ、ダ
イオード６を介してトランジスタ１３のコレクタ
へ、抵抗１０を介してトランジスタ９のベースへ
接続されている。トランジスタ１３のコレクタは
ダイオード２と４の結合点に、エミツタは抵抗１
２を介して負の電源（−Vcc）に、ベースは各々
抵抗１４、ツエナーダイオード１１を介して演算
増幅器１９の出力端子、負の電源（−Vcc）に接
続されている。ツエナーダイオード１１、抵抗１
２、トランジスタ１３は定電流源I₂を構成してい
る。上述するように、特にトランジスタ９のベー
スは抵抗器１０を介して演算増幅器２０の出力端
子に、トランジスタ１３のベースは抵抗１４を介
して演算増幅器１９の出力端子にそれぞれ接続さ
れる。コンデンサ１５，１６は演算増幅器１９，
２０の出力インピーダンスを小さくするためのコ
ンデンサである。

以下、第２図に示したスイツチ回路の動作を説
明する。

いま、制御信号Vc₁として基準電圧V_REFが入力
されており、制御信号Vc₂は基準電圧V_REFよりも
高いレベルにあるとする。この状態では、演算増
幅器１９への印加電源電圧に等しい高レベル出力
電圧が、その出力端子に生ずる。前記高レベル出
力電圧はツエナーダイオード７，１１，１７，１
８，２１，２２のツエナー電圧を全てVzとする
と、（Vcc−Vz）である。演算増幅器２０の出力
電圧は（−Vcc＋Vz）となる。これにより、ダ
イオード５，６はオフとなり、電流源I₁、スイツ
チ部Ｓ、電流源I₂を介して電流が流れ、スイツチ
部Ｓはオンとなる。

したがつて、入力信号Viはスイツチ部Ｓを介
して出力信号Voとして出力される。次に、制御
信号Vc₂が基準電圧V_REFよりも低いレベルに設定
された場合、演算増幅器１９，２０の出力端子に
は各々（−Vcc＋Vz），（Vcc−Vz）の電位が生
じる。電流源I₁，I₂からはツエナー電圧Vz等に関
連する値の電流が発生する。前記電流は各々、ダ
イオード５，６を介して流れる。即ち、トランジ
スタ９を考えると、ツエナーダイオード７はほぼ
オフ状態で、エミツタ（コレクタ）電流は電源電
圧Vcc、ツエナーダイオード２２のツエナー電
圧、抵抗器８，１０の値でほぼ決定され、非常に
小さくなる。ツエナー電圧Vzの電圧値を変える
ことにより、前記電流を任意に設定することが可
能となり、ツエナー電圧Vzが低いツエナーダイ
オードを使用すれば、前記電流を小さくできる。
電流源I₁，I₂からの電流はスイツチ部Ｓに流れな
いのでオフ状態となり出力信号Voは生じない。
入力信号Viが高周波数信号の場合でも、ダイオ
ード１，２の接合容量を介して通つた信号はダイ
オード５，６に流れるので、出力信号Voは生じ
ず、スイツチ部Ｓは完全にオフとなる。

以上述べた如く本考案によれば、簡単な構成で
低消費電力なスイツチ回路を実現できる。

なお、演算増幅器１９，２０の飽和電圧を利用
すれば、ツエナーダイオード１７，１８を省略す
ることもできる。

【図面の簡単な説明】

第１図は従来のスイツチ回路の回路図。第２図
は本考案のスイツチ回路の回路図。 Ｓ：スイツチ部、I₁，I₂：電流源、１９，２
０：演算増幅器。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 入力信号用端子、出力信号用端子、及び第
   １、第２端子を有するブリツジ型スイツチ部
   と、 出力が前記第１端子に接続され、かつ該出力
   の電流の大きさを制御する第１電流制御端子を
   備えている第１電流源と、 出力が前記第２端子に接続され、かつ該出力
   の電流の大きさを制御する第２電流制御端子を
   備えている第２電流源と、 反転端子、非反転端子にそれぞれ第１制御信
   号、第２制御信号が印加され、出力端子が前記
   第２電流制御端子に接続された第１演算増幅器
   と、 反転端子、非反転端子にそれぞれ第２制御信
   号、第１制御信号が印加され、出力端子が前記
   第１電流制御端子に接続された第２演算増幅器
   と、 前記第１端子と前記第１演算増幅器の出力と
   の間にアノードを前記第１端子側にして接続さ
   れた第１ダイオード手段と、 前記第２端子と前記第２演算増幅器の出力と
   の間にカソードを前記第２端子側にして接続さ
   れた第２ダイオード手段と、 を備え成るスイツチ回路。 (2) 前記第１電流源が、 前記第１端子にコレクタが接続された第１ト
   ランジスタと、 前記第１トランジスタのエミツタと第１電源
   との間に接続された第１抵抗と、 前記第１トランジスタのベースと前記第１電
   源との間にカソードを前記第１電源側にして接
   続された第１ツエナーダイオードと、 前記第１トランジスタのベースと前記第１電
   流制御端子との間に接続された第２抵抗と、 を備えて成る実用新案登録請求の範囲第(1)項記
   載のスイツチ回路。 (3) 前記第２電流源が、 前記第２端子にコレクタが接続された第２ト
   ランジスタと、 前記第２トランジスタのエミツタと第２電源
   との間に接続された第３抵抗と、 前記第２トランジスタのベースと前記第２電
   源との間にアノードを前記第２電源側にして接
   続された第２ツエナーダイオードと、 前記第２トランジスタのベースと前記第２電
   流制御端子との間に接続された第４抵抗と、 を備えて成る実用新案登録請求の範囲第(1)項記
   載のスイツチ回路。