JPH07271461A - 安定化電圧発生制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 電源電圧及び温度の変動に感応しない安定化
電圧を得る。 【構成】 ４つのトランジスタT1〜T4を有し、第１トラ
ンジスタT1及び第２トランジスタT2のベース及びコレク
タが交差結合され、第１トランジスタT1のエミッタが抵
抗Ｒ１により基準電圧点ＶＥＥに結合され、第２トラン
ジスタT2のエミッタが基準電圧点に接続され、第３トラ
ンジスタ及び第４トランジスタT3及びT4のエミッタが第
１及び第２トランジスタのコレクタにそれぞれ接続さ
れ、第１トランジスタのエミッタ面積が第３トランジス
タのエミッタ面積よりも大きくなっている安定化電圧発
生制御回路において、第５トランジスタT5が設けられ、
第５トランジスタのエミッタが第４トランジスタT4のコ
レクタに接続され、第５トランジスタのベースが抵抗Ｒ
５を経てライン１２により駆動され、このラインは電流
源１１により電源電圧Ｖ_ccの点に結合され、前記の抵抗
Ｒ５の値を第３トランジスタとライン１２との間に配置
した補償抵抗Ｒ２の２〜４倍の値とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電源端子と基準端子と
の間に接続され、特に、各々がエミッタ、ベース及びコ
レクタを有する同一導電型の４つのトランジスタを具え
る安定化電圧発生制御回路であって、前記のトランジス
タのうち第１トランジスタのエミッタが第１抵抗を経て
基準端子に結合され、第２トランジスタのエミッタが基
準端子に接続され、第１及び第２トランジスタのベース
及びコレクタが交差結合され、第３トランジスタのエミ
ッタが第１トランジスタのコレクタに接続され、第３ト
ランジスタのベース及びコレクタが第２抵抗の一方の端
部に接続され、この第２抵抗の他方の端部が電源端子に
結合され、第４トランジスタのエミッタが第２トランジ
スタのコレクタに接続され、第４トランジスタのベース
が第３トランジスタのベース及びコレクタに接続され、
第１トランジスタのエミッタ面積が第３トランジスタの
エミッタ面積よりも大きくなっている安定化電圧発生制
御回路に関するものである。

【０００２】

【従来の技術】同じ極性の４つのトランジスタを有する
セルに基づくこのような制御回路は欧州特許出願公開第
ＥＰ−Ａ−０，３２９，２３２号明細書に開示されてお
り既知である。この欧州特許出願公開明細書には、この
基本的な４トランジスタのセルを以って、電源電圧及び
温度に依存しない種々の安定化電流源又は電圧源のいず
れかを形成しうるということが開示されている。この欧
州特許出願公開明細書に述べられているように、このよ
うな安定化電流源はＮＰＮ型のみのバイポーラトランジ
スタによって実現しうる。その結果、このような回路は
電源電圧変動又は出力端における出力電流の変動に急激
に対処しうる。

【０００３】

【発明が解決しようとする課題】しかし、既知の制御回
路はトランジスタのベース電流を考慮しておらず、得ら
れる安定化電圧の精度は依然として二次誤差と称する誤
差により影響を受ける。

【０００４】本発明の目的は、公称電圧に対する電源電
圧の値に一層感応せず、電源雑音を殆ど除去し、温度変
動に対する安定性を保つ改善した安定化電圧発生制御回
路を提供せんとするにある。

【０００５】

【課題を解決するための手段】本発明は、電源端子と基
準端子との間に接続され、特に、各々がエミッタ、ベー
ス及びコレクタを有する同一導電型の４つのトランジス
タを具える安定化電圧発生制御回路であって、前記のト
ランジスタのうち第１トランジスタのエミッタが第１抵
抗を経て基準端子に結合され、第２トランジスタのエミ
ッタが基準端子に接続され、第１及び第２トランジスタ
のベース及びコレクタが交差結合され、第３トランジス
タのエミッタが第１トランジスタのコレクタに接続さ
れ、第３トランジスタのベース及びコレクタが第２抵抗
の一方の端部に接続され、この第２抵抗の他方の端部が
電源端子に結合され、第４トランジスタのエミッタが第
２トランジスタのコレクタに接続され、第４トランジス
タのベースが第３トランジスタのベース及びコレクタに
接続され、第１トランジスタのエミッタ面積が第３トラ
ンジスタのエミッタ面積よりも大きくなっている安定化
電圧発生制御回路において、安定化電圧発生制御回路が
更に、第１〜第４トランジスタと同一の導電型のバイポ
ーラ第５トランジスタを具え、この第５トランジスタの
エミッタが第４トランジスタのコレクタに接続され、第
５トランジスタのベースが前記の第２抵抗の値の少なく
とも２倍に等しい値のベース抵抗を経てそのコレクタに
結合され、このベース抵抗と第５トランジスタのコレク
タとの間のノードが第２抵抗の前記の他方の端部に結合
されているとともに電流源を経て電源端子に結合されて
いることを特徴とする。

【０００６】後に詳細に説明するように、第５トランジ
スタを設けることにより、既知の回路では省略されてい
る幾つかのベース電流に対する補償を達成する。この達
成のために、第５トランジスタのベース抵抗は第２抵抗
の値に関連する値を有するように選択する。

【０００７】本発明の第１の例では第５トランジスタの
エミッタと第４トランジスタのコレクタとの間の接続部
を以って安定化電圧出力端を構成する。この安定化電圧
の値は特に電源電圧に依存せず、電源電圧雑音に対する
高い除去比を有する。

【０００８】第２、第４及び第５トランジスタのエミッ
タ面積は互いに等しくするのが適している。第３トラン
ジスタのエミッタ面積は第１トランジスタのエミッタ面
積の何分の１かにする必要があり、実際には第１トラン
ジスタを複数の同一の並列接続トランジスタの組合せを
以って構成し、これら並列接続トランジスタの各々を同
じ構造にするとともに第３トランジスタと対にするとい
うことは知られている。

【０００９】本発明の他の例では、安定化電圧発生制御
回路が更に、前記のトランジスタと同一の導電型の第６
及び第７トランジスタを具え、第６トランジスタがダイ
オード接続されて第２抵抗の前記の他方の端部と電流源
との間で順方向の極性となっており、第７トランジスタ
のベースが第５トランジスタのエミッタに接続され、第
７トランジスタのコレクタが電源端子に結合され、安定
化電圧の出力端を構成する第７トランジスタのエミッタ
がエミッタ抵抗を経て基準端子に結合されているように
する。

【００１０】本例では、安定化電圧出力端のインピーダ
ンスが低くなり、従って前の例に比べて出力電流の取出
量を多くしうる。この場合の他の利点は、第７トランジ
スタのコレクタが、電源電圧及び温度に対して安定化し
た基準電流を生じる制御回路の他の出力端をも構成する
ということである。

【００１１】本発明による制御回路はＮＰＮ型のみのバ
イポーラトランジスタを以って実現しうる為、この制御
回路は高周波に対処するのに、特に出力端において高周
波の電源電圧変動を除去するのに適している。電源電圧
雑音に対するこの除去能力を更に高めるためには、本発
明による制御回路に、第５トランジスタ及び第２トラン
ジスタのベース間に接続したキャパシタを設けるのが有
利である。

【００１２】制御回路に集積化しうるようにするために
このキャパシタのキャパシタンスを小さく（数ｐＦに）
することができ、このキャパシタによる効果は第２トラ
ンジスタの利得倍となる。電源電圧雑音の周波数の関数
としてのこの電源電圧雑音の除去能力は約１ＭＨｚの所
定の周波数値から開始する周波数とともに増大するとい
うことを確かめた。この特性は、周波数安定化を必要と
する高利得誤差増幅器を用いる従来の制御回路の動作と
は著しく相違するものである。従来の制御回路の雑音除
去能力はある制限周波数を越えると減少するものであ
り、この制限周波数は実際に誤差周波数の利得が制限さ
れ始める周波数に相当する。

【００１３】本発明による制御回路の簡単化した例で
は、電源端子から制御回路に供給する電流の電流源を抵
抗にする。特にバッテリ給電分野の場合において、供給
電流を最小にするために、制御回路を完全に不作動にし
うるようにするのが有利であり、このようにするのは電
流源をＭＯＳＦＥＴ型のスイッチングトランジスタと直
列の抵抗によって実現することにより可能となる。他の
型の電流源、特に制御回路に供給される電流を予備調整
する電流源を用いることもできる。

【００１４】

【実施例】図１に示す制御回路は、これに電力を供給す
るために電圧Ｖ_ccを有する正電源電圧端子１と電圧ＶＥ
Ｅを有する基準端子（アース）２との間に接続されてい
る。この制御回路は、エミッタがエミッタ抵抗Ｒ１を介
して基準端子２に結合されている第１トランジスタＴ１
と、エミッタが基準端子２に接続されている第２トラン
ジスタＴ２とを有しており、これらトランジスタＴ１及
びＴ２のベース及びコレクタは交差結合されている。第
１トランジスタＴ１のコレクタには第３トランジスタＴ
３のエミッタが接続され、ダイオード構造を成すように
相互接続されたこの第３トランジスタのベース及びコレ
クタは第２抵抗Ｒ２の一方の端部と第４トランジスタＴ
４のベースとに接続され、第４トランジスタのエミッタ
は第２トランジスタＴ２のコレクタに接続されている。
４つのトランジスタＴ１〜Ｔ４は同一導電型、この場合
ＮＰＮ型とし、第１トランジスタＴ１のエミッタ面積は
第３トランジスタＴ３のエミッタ面積のｎ倍とし、トラ
ンジスタＴ２及びＴ４のエミッタ面積は好ましくは等し
くし、これらはトランジスタＴ３のエミッタ面積に等し
くすることもできる。第２抵抗Ｒ２の他方の端部は電流
源１１を経て正電源電圧端子１に結合され、この電流源
は本例の場合単に抵抗を以って構成されている。電流源
１１と抵抗Ｒ２との間の接続ラインは第５トランジスタ
Ｔ５のベースを駆動する抵抗Ｒ５に接続されたライン１
２を構成し、第５トランジスタＴ５のコレクタがライン
１２に結合され、そのエミッタが第４トランジスタＴ４
のコレクタに結合されている。この場合、トランジスタ
Ｔ５のエミッタとトランジスタＴ４のコレクタとの間の
ノードが制御回路の出力端を構成し、安定化電圧Ｖ_ref
を生じる。

【００１５】大ざっぱな動作の一次解析では、すべての
トランジスタのベース電流を無視する。この場合、電流
Ｉ１がトランジスタＴ１及びＴ３と抵抗Ｒ１及びＲ２の
電流路より成る分岐を流れるものとみなしうる。同様
に、他の電流Ｉ２がトランジスタＴ２，Ｔ４及びＴ５の
電流路より成る分岐を流れる。更に、４つのトランジス
タＴ１〜Ｔ４を有する回路が生じる電流Ｉ１の値が絶対
温度に比例し且つ抵抗Ｒ１の値とトランジスタＴ１及び
Ｔ３のエミッタ面積間の比とにのみ依存するということ
が知られている。

【００１６】この特性はトランジスタＴ３及びＴ４のベ
ース電圧の値を２方向から解析することにより要約され
る。このベース電圧をＶ_y とすると、 Ｖ_y ＝Ｖ_BE（Ｔ４）＋Ｖ_BE（Ｔ１）＋Ｒ１・Ｉ１ Ｖ_y ＝Ｖ_BE（Ｔ３）＋Ｖ_BE（Ｔ２） が得られる。ここにＶ_BE（Ｔ_x ）はトランジスタＴ_x の
ベース−エミッタ電圧である。これから、 Ｒ１・Ｉ１＝Ｖ_BE（Ｔ３）＋Ｖ_BE（Ｔ２）−Ｖ_BE（Ｔ
４）−Ｖ_BE（Ｔ１） が得られる。

【００１７】トランジスタＴ２及びＴ４は同一のもので
あり、一次近似で同じ電流がこれらトランジスタを流れ
る為、項Ｖ_BE（Ｔ２）及びＶ_BE（Ｔ４）は互いに消去さ
れる。これにより、 Ｒ１・Ｉ１＝Ｖ_BE（Ｔ３）−Ｖ_BE（Ｔ１） が得られる。或いは、 Ｖ_BE（Ｔ３）−Ｖ_BE（Ｔ１）＝（ｋＴ／ｑ）Ｌ_n ｛Ｊ
（Ｔ₃ ）／Ｊ（Ｔ₁ ）｝ を用いると次式（１）が得られる。ここに、Ｊ（Ｔ３）
及びＪ（Ｔ１）はそれぞれトランジスタＴ３及びＴ１の
エミッタにおける電流密度であり、ｋはボルツマン定数
であり、Ｔは絶対温度であり、ｑは電荷素量である。

【００１８】 Ｉ１＝（ｋＴ／ｑＲ１）Ｌ_n ｛Ｊ（Ｔ３）／Ｊ（Ｔ１）｝ …(1) 同じ電流Ｉ１が流れるこれらトランジスタのエミッタ面
積間の比をｎとすると、式（１）は次式（２）として書
き表すことができる。 Ｉ１＝（ｋＴ／ｑＲ１）Ｌ_n （ｎ） …(2) 式（２）から明らかなように，Ｉ１と絶対温度とは比例
する。

【００１９】電流源１１は、電源電圧Ｖ_ccに応じて変化
する電流が流れる極めて完全な電流源である。この場
合、ライン１２における電圧はほぼ、トランジスタＴ２
及びＴ３のベース−エミッタ電圧の和と、電流Ｉ１によ
り抵抗Ｒ２の両端間に生じる電圧降下との合計によって
決定される為、電流Ｉ２は電流源１１により生ぜしめら
れる電流と電流Ｉ１との間の差となる。依然としてベー
ス電流を無視すると、トランジスタＴ５のエミッタは電
流Ｉ２を生じるこのトランジスタのベース−エミッタ電
圧を電圧Ｖ_x から減算して得られた電圧を有する。

【００２０】トランジスタＴ５はトランジスタＴ２及び
Ｔ４のエミッタ面積に等しいエミッタ面積を有するよう
に選択し、トランジスタＴ５のベース−エミッタ電圧降
下がトランジスタＴ２における電圧降下を補償するよう
にする。このことから、回路の出力電圧Ｖ_ref は正の温
度係数を有する電圧降下Ｉ１・Ｒ２と、電流Ｉ１が流れ
ベース−エミッタ電圧が負の温度係数を有するトランジ
スタＴ３のこの１つのベース−エミッタ電圧との合計に
ほぼ等しくなるようになる。抵抗Ｒ２の値は、これら電
圧の合計の２つの成分が有する温度係数が零に低減する
ように選択する。実際には、５００ｍＶ程度の値の電圧
降下Ｉ１・Ｒ２を用いるのが一般的である。

【００２１】この大ざっぱな一次解析から明らかなよう
に、制御回路の出力電圧Ｖ_ref は温度及び電流Ｉ２の値
に依存せず、従って電源電圧Ｖ_ccに依存しない。種々の
トランジスタのベース電流を考慮するより詳細な解析か
ら、抵抗Ｒ２を流れる電流はトランジスタＴ１を流れる
電流とトランジスタＴ４のベース電流との合計にほぼ等
しくなり、これにより抵抗Ｒ２の両端間の、前記の計算
した電圧降下を増大させる。

【００２２】一次近似ではトランジスタＴ５のベース電
流がトランジスタＴ４のベース電流に又はトランジスタ
Ｔ２のベース電流にほぼ等しい為、トランジスタＴ５の
ベースに配置した抵抗Ｒ５が抵抗Ｒ２の値の２倍に等し
い値を有する場合に、ライン１２上の電圧Ｖ_x の前述し
た影響は補償される。従って、電圧Ｖ_x の増大は制御回
路の出力端において補償される。

【００２３】しかし実際には、この補償はわずかに不充
分である。その理由は特に、トランジスタＴ２のベース
電流の変化によりトランジスタＴ３のベース−エミッタ
電圧をほんのわずか変化させるが、この変化を上述した
計算では無視した為である。出力電圧Ｖ_ref が電源電圧
Ｖ_ccの変化に応答しないようにするのは、抵抗Ｒ５の値
を高め、この場合その値を抵抗Ｒ２の値の２〜４倍の範
囲にすることにより改善することができる。この抵抗Ｒ
５の最適値は適切な計算により、好ましくはシミュレー
タにより決定しうる。

【００２４】回路を対称動作させるために、電流源１１
に対する値は、電流Ｉ１及びＩ２が常規の電源電圧Ｖ_cc
に対して互いにほぼ等しくなるように選択する。電源電
圧Ｖ _ccの値が所定の温度で公称値と相違する場合には、
電流Ｉ２が変化するも、上述したところから明らかなよ
うに、得られる安定化電圧Ｖ_ref はほんのわずかしか影
響を受けない。

【００２５】好適実施例では、制御回路に用いるすべて
のトランジスタをＮＰＮ型とする為、この制御回路は電
源電圧の変動がたとえ高周波であってもこれに対処しう
る。

【００２６】電源電圧Ｖ_ccにおける雑音の除去は、トラ
ンジスタＴ５のベースをキャパシタＣによりトランジス
タＴ２のベースに結合する好適実施例において更に改善
しうる。このキャパシタはその値を小さくするのが適し
ている為、このキャパシタは容易に集積化しうる。この
キャパシタによる効果は一次近似でトランジスタＴ２の
利得倍となる。

【００２７】本例の場合、図２の曲線Ａが、電源電圧Ｖ
_ccにおける雑音に対する制御回路の出力端における雑音
の除去比Ｒをこの雑音の周波数Ｆの関数として示してい
る。本発明による制御回路の興味ある特徴は、雑音の除
去比が所定の限界周波数を越えて増大するということで
ある。この特徴は特に、制御回路を高周波スイッチング
回路、例えば電源電圧に高周波雑音を生ぜしめる分周器
と集積化する分野でこの制御回路を用いる場合に興味が
あるものである。

【００２８】図３は幾つかの既知の制御回路の基礎とな
る原理を線図的に示す。これらの制御回路は温度に比例
する電流を補償抵抗Ｒに供給するためにエミッタ面積を
互いに等しくしていない２つのトランジスタより成るセ
ル３０を具えている。これらトランジスタのコレクタは
ブロック３１として記号的に示す対になった負荷を駆動
する。制御回路は更に高利得差動増幅器３２を有し、こ
の増幅器の出力により２つのトランジスタの互いに結合
されたベースを駆動する。この回路の全体はこれらトラ
ンジスタのコレクタ電流を互いに等しくするものであ
る。従って、増幅器３２は誤差増幅器であり、従ってこ
の増幅器の出力端における基準電圧Ｖ_refは増幅器の利
得が増大するにつれて一層正確となる。更に、このよう
な増幅器は周波数安定化したものとする必要があり、従
って図４に示すような利得特性Ｇを有する。

【００２９】この種類の制御回路の場合の電源電圧上の
雑音の除去比Ｒは図２に曲線Ｂで示すように、利得の特
性とは逆である特性に応じて変化する。雑音の除去比の
点からして、本発明による回路は高周波雑音が生じる分
野に対して極めて有利なものである。

【００３０】図５は本発明の第２実施例を示す線図であ
る。この図５においては、図１に示す回路の素子に対応
する素子に図１と同じ符号を付した。図５に示す回路は
図１の回路のすべての素子に加えて、トランジスタＴ１
〜Ｔ５と同じ導電型の第６トランジスタＴ６及び第７ト
ランジスタＴ７を有する。トランジスタＴ６はダイオー
ドとして接続し、そのエミッタ−コレクタ（ベースに結
合されている）通路が抵抗Ｒ２とライン１２との間に配
置されている。従って、ライン１２上の電圧Ｖ_x は前述
した例に比べて１Ｖ_BEの値だけ上昇する。

【００３１】トランジスタＴ７のベースはトランジスタ
Ｔ５のエミッタとトランジスタＴ４のコレクタとの間の
ノードに接続されている。トランジスタＴ７のエミッタ
はエミッタ負荷抵抗Ｒ７を介して基準端子２に結合され
ている。従って、トランジスタＴ７はエミッタホロワと
して配置され、安定化電圧Ｖ_ref をそのエミッタに生ぜ
しめる。トランジスタＴ７のベース−エミッタ電圧降下
は一次近似でトランジスタＴ６における電圧降下を補償
し、この場合も電圧Ｖ_ref が図１に示す回路により得た
電圧Ｖ_ref にほぼ等しくなるようにする。

【００３２】本例では制御回路の出力インピーダンスが
前述した実施例におけるよりも低くなり、一層大きな電
流を出力端から取り出すことができる。

【００３３】トランジスタＴ７のコレクタは端子１７に
より駆動されるものとして示してある。この端子はライ
ン１２に又は電源端子１に直接接続することができる。
しかし、図示の制御回路はトランジスタＴ７のコレクタ
から取り出す安定化基準電流Ｉ₀ を生ぜしめることもで
きる。この場合端子１７が制御回路の出力端を構成す
る。

【００３４】電流Ｉ₀ は電源電圧及び温度に依存しない
こと明らかである。その理由は、この電流は抵抗Ｒ７の
両端間に安定電圧降下Ｖ_ref を生ぜしめるトランジスタ
Ｔ７のエミッタ電流から取り出される為である。高利得
ＮＰＮ型トランジスタＴ７のコレクタ電流はエミッタ電
流と殆ど相違せず、その結果、温度の関数としての利得
の変化により殆ど影響を受けない。

【００３５】図１にいわゆる制限抵抗として示す電流源
１１は単に簡単化した例を示すだけのものであり、例え
ば制御回路の２つの分岐に供給される電流を同様に粗予
備調整をする手段を有する他のいかなる電流源とするこ
ともできること明らかである。電圧制御回路が永続的に
使用されるものではない分野においては、制御回路を使
用する必要がなくなった場合にこの制御回路を不能にし
て電流消費を低減させうるようにするのが望ましい。

【００３６】図６は、図１の電流源１１の代わりに抵抗
２１及びＭＯＳＦＥＴ２２の組合せを用いた例を示す。
トランジスタ２２のゲートに結合された端子２３に供給
される適切な命令信号により、抵抗２１の値と導通時の
トランジスタ２２の内部抵抗との和に等しい抵抗のスイ
ッチング可能な電流源を得ることができる。

【００３７】図７は、制御回路に供給される電流を予備
調整する手段を有する電流源１１の他の例を示す。この
場合、電源端子１とライン１２との間に２つの抵抗３１
及び３２が直列に接続されている。これらの抵抗間のノ
ード上の電圧ＶＤがこのノードと基準端子２との間で直
列に接続された４つのダイオードＤ１〜Ｄ４により安定
化される。これらダイオードの順方向電圧は温度及びこ
れらダイオードを流れる電流の関数としてわずかに変化
するが、この変化は、電流源１１によって供給される電
流が主として制限抵抗３１と、電圧Ｖ_ccの変化の関数と
して殆ど変化しない電圧差ＶＤ−Ｖ_x とにより制御され
る程度に保たれる。

【００３８】図８は、いかなる既知の手段によってもエ
ミッタ−コレクタ通路により取り出される電流を予備調
整しうる少なくとも１つのＰＮＰ型トランジスタを用い
る電流源１１の他の例を示す。

【００３９】ＰＮＰ型トランジスタを用いると、このト
ランジスタの寄生容量が一般に電源電圧上の雑音の除去
の点で好ましくない程度に大きくなるという欠点が生じ
る。この欠点を緩和するために、トランジスタＴ８のコ
レクタとライン１２との間に抵抗４１を配置し、トラン
ジスタＴ８の寄生容量による影響を低減させる。

【００４０】図６，７及び８につき説明した電流源は例
示的なものにすぎず、他の組合せ、特に有効な場合に図
６のスイッチングトランジスタ２２を用いた他の組合せ
をも考えうること当業者にとって明らかである。又、図
１及び５に示す制御回路の例も本発明の範囲を逸脱する
ことなく変更しうるものである。

【図面の簡単な説明】

【図１】本発明の第１実施例による制御回路を示す回路
図である。

【図２】制御回路の出力端における電源電圧雑音の除去
比をこの雑音の周波数の関数として示す線図である。

【図３】ある型の既知の制御回路の基本的回路を示す回
路図である。

【図４】図３のような既知の回路に用いる誤差増幅器に
対する利得を周波数の関数として示す線図である。

【図５】本発明による制御回路の第２実施例を示す回路
図である。

【図６】本発明による制御回路に用いるのに適した電流
源の一例を示す回路図である。

【図７】電流源の他の例を示す回路図である。

【図８】電流源の更に他の例を示す回路図である。

【符号の説明】

１ 正電源電圧端子 ２ 基準端子 １１ 電流源

Claims (9)

【特許請求の範囲】
1. 【請求項１】 電源端子と基準端子との間に接続され、
   特に、各々がエミッタ、ベース及びコレクタを有する同
   一導電型の４つのトランジスタを具える安定化電圧発生
   制御回路であって、前記のトランジスタのうち第１トラ
   ンジスタのエミッタが第１抵抗を経て基準端子に結合さ
   れ、第２トランジスタのエミッタが基準端子に接続さ
   れ、第１及び第２トランジスタのベース及びコレクタが
   交差結合され、第３トランジスタのエミッタが第１トラ
   ンジスタのコレクタに接続され、第３トランジスタのベ
   ース及びコレクタが第２抵抗の一方の端部に接続され、
   この第２抵抗の他方の端部が電源端子に結合され、第４
   トランジスタのエミッタが第２トランジスタのコレクタ
   に接続され、第４トランジスタのベースが第３トランジ
   スタのベース及びコレクタに接続され、第１トランジス
   タのエミッタ面積が第３トランジスタのエミッタ面積よ
   りも大きくなっている安定化電圧発生制御回路におい
   て、 安定化電圧発生制御回路が更に、第１〜第４トランジス
   タと同一の導電型のバイポーラ第５トランジスタを具
   え、この第５トランジスタのエミッタが第４トランジス
   タのコレクタに接続され、第５トランジスタのベースが
   前記の第２抵抗の値の少なくとも２倍に等しい値のベー
   ス抵抗を経てそのコレクタに結合され、このベース抵抗
   と第５トランジスタのコレクタとの間のノードが第２抵
   抗の前記の他方の端部に結合されているとともに電流源
   を経て電源端子に結合されていることを特徴とする安定
   化電圧発生制御回路。
2. 【請求項２】 請求項１に記載の安定化電圧発生制御回
   路において、第４及び第５トランジスタのエミッタ面積
   が互いに等しいことを特徴とする安定化電圧発生制御回
   路。
3. 【請求項３】 請求項１又は２に記載の安定化電圧発生
   制御回路において、第５トランジスタのエミッタ及び第
   ４トランジスタのコレクタ間の接続部を以って安定化電
   圧の出力端が構成されていることを特徴とする安定化電
   圧発生制御回路。
4. 【請求項４】 請求項１又は２に記載の安定化電圧発生
   制御回路において、この安定化電圧発生制御回路が更
   に、前記のトランジスタと同一の導電型の第６及び第７
   トランジスタを具え、第６トランジスタがダイオード接
   続されて第２抵抗の前記の他方の端部と電流源との間で
   順方向の極性となっており、第７トランジスタのベース
   が第５トランジスタのエミッタに接続され、第７トラン
   ジスタのコレクタが電源端子に結合され、安定化電圧の
   出力端を構成する第７トランジスタのエミッタがエミッ
   タ抵抗を経て基準端子に結合されていることを特徴とす
   る安定化電圧発生制御回路。
5. 【請求項５】 請求項４に記載の安定化電圧発生制御回
   路において、更に、第７トランジスタのコレクタが、安
   定化基準電流を生じる制御回路の出力端を構成している
   ことを特徴とする安定化電圧発生制御回路。
6. 【請求項６】 請求項１〜５のいずれか一項に記載の安
   定化電圧発生制御回路において、更に、第５トランジス
   タのベースと第２トランジスタのベースとの間にキャパ
   シタが接続されていることを特徴とする安定化電圧発生
   制御回路。
7. 【請求項７】 請求項１〜６のいずれか一項に記載の安
   定化電圧発生制御回路において、電流源がいわゆる制限
   抵抗を有していることを特徴とする安定化電圧発生制御
   回路。
8. 【請求項８】 請求項７に記載の安定化電圧発生制御回
   路において、前記の制限抵抗と電源端子との間にＭＯＳ
   ＦＥＴ型のスイッチングトランジスタが配置されている
   ことを特徴とする安定化電圧発生制御回路。
9. 【請求項９】 請求項７又は８に記載の安定化電圧発生
   制御回路において、前記の電流源が更に制御回路に供給
   される電流を予備調整する手段を有していることを特徴
   とする安定化電圧発生制御回路。