JPH0445199Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案はサンプルホールド回路に関する。

〔考案の概要〕

この考案は、サンプルホールド回路において、
第１のトランジスタと第２のトランジスタとが差
動接続され、第１のトランジスタのベースに入力
信号が印加され、第１のトランジスタのコレクタ
及び第２のトランジスタのコレクタの夫々と電源
の一端間にカレントミラー回路が接続され、第２
のトランジスタのコレクタと第２のトランジスタ
のベースとが接続されて、この接続点がホールド
コンデンサを介して電源の他端に接続され、ホー
ルドコンデンサの端子電圧がバツフア用の第３の
トランジスタを介して導出され、第１のトランジ
スタ及び第２のトランジスタがサンプル期間にオ
ンせしめられ、第１のトランジスタのコレクタが
第４のトランジスタのベースに接続され、第３の
トランジスタのベース電流と第４のトランジスタ
のベース電流が略等しくなされたもので、サンプ
ルホールド回路の出力バツフアを構成する第３の
トランジスタのベース電流によるドループ（リー
クによる信号レベル低下）を補償するものであ
る。

〔従来の技術〕

従来のサンプルホールド回路として、例えば第
３図に示されるものがある。この第３図に示され
た例においては、トランジスタ３１とトランジス
タ３２とが差動接続され、トランジスタ３１のベ
ースに端子３３より入力信号が印加されると共
に、トランジスタ３２のベースとトランジスタ３
２のコレクタが接続される。トランジスタ３１の
コレクタがダイオード３４のカソードに接続され
ると共にダイオード３４のアノードが抵抗素子３
５を介して電圧Vccの電源端子３６に接続され
る。トランジスタ３２のコレクタがPNPトラン
ジスタ３７のコレクタに接続され、トランジスタ
３７のエミツタが抵抗素子３８を介して電圧レベ
ルVccの電源素子３６に接続される。トランジス
タ３７のベースがダイオード３４のカソードに接
続され、比較器を構成するトランジスタ３１及び
トランジスタ３２の負荷としてカレントミラー回
路が形成される。

トランジスタ３１及びトランジスタ３２のスイ
ツチングを行うトランジスタ３９のベースに端子
４０よりサンプルホールドパルスが供給される。
トランジスタ３９のエミツタがトランジスタ３１
のエミツタ及びトランジスタ３２のエミツタに接
続されると共に、トランジスタ３９のコレクタが
電源端子３６に接続される。

トランジスタ３２のベースがホールドコンデン
サ４１を介して接地される。トランジスタ３２の
ベースがバツフアを形成するエミツタホロワトラ
ンジスタ４２のベースに接続されると共に、トラ
ンジスタ４２のコレクタが電源端子３６に接続さ
れる。トランジスタ４２のエミツタが定電流源を
介して接地されると共に、トランジスタ４２のエ
ミツタからサンプルホールド出力信号が出力端子
４３に導出される。

この従来例では、入力端子３３に第４図Ａに示
す所定レベルの信号が供給され、サンプルホール
ドパルス（第４図Ｃ参照）がローレベル“０”で
トランジスタ３９がオフすると、カレントミラー
回路に電流が流れ、ホールドコンデンサ４１の端
子電圧が入力電圧と等しくなるように、ホールド
コンデンサ４１が充放電される。そして、バツフ
アを形成するエミツタホロワトランジスタ４２の
エミツタからサンプルホールド出力が得られる。

〔考案が解決しようとする問題点〕

第３図に示された従来のサンプルホールド回路
では、サンプルホールド出力はバツフアとしての
トランジスタ４２のベース電流によつてホールド
期間中にドループを生じる。即ち、サンプルホー
ルドパルス（第４図Ｃ）がハイレベル“１”のホ
ールド期間に、端子３３に印加される入力信号
（第４図Ａ）に対しトランジスタ４２のエミツタ
から得られるサンプルホールド出力信号（第４図
Ｂ）は、洩れ電流（トランジスタ４２のベース電
流）により電圧降下し、所謂ドループが生じてし
まう。このドループ量は、ホールド時間Δ_t、ホ
ールドコンデンサ４１の容量Ｃ、トランジスタ４
２のベース電流I_B（トランジスタ４２のエミツタ
電流とトランジスタ４２の電流増幅率h_FEに依存）
によつて決まる。

出力バツフアが電界効果トランジスタのような
高入力インピーダンスのものならドループは生じ
ないが、トランジスタのバツフアではどうしても
ドループを生じてしまい、容量Ｃが小さい場合や
ベース電流I_Bが大きいときにはドループがかなり
の量となる。

この考案の目的は、ホールド期間におけるドル
ープの発生が防止されたサンプルホールド回路を
提供することにある。

〔問題点を解決するための手段〕

この考案は、第１のトランジスタ１と第２のト
ランジスタ２とが差動接続され、第１のトランジ
スタ１のベースに入力信号が印加され、第１のト
ランジスタ１のコレクタ及び第２のトランジスタ
２のコレクタの夫々と電源の一端３間にカレント
ミラー回路が接続され、第２のトランジスタ２の
コレクタと第２のトランジスタ２のベースとが接
続され、この接続点がホールドコンデンサ８を介
して電源の他端に接続され、ホールドコンデンサ
８の端子電圧がバツフア用の第３のトランジスタ
１１を介して導出され、第１のトランジスタ１及
び第２のトランジスタ２がサンプル期間にオンせ
しめられ、第１のトランジスタ１のコレクタが第
４のトランジスタ１３のベースに接続され、第３
のトランジスタ１１のベース電流と第４のトラン
ジスタ１３のベース電流が略等しくなされたもの
である。

〔作用〕

この考案においては、ホールド期間中、出力バ
ツフアとなる第３のトランジスタ１１のベースに
流れる電流と、第４のトランジスタ１３のベース
に流れる電流とが略等しくなるようにしたので、
ホールド期間中にトランジスタ１１のベース電流
が流れてもホールドコンデンサ８にチヤージされ
ている電荷量が変動しないようにカレントミラー
回路に電流が流れ、ホールド期間におけるサンプ
ルホールド回路の出力バツフアによるドループの
発生が防止される。

〔実施例〕

以下、この考案の一実施例を第１図を参照して
説明する。

トランジスタ１とトランジスタ２とが差動接続
され、トランジスタ１のベースに入力端子１７よ
り入力信号が印加される。トランジスタ１のコレ
クタがダイオード４のカソードに接続され、ダイ
オード４のアノードが抵抗素子５を介して電源端
子３に接続される。トランジスタ２のコレクタが
PNPトランジスタ６のコレクタに接続され、ト
ランジスタ６のエミツタが抵抗素子７を介して電
源端子３に接続される。トランジスタ２のベース
とトランジスタ２のコレクタとが接続され、トラ
ンジスタ２のベースがホールドコンデンサ８を介
して接地される。トランジスタ１のエミツタとト
ランジスタ２のエミツタの接続点にトランジスタ
９のエミツタが接続され、トランジスタ９のベー
スにサンプルホールドパルスが端子１０から印加
されると共にトランジスタ９のコレクタが電源端
子３に接続される。

サンプルホールドパルスがハイレベル“１”に
なると、トランジスタ９がオンして、トランジス
タ１及び２のオフしホールド期間にされ、サンプ
ルホールドパルスがローレベル“０”になるとト
ランジスタ９がオフして、入力信号とホールド電
圧との差に応じてカレントミラー回路を構成する
ダイオード４、抵抗素子５、トランジスタ６、抵
抗素子７に電流が流れる。１１は出力バツフアを
形成するエミツタホロワトランジスタを示し、こ
のトランジスタ１１のエミツタより出力端子１２
にサンプルホールド出力信号が導出されると共
に、トランジスタ１１のコレクタが電源端子３に
接続される。

トランジスタ１３は、トランジスタ１１と等し
いベース電流をそのベースに流すためのトランジ
スタで、トランジスタ１３のエミツタ電流とトラ
ンジスタ１１のエミツタ電流とが共に定電流で相
等しくなるように、ベースの共通接続された定電
流用のトランジスタ１４及び１５が設けられてい
る。トランジスタ１４のベースが、抵抗素子を介
して電源端子３に接続されると共に、ダイオード
及び抵抗素子を介して接地され、トランジスタ１
４のコレクタがトランジスタ１３のエミツタに接
続され、トランジスタ１４のエミツタが抵抗素子
を介して接地され、定電流回路１６が構成され
る。トランジスタ１５のコレクタがトランジスタ
１１のエミツタに接続されると共に、トランジス
タ１５のエミツタが抵抗素子を介して接地され、
定電流回路１９が構成される。

この一実施例においては、サンプルホールドパ
ルスがローレベル“０”になるとトランジスタ９
がオフし、トランジスタ１のベースに印加される
入力信号とホールド電圧とに応じて、カレントミ
ラー回路に電流が流れ、ホールドコンデンサ８が
充放電されるサンプル期間になる。

また、サンプルホールドパルスがハイレベル
“１”になるとトランジスタ９がオンし、トラン
ジスタ１及びトランジスタ２がオフしてホールド
期間になる。このとき、トランジスタ１３のベー
ス電流が抵抗素子５及びダイオード４を介して流
れる。これに対応して、カレントミラー回路のた
めに、抵抗素子７及びトランジスタ６のエミツタ
−コレクタ経路を介して、トランジスタ１１のベ
ースにトランジスタ１３のベース電流と等しい電
流が流れる。したがつて、従来のサンプルホール
ド回路と異なり、ホールド期間中にトランジスタ
１１のベースに電流が流れても、このベース電流
に見合つた分の電流がホールドコンデンサ８に流
れ込むことになる。それゆえ、ホールドコンデン
サ８の電荷のリークがなくなるように補償され、
トランジスタ１１のベース電流が流れても、トラ
ンジスタ１１のエミツタ電圧のレベルは一定に保
たれる。したがつて、ホールド期間にサンプルホ
ールド出力信号のドループは生じない。

また、第２図はこの考案の他の実施例を示す。
この第２図において、第１図と同一部分には同一
符号を付しその詳細な説明は省略する。

第２図に示す例において、１８はNPNトラン
ジスタを示し、このNPNトランジスタ１８がサ
ンプルホルードパルスの供給されるトランジスタ
９と差動接続される。トランジスタ１８のベース
に直流電源２０が接続される。トランジスタ１８
のコレクタがトランジスタ１及びトランジスタ２
のエミツタに接続され、トランジスタ１及びトラ
ンジスタ２に流れる電流のスイツチングがトラン
ジスタ１８により行われる。他の部分は上述の一
実施例同様に構成する。

この一実施例においては、ダイオード４と抵抗
素子５、トランジスタ６と抵抗素子７によりカレ
ントミラー回路が形成され、トランジスタ１とト
ランジスタ２によつて比較器が形成され、トラン
ジスタ１８とトランジスタ９によつて電流スイツ
チが形成される。

サンプルホールドパルスによつて、トランジス
タ９のベース電圧がトランジスタ１８のベース電
圧より下がると、トランジスタ９がオフすると共
にトランジスタ１８がオンし、カレントミラー回
路に電流が流れ、入力信号に応じてトランジスタ
６のコレクタ電流が追従して流れ、ホールドコン
デンサ８の電荷が充放電されるサンプル期間にな
る。また、トランジスタ９のベース電圧がトラン
ジスタ１８のベース電圧より上がると、トランジ
スタ９がオンすると共に、トランジスタ１８がオ
フしてホールド期間になる。

この一実施例では、上述実施例の作用効果に加
え、トランジスタ１８のベースに印加される直流
信号のレベルをサンプルホールド電圧と無関係に
小さいものに選定できるので、サンプルホールド
パルスの振幅が小さくともトランジスタ１８及び
トランジスタ９のオンオフによるスイツチングに
より良好にサンプルホールド動作がなされる利益
がある。

〔考案の効果〕

この考案に依れば、第３のトランジスタ１１の
ベース電流と第４のトランジスタ１３のベース電
流が略等しくなされたので、ホールド期間に第３
のトランジスタ１１のベース電流が流れることに
よるホールドコンデンサ８の電圧レベルの降下が
補償される。したがつて、サンプルホールド回路
の出力バツフアによるドループがなくなり、良好
にサンプルホールド出力が得られる利益がある。

【図面の簡単な説明】

第１図はこの考案の一実施例を示す接続図、第
２図はこの考案の他の実施例を示す接続図、第３
図は従来のサンプルホールド回路の例を示す接続
図、第４図は従来のサンプルホールド回路の各部
波形図である。 図面における主要な符号の説明、１……第１の
トランジスタ、２……第２のトランジスタ、３…
…電源端子、８……ホールドコンデンサ、１１…
…第３のトランジスタ、１３……第４のトランジ
スタ。

Claims (1)

1. 【実用新案登録請求の範囲】 第１のトランジスタと第２のトランジスタとが
   差動接続され、上記第１のトランジスタのベース
   に入力信号が印加され、上記第１のトランジスタ
   のコレクタ及び上記第２のトランジスタのコレク
   タの夫々と電源の一端間にカレントミラー回路が
   上記第２のトランジスタのコレクタが出力となる
   ように接続され、上記第２のトランジスタのコレ
   クタと上記第２のトランジスタのベースとが接続
   された差動増幅器と、 上記差動接続された第１のトランジスタと第２
   のトランジスタのエミツタに接続された第１の電
   流源と、 上記差動増幅器の出力端（上記第２のトランジ
   スタのコレクタと上記第２のトランジスタのベー
   スとの接続点）に第１の端子が接続されるととも
   に、第２の端子が上記第１の電流源の他端に接続
   されたホールドコンデンサと、 上記差動接続された上記第１のトランジスタと
   上記第２のトランジスタのエミツタと上記第１の
   電流源の間に接続されるとともに、ホールド期間
   に上記第１の電流源の電流路を他の端子に切り換
   え上記差動増幅器による入力信号のサンプルを不
   動作にし、サンプルされた入力信号を上記ホール
   ドコンデンサによりホールドせしめる電流切り換
   えスイツチ回路と、 上記ホールドコンデンサの第１の端子に接続さ
   れた上記ホールドコンデンサの第１の端子の電圧
   を導出する第３のトランジスタと、 上記第３のトランジスタのエミツタに接続され
   た第２の電流源と、 上記第１のトランジスタのコレクタにベースが
   接続された第４のトランジスタと、 上記第４のトランジスタのエミツタに接続され
   るとともに、上記第４のトランジスタのベース電
   流が上記第３のトランジスタのベース電流と略等
   しくなるように電流値が設定された第３の電流源
   とを備えたサンプルホールド回路。