JPH03198618A - 電力変換装置のスナバ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、自己消弧形電力用半導体素子により構成され
た電力変換装置が動作する際に、前記半導体素子をサー
ジ電圧から保護するためのスナバ回路に関する。

（従来の技術） 自己消弧形電力用半導体素子として、例えばパワトラン
ジスタを２個直列に接続してこの直列回路を直流電源の
正負極間に接続し、一方のパワトランジスタと他方のパ
ワトランジスタとを、交互にオン／オフを繰り返して電
力変換を行なうことができるのは周知である。そこで、
このようなパワトランジスタ直列回路を３組相互に並列
接続してこれらに直流電源を接続することにより、この
直流電源からの直流電力を３相交流電力に変換する３相
インバータを例にして、従来の技術を以下に説明する。

パワトランジスタによって構成される電圧形３相インバ
ータにおいては、各パワトランジスタにそれぞれフリー
ホイーリングダイオードが逆並列接続されている。ここ
でパワトランジスタのターンオフ時（あるいはフリーホ
イーリングダイオードの逆回復時）に、回路の浮遊イン
ダクタンスにより生じるサージ電圧がパワトランジスタ
に印加されると、当該パワトランジスタを破壊するおそ
れがある。そこで、このような不都合が発生するのを回
避するために、３相インバータにスナバ回路を付属させ
ている。

第９図は電力変換装置に付属するスナバ回路の第１従来
例を示した回路図である。

この第９図において、１〜６は６個のパワトランジスタ
、７〜１２は６個のフリーホイーリングダイオードであ
る。これら６個のパワトランジスタのそれぞれにフリー
ホイーリングダイオードを逆並列したものを３相ブリツ
ジ接続して３相インバーが構成されている。なお、３４
は直流電源、４４は回路の浮遊インダクタンスである。

また、３１はダイオード、３２は抵抗、３３はコンデン
サであり、これらによってスナバ回路が構成されている
。第１０図は上記第１従来例の１相分のパワトランジス
タ、例えば１，４とそのスナバ回路を示している。

このように、第９図に示す第１従来例では、抵抗３２と
コンデンサ３３及びダイオード３１とから構成されたス
ナバ回路（通ｍＲ−Ｃ−Ｄスナバ）が直流電源３４の正
極と負極との間に接続されているので、パワトランジス
タがターンオフした際に、回路の浮遊インダクタンス４
４に蓄積されていたエネルギーがコンデンサ３３により
吸収され、サージ電圧が抑制される。ここで、スナバ回
路を構成している抵抗３２とダイオード３１とを取り去
ると、サージ電圧抑制効果が増大する。

次に、第１１図は電力変換装置に付属されるスナバ回路
の第２従来例を示した回路図である。

この第１１図において、６個のパワトランジスタ１〜６
．６個のフリーホイーリングダイオード７〜１２、直流
電源３４及び浮遊インダクタンス４４は第９図の場合と
同じ機能を有している。

これら３相インバータを構成するそれぞれのパワトラン
ジスタには、コンデンサと抵抗との直列接続にて構成さ
れたスナバ回路が並列に接続される。第１１図において
、１３〜１８はとのスナバ回路を構成する６個のコンデ
ンサ、３８〜４３は同じくスナバ回路を構成する抵抗で
あり、第１２図は上記第２従来例の１相分のパワトラン
ジスタ、例えば１゜４とそのスナバ回路を表している。

３ 抵抗とコンデンサとから構成されたこのようなスナバ回
路はＲ−Ｃスナバと通称されており、このＲ−Ｃスナバ
を構成しているコンデンサは、Ｒ−Ｃスナバが接続され
ているパワトランジスタがターンオフした際に発生する
サージ電圧を抑制するように作用する。

（発明が解決しようとする課題） 近年の電力変換用半導体素子（特にＩＧＥＴ（絶縁ゲー
ト形バイポーラトランジスタ）、ＭＯＳＦＥＴ等）は非
常に高速なスイッチング動作が可能になっており、特に
ターンオフ動作の際に遮断する主電流の減衰率（−ｄ　
ｉ／　ｄ　ｔ）が大きいため、各部配線の浮遊インダク
タンスによって発生するサージ電圧が非常に大きいとい
う特徴がある。

第１従来例としての第１０図に示すような直流電源３４
の正極及び負極間に接続されたスナバ回路では、スナバ
回路自身に存在する浮遊インダクタンス４５の影響があ
る。このためサージ電圧の発生が十分に防止できず、特
に浮遊インダクタンスが大きい場合や遮断するコレクタ
電流が大きい場合、４− 発生するサージ電圧が半導体素子の耐圧を越えたり、コ
レクタ電流とコレクターエミッタ間電圧ＶＣＥとの動作
軌跡が、半導体素子の逆バイアス安全動作領域（以下、
ＲＢＳＯＡという）を逸脱し、パワトランジスタが破壊
してしまうという問題がある。これを第３図及び第４図
を参照しつつ以下に説明する。

第３図及び第４図における実線は、第１０図に示す１相
分の動作を示す波形図であって、第３図はパワトランジ
スタ１のコレクタ電流Ｉｃ及びＶＣＥの時間に対する変
化を表しており、第４図はＩｃ。

ＶｃＲをそれぞれ縦軸、横軸にとったときに、第３図に
示されるＩｃ及びｖｃ［！の動作軌跡をトランジスタの
ＲＢＳＯＡと共に表したものである。

すなわち、第１０図のパワトランジスタ１がターンオフ
し、ＶＣＥが直流電源電圧に達すると、スナバ回路のダ
イオード３１が導通し、浮遊インダクタンス４４に蓄え
られたエネルギーはコンデンサ３３に吸収されるのであ
るが、このＲ−Ｃ−Ｄスナバ回路上に存在する浮遊イン
ダクタンス４５及びダイオード３１の過渡順電圧降下の
影響により、浮遊インダクタンス４４のエネルギーによ
って発生するサージ電圧は十分に抑制されない。このた
め、第３図及び第４図の実線に示すように非常に高いサ
ージ電圧が発生し、パワトランジスタ１のＲＢＳＯＡを
逸脱し、パワトランジスタ１が破壊される。

また、第２従来例として第１２図に示されるような、３
相インバータを構成している６個のパワトランジスタに
個別に接続されているＲ−Ｃスナバ回路では、例えば第
１２図のパワトランジスタ１のＶｃｐが上昇し始めると
、浮遊インダクタンス４４に蓄えられたエネルギーが抵
抗３８を通じてコンデンサ１３に吸収され、コンデンサ
１３の容量を大きくすることによってスイッチング時に
発生するサージ電圧を低減し、パワトランジスタの動作
軌跡をＲＢＳＯＡ内に収めることができる。このターン
オフ時のパワトランジスタ１の動作波形と動作軌跡の例
を第３図、第４図に一点鎖線として示す。

しかるに、この従来例では、コンデンサ１３に蓄えられ
た浮遊インダクタンス４４のエネルギーを何７ らかの方法で消費する必要があり、この場合には抵抗３
８（全体としては抵抗３８〜４３）を介して放電させる
ことでエネルギーを消費している。

従って、パワトランジスタのスイッチングを高周波化す
ると、スナバ回路で発生するエネルギー損失が増大し、
スナバ回路の構成部品が大型化してしまうという問題点
がある。

本発明は上記問題点を解決するために提案されたもので
、その目的とするところは、電力用半導体素子のスイッ
チング時に発生するサージ電圧を抑制して半導体素子を
保護すると共に、スナバ回路において発生するエネルギ
ー損失を小さくすることによって電力変換用半導体素子
の高周波での使用を可能にした電力変換装置のスナバ回
路を提供することにある。

（課題を解決するための手段） 上記目的を達成するため１本発明のスナバ回路は、順方
向及び逆方向の双方向に降伏電圧を有する素子とコンデ
ンサとの直列回路を、電力変換装置を構成する個々の自
己消弧形電力用半導体素子８− に並列に接続したものであり、前記降伏電圧を有する素
子としては、バイポーラトランジスタや定電圧ダイオー
ドを使用するものである。

（作用） 本発明によれば、順逆双方向に降伏電圧を有する素子、
例えば定電圧ダイオードをコンデンサに直列に接続した
ものをスナバ回路として使用することで、半導体素子の
スイッチング時のサージ電圧を抑制し、素子破壊を防止
することができる。

また、スナバ回路で発生する損失を削減してスナバ回路
部品の小形化を図ると共に、半導体素子をスイッチング
させる周波数を高周波化するものである。

（実施例） 以下、図に沿って本発明の詳細な説明する。

第１図は１本発明の第１実施例を示す電力変換装置の主
回路図である。

第１図において、自己消弧形電力用半導体素子としての
６個のパワトランジスタ１〜６．６個のフリーホイーリ
ングダイオード７〜１２及び直流電源３４の機能は、従
来例として第９図及び第１１図で既述したものと同様で
あるから、重複を避けるためにこれらの説明は省略する
。また、この実施例では、直流電源３４の正負極間にダ
イオード３１．抵抗３２及びコンデンサ３３からなるＲ
−Ｃ−Ｄスナバ回路が接続されている。

更に、この実施例においては、順逆双方向に降伏電圧を
有する電圧降下非対称素子として定電圧ダイオードを２
個逆向きに直列接続し、これにコンデンサを直列に接続
したものが、スナバ回路として６個のパワトランジスタ
１〜６のそれぞれに並列接続されている。すなわち、第
１図において、１９〜３０は上記スナバ回路を構成する
定電圧ダイオード、１３〜１８は同じくコンデンサを示
している。

第２図は、第１図に示した電力変換装置１相分のパワト
ランジスタ、例えば１，４とそのスナバ回路等を示した
回路図である。

この第２図において、電圧降下非対称素子としての定電
圧ダイオード１９．２０の直列体とコンデンサ１３との
直列回路がパワトランジスタ１に並列接続されるのであ
るが、この時に一方の定電圧ダイオード１９のツェナー
電圧は、直流電源３４の電圧よりもやや高く設定される
。

ここで、例えばパワトランジスタ１がターンオフした場
合、パワトランジスタ１のコレクタ・エミッタ間電圧Ｖ
ｃａが直流電源３４の電圧値にまで達すると（このとき
コンデンサ１３は既に電源電圧値まで充電されている）
、主回路上の浮遊インダクタンス４４に蓄えられたエネ
ルギーは、Ｒ−Ｃ−Ｄスナバ回路のダイオード３１を通
じてコンデンサ３３に吸収される。この際、Ｒ−Ｃ−Ｄ
スナバ回路上に存在する浮遊インダクタンス４５及びダ
イオード３１の過渡順電圧降下の影響により、浮遊イン
ダクタンス４４のエネルギーによって発生するサージ電
圧は十分に抑制されない。

しかるに、ｖＣＩ！が定電圧ダイオードＩ９によるツェ
ナー電圧まで到達すると、この定電圧ダイオードエ９が
導通し、定電圧ダイオード２ｏを通じて浮遊インダクタ
ンス４４のエネルギーはコンデンサ１３に吸収されるこ
とになる。

第３図及び第４図は、第２図に示す１相分の動作を示す
波形図であって、前述の如く第３図はパワトランジスタ
１のＩＣ＋ＶｃＨの時間に対する変化を表しており、第
４図はＩｃ、ＶｃＥをそれぞれ縦軸、横軸にとったとき
に、第３図に示されるＩＣ及びＶｃＥの動作軌跡を表し
たものである。

すなわち、パワトランジスタ１がターンオフし、ＶＣＥ
が電源電圧よりやや高い値に設定された定電圧ダイオー
ド１９のツェナー電圧ＶＺまで上昇すると、第３図の点
Ｚ以後、浮遊インダクタンス４４に流れていた電流は定
電圧ダイオード１９→定電圧ダイオード２０を通りコン
デンサ１３に流れ込むため、第３図及び第４図中に破線
で示すようにコレクタ電流減少期間中のサージ電圧を低
減させることができ、パワトランジスタ１の動作軌跡を
ＲＢＳＯＡ内に収めることができる。

この後、コンデンサ１３への充電が完了すると、浮遊イ
ンダクタンス４４とコンデンサＩ３による共振が開始す
るが、このエネルギーは定電圧ダイオード２０によって
吸収されることになる。

１１− 次に、パワトランジスタ１がターンオンしたときは、コ
ンデンサ１３に蓄えられていた電荷は定電圧ダイオード
２０．１９及びパワトランジスタ１を通じて放電される
。このとき、定電圧ダイオード２０のツェナー電圧をコ
ンデンサ１３の両端電圧より高く設定すると、パワトラ
ンジスタ１のターンオン時にコンデンサ１３が放電しな
いという不都合が生じるため、定電圧ダイオード２０の
ツェナー電圧はターンオフ時の共振を抑制できる範囲で
できるだけ低い値とすることが望ましい。

このように所定のツェナー電圧を有する定電圧ダイオー
ド１９．２０及びコンデンサ１３により構成される本実
施例のスナバ回路によれば、パワトランジスタｌのｖｃ
Ｅが定電圧ダイオード１９のツェナー電圧に達するまで
は動作せず、コレクタ電流下降期間中の大きなサージ電
圧のみを抑制して、半導体素子の破壊を防止することが
できる。

また、コンデンサ１３に蓄えられる電荷量は、第２従来
例として示した第１１図及び第１２図のＲ−Ｃスナバ回
路のコンデンサに比べて非常に小さいた＝１２− め、コンデンサ１３の容量を小さくできると同時にスナ
バ回路で発生するエネルギー損失も従来のスナバ回路に
比べて非常に小さくすることができ、スナバ回路の小容
量化による小形化が可能である。

また、スナバ回路の損失低減により、パワトランジスタ
をスイッチングさせる周波数を高周波化することが可能
になる。

次に、第５図は本発明の第２実施例を示す回路図であり
、順逆双方向に降伏電圧を有する電圧降下非対称素子と
してＮＰＮ形バイポーラトランジスタ３５を使用した例
である。この実施例ではトランジスタ３５のベース端子
は開放で使用さ九ており、このトランジスタ３５とコン
デンサ１３との直列回路がパワトランジスタ１に並列接
続されている。勿論、上記構成のスナバ回路は、他の５
個のパワトランジスタにもそれぞわ並列に接続されてい
る。

ここで、−船釣なバイポーラトランジスタのコレクタ・
エミッタ間は、ベース端子を開放した場合、第６図に示
すように順逆双方向に降伏電圧を有している。すなわち
、トランジスタ３５の順方向降伏電圧（第６図Ａ点）を
直流電源３４の電圧値よりもやや高く設定し、逆方向ブ
レークダウン電圧（第６図Ｂ点）を第１実施例で説明し
た値に設定することにより、第１実施例と全く同様の効
果を得ることができる。

次いで、第７図は本発明の第３実施例を示した回路図で
あって、第２実施例のＮＰＮ形バイポーラトランジスタ
３５をＰＮＰ形バイポーラトランジスタ４６に置き換え
たものであり、これを用いることにより、第２実施例と
同様の効果が得られることが明らかである。

更に、第８図は本発明の第４実施例を示した回路図であ
って、第１実施例に示された定電圧ダイオード１９．２
０にはツェナ一方向にのみ電流を流し、順方向電流を流
さないようにダイオード３６．３７を接続したものであ
り、定電圧ダイオード１９．２０の順方向電流による発
生損失を低減したものである。

従って、この実施例では、第１．第２．第３実施例で得
られる効果の他に、定電圧ダイオード１９゜２０の小形
化、小容量化を図ることができる。

なお、上述した本発明の各実施例では電力用半導体素子
としてパワトランジスタを用いて説明しているが、パワ
トランジスタの代わりに、他の自己消弧形電力用半導体
素子１例えばＩＧＢＴや電界効果トランジスタ等を使用
した場合にも適用できることは勿論である。

（発明の効果） 以上のように本発明によれば、コンデンサに直列に、定
電圧ダイオードやバイポーラトランジスタなど順逆双方
向に降伏電圧を有する素子を接続して構成したスナバ回
路を、電力変換装置を構成している個々の自己消弧形半
導体素子に並列に接続したため、半導体素子のスイッチ
ング時のサージ電圧を抑制して半導体素子の破壊を防止
することができる。また、スナバ回路で発生する損失を
削減してスナバ回路の部品の小形化を図ると共に、半導
体素子のスイッチング周波数の高周波化によって高周波
インバータ等への適用が可能である。

【図面の簡単な説明】

第１図ないし第４図は本発明の第１実施例を示１５− すもので、第１図はこの実施例が適用される電力変換装
置の主回路図、第２図はこの実施例の回路図、第３図及
び第４図は１相分のパワトランジスタの動作波形図、第
５図は本発明の第２実施例の回路図、第６図はバイポー
ラトランジスタの特性図、第７図及び第８図はそれぞれ
本発明の第３゜第４実施例を示す回路図、第９図は第１
従来例が適用される電力変換装置の主回路図、第１０図
は第１従来例の回路図、第１１図は第２従来例が適用さ
れる電力変換装置の主回路図、第１２図は第２従来例の
回路図である。 １〜６・・・パワトランジスタ ７〜１２，３１，３６，３７・・・ダイオード１３〜１
８．３３・・・コンデンサ １９〜３０・・・定電圧ダイオード ３２・・・抵抗　　　　　　　３４・・・直流電源３５
．４６・・・バイポーラトランジスタ４４．４５・・・
浮遊インダクタンス １６− 第 ７ 図 １８ 図 第 ９ 図 第１０図 ｊ！１１図

Claims (1)

1. 【特許請求の範囲】 自己消弧形電力用半導体素子の直列回路が電源に複数接
   続され、前記直列回路を構成する一方の前記半導体素子
   と他方の前記半導体素子とが交互にオン／オフを繰り返
   して電力変換を行なう電力変換装置において、 順方向及び逆方向の双方向に降伏電圧を有する素子とコ
   ンデンサとの直列回路を、個々の前記半導体素子に並列
   に接続したことを特徴とする電力変換装置のスナバ回路
   。