JPH06113525A - スナバ回路 - Google Patents
スナバ回路Info
- Publication number
- JPH06113525A JPH06113525A JP25871892A JP25871892A JPH06113525A JP H06113525 A JPH06113525 A JP H06113525A JP 25871892 A JP25871892 A JP 25871892A JP 25871892 A JP25871892 A JP 25871892A JP H06113525 A JPH06113525 A JP H06113525A
- Authority
- JP
- Japan
- Prior art keywords
- snubber circuit
- voltage
- capacitor
- circuit
- snubber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】自己消弧形電力半導体素子に接続されているフ
リーホイーリングダイオードの逆回復時に発生する過大
なサージ電圧や、駆動回路および制御装置の誤動作を抑
制するスナバ回路の提供。 【構成】電力変換装置を構成する自己消弧形電力半導体
素子に並列接続されたスナバ回路１０，２０，３０に対
して、コンデンサ１６，２６，３６によって構成される
第２スナバ回路を並列接続し、ＦＷＤ７の逆回復に要す
る時間と第２スナバ回路の放電に要する時間とが等しく
なるよう前記コンデンサの容量を選択したことにより、
フリーホイーリングダイオードの逆回復時に発生する過
大なサージ電圧等を抑制する。
リーホイーリングダイオードの逆回復時に発生する過大
なサージ電圧や、駆動回路および制御装置の誤動作を抑
制するスナバ回路の提供。 【構成】電力変換装置を構成する自己消弧形電力半導体
素子に並列接続されたスナバ回路１０，２０，３０に対
して、コンデンサ１６，２６，３６によって構成される
第２スナバ回路を並列接続し、ＦＷＤ７の逆回復に要す
る時間と第２スナバ回路の放電に要する時間とが等しく
なるよう前記コンデンサの容量を選択したことにより、
フリーホイーリングダイオードの逆回復時に発生する過
大なサージ電圧等を抑制する。
Description
【０００１】
【産業上の利用分野】本発明は、電力変換装置を構成す
る自己消弧形電力半導体に逆並列接続されたフリーホイ
ーリングダイオード（以下においてはＦＷＤと呼ぶ）
の、逆回復時に発生するサージ電圧を抑制するスナバ回
路に関する。
る自己消弧形電力半導体に逆並列接続されたフリーホイ
ーリングダイオード（以下においてはＦＷＤと呼ぶ）
の、逆回復時に発生するサージ電圧を抑制するスナバ回
路に関する。
【０００２】
【従来の技術】電力変換装置を構成する自己消弧形電力
半導体に、非常に高速なスイッチング動作が可能なＩＧ
ＢＴ，ＭＯＳＦＥＴが近年適用されている。図５はＩＧ
ＢＴを用いた電力変換装置の１つである電圧形３相イン
バータの回路構成を示した図である。１は直流電源（電
源電圧Ｅｄ）、１１，１２，２１，２２，３１，３２は
ＩＧＢＴ、１３，２３，３３は抵抗，１４，２４，３４
はダイオード、１５，２５，３５はコンデンサである。
抵抗１３、ダイオード１４、コンデンサ１５によってス
ナバ回路１０が構成され、同様に、スナバ回路２０，３
０が構成されている。また、１７，１８，２７，２８，
３７，３８はＦＷＤであり、ＩＧＢＴ１１，１２，２
１，２２，３１，３２に対してそれぞれ逆並列に接続さ
れている。
半導体に、非常に高速なスイッチング動作が可能なＩＧ
ＢＴ，ＭＯＳＦＥＴが近年適用されている。図５はＩＧ
ＢＴを用いた電力変換装置の１つである電圧形３相イン
バータの回路構成を示した図である。１は直流電源（電
源電圧Ｅｄ）、１１，１２，２１，２２，３１，３２は
ＩＧＢＴ、１３，２３，３３は抵抗，１４，２４，３４
はダイオード、１５，２５，３５はコンデンサである。
抵抗１３、ダイオード１４、コンデンサ１５によってス
ナバ回路１０が構成され、同様に、スナバ回路２０，３
０が構成されている。また、１７，１８，２７，２８，
３７，３８はＦＷＤであり、ＩＧＢＴ１１，１２，２
１，２２，３１，３２に対してそれぞれ逆並列に接続さ
れている。
【０００３】図５の如く、ＩＧＢＴを２個直列に接続
し、この直列回路を直流電源１の正負極間に接続し、Ｉ
ＧＢＴを交互に繰り返してオン・オフすることにより電
力変換を行い、前記ＩＧＢＴの直列回路を３組相互に並
列接続することにより、直流電力を３相交流電力に変換
する電圧形３相インバータが構成される。ＩＧＢＴに逆
並列接続されているＦＷＤが逆回復する際、配線インダ
クタンスによって生じるサージ電圧等を回避し、ＩＧＢ
Ｔ等の自己消弧形電力半導体の保護、制御回路の誤動作
防止のために、ＩＧＢＴの直列回路に対して並列に設け
られているのがスナバ回路である。
し、この直列回路を直流電源１の正負極間に接続し、Ｉ
ＧＢＴを交互に繰り返してオン・オフすることにより電
力変換を行い、前記ＩＧＢＴの直列回路を３組相互に並
列接続することにより、直流電力を３相交流電力に変換
する電圧形３相インバータが構成される。ＩＧＢＴに逆
並列接続されているＦＷＤが逆回復する際、配線インダ
クタンスによって生じるサージ電圧等を回避し、ＩＧＢ
Ｔ等の自己消弧形電力半導体の保護、制御回路の誤動作
防止のために、ＩＧＢＴの直列回路に対して並列に設け
られているのがスナバ回路である。
【０００４】ここで、スナバ回路には、図５に示したス
ナバ回路１０，２０，３０の如く１組のＩＧＢＴの直列
回路に対して１組のスナバ回路を並列接続したもの、あ
るいは、図７の如く抵抗３”、ダイオード４”、コンデ
ンサ５”によるスナバ回路１０’を各ＩＧＢＴに対して
接続したものが知られている。また、一方向はダイオー
ド特性、逆方向は定電圧源であるツェナーダイオードの
特性を利用して、ツェナーダイオードとコンデンサの直
列回路をＩＧＢＴの直列回路に対して並列に、あるいは
各ＩＧＢＴに対して接続することでスナバ回路としての
効果が得られることが本出願人の出願による特開平３−
１３６４１２号公報によって知られている。
ナバ回路１０，２０，３０の如く１組のＩＧＢＴの直列
回路に対して１組のスナバ回路を並列接続したもの、あ
るいは、図７の如く抵抗３”、ダイオード４”、コンデ
ンサ５”によるスナバ回路１０’を各ＩＧＢＴに対して
接続したものが知られている。また、一方向はダイオー
ド特性、逆方向は定電圧源であるツェナーダイオードの
特性を利用して、ツェナーダイオードとコンデンサの直
列回路をＩＧＢＴの直列回路に対して並列に、あるいは
各ＩＧＢＴに対して接続することでスナバ回路としての
効果が得られることが本出願人の出願による特開平３−
１３６４１２号公報によって知られている。
【０００５】一般に電圧形インバータの負荷には誘導電
動機に代表される誘導性の負荷が接続される場合が多
く、誘導性の負荷を接続した場合、インバータ回路の基
本動作はチョッパ回路における動作に等しい。よって、
以下にチョッパ回路に基づいて従来の技術を説明する。
図６はＩＧＢＴを用いたチョッパ回路の回路図である。
１は直流電源、２はＩＧＢＴ、３は抵抗、４はダイオー
ド、５はコンデンサ、７はＦＷＤ、９は誘導性負荷であ
る。抵抗３，ダイオード４，コンデンサ５によってスナ
バ回路１０が構成される。ＩＧＢＴ２，スナバ回路１
０，ダイオード７は閉ループを構成し、そのインダクタ
ンスを配線インダクタンス８１とする。
動機に代表される誘導性の負荷が接続される場合が多
く、誘導性の負荷を接続した場合、インバータ回路の基
本動作はチョッパ回路における動作に等しい。よって、
以下にチョッパ回路に基づいて従来の技術を説明する。
図６はＩＧＢＴを用いたチョッパ回路の回路図である。
１は直流電源、２はＩＧＢＴ、３は抵抗、４はダイオー
ド、５はコンデンサ、７はＦＷＤ、９は誘導性負荷であ
る。抵抗３，ダイオード４，コンデンサ５によってスナ
バ回路１０が構成される。ＩＧＢＴ２，スナバ回路１
０，ダイオード７は閉ループを構成し、そのインダクタ
ンスを配線インダクタンス８１とする。
【０００６】また、図８はＩＧＢＴを用いたチョッパ回
路に前述したツェナーダイオードとコンデンサの直列回
路によるスナバ回路を接続した回路図である。スナバ回
路１０がツェナーダイオード４’とコンデンサ５’の直
列回路によるスナバ回路１０”に変わったほかは図６に
示した回路構成と同様である。ここで、図９に示すチョ
ッパ回路の動作波形図と、図１０に示すＦＷＤ７の電流
ＩDFと電圧ＶDFの波形を基に図６のチョッパ回路の動作
を説明する。図９においてＩＧＢＴ２がオフしている期
間、負荷電流ＩL はＦＷＤ７を流れている。チョッパ回
路においてＩＧＢＴ２はＦＷＤ７に電流が流れているう
ちに再度オン状態になる。図１０においてＩＧＢＴ２が
ｔ＝０でオンするとＩDFは減少し始め、ＦＷＤ７は逆方
向への電流（逆回復電流）を流すｔ1 〜ｔ3 の期間、す
なわち逆回復期間を経過したのち消弧する。前記逆回復
期間は１［μｓ］以内という極めて短い時間である。
路に前述したツェナーダイオードとコンデンサの直列回
路によるスナバ回路を接続した回路図である。スナバ回
路１０がツェナーダイオード４’とコンデンサ５’の直
列回路によるスナバ回路１０”に変わったほかは図６に
示した回路構成と同様である。ここで、図９に示すチョ
ッパ回路の動作波形図と、図１０に示すＦＷＤ７の電流
ＩDFと電圧ＶDFの波形を基に図６のチョッパ回路の動作
を説明する。図９においてＩＧＢＴ２がオフしている期
間、負荷電流ＩL はＦＷＤ７を流れている。チョッパ回
路においてＩＧＢＴ２はＦＷＤ７に電流が流れているう
ちに再度オン状態になる。図１０においてＩＧＢＴ２が
ｔ＝０でオンするとＩDFは減少し始め、ＦＷＤ７は逆方
向への電流（逆回復電流）を流すｔ1 〜ｔ3 の期間、す
なわち逆回復期間を経過したのち消弧する。前記逆回復
期間は１［μｓ］以内という極めて短い時間である。
【０００７】
【発明が解決しようとする課題】従来より用いられてき
たパワートランジスタ等の半導体素子では、スイッチン
グ時間がＦＷＤの逆回復期間より遅いため、ＦＷＤの逆
回復期間での電流および電圧の急峻な変化は、このスイ
ッチング時間によって抑制されてきた。しかし、ＩＧＢ
Ｔのスイッチング時間はＦＷＤの逆回復期間とほぼ同程
度であるため、電流および電圧の変化はこの逆回復期間
では抑制されない。
たパワートランジスタ等の半導体素子では、スイッチン
グ時間がＦＷＤの逆回復期間より遅いため、ＦＷＤの逆
回復期間での電流および電圧の急峻な変化は、このスイ
ッチング時間によって抑制されてきた。しかし、ＩＧＢ
Ｔのスイッチング時間はＦＷＤの逆回復期間とほぼ同程
度であるため、電流および電圧の変化はこの逆回復期間
では抑制されない。
【０００８】逆回復期間終了時に配線インダクタンス８
１（インダクタンスはＬS ）と、ＦＷＤ７の逆回復電流
の電流変化率ｄＩDF／ｄｔによって発生する電圧ΔＶは
（１）式で表され、 ΔＶ＝ＬS ×ｄＩDF／ｄｔ （１） このΔＶが主回路の電源電圧Ｅｄに重畳され、（２）式
で表される非常に高い電圧ＶDPが発生する。
１（インダクタンスはＬS ）と、ＦＷＤ７の逆回復電流
の電流変化率ｄＩDF／ｄｔによって発生する電圧ΔＶは
（１）式で表され、 ΔＶ＝ＬS ×ｄＩDF／ｄｔ （１） このΔＶが主回路の電源電圧Ｅｄに重畳され、（２）式
で表される非常に高い電圧ＶDPが発生する。
【０００９】 ＶDP＝ΔＶ＋Ｅｄ ＝ＬS ×ｄＩDF／ｄｔ＋Ｅｄ （２） この電圧ＶDPが半導体素子の耐圧以上になった場合、半
導体素子は破壊されてしまう。ＦＷＤの電圧は極めて短
時間で変化するため、電圧変化率ｄＶDF／ｄｔは非常に
高く、１０×１０3 ［Ｖ／μＳ］以上となる場合もあ
り、これに起因して駆動回路および制御装置の誤動作な
どが発生するという問題がある。
導体素子は破壊されてしまう。ＦＷＤの電圧は極めて短
時間で変化するため、電圧変化率ｄＶDF／ｄｔは非常に
高く、１０×１０3 ［Ｖ／μＳ］以上となる場合もあ
り、これに起因して駆動回路および制御装置の誤動作な
どが発生するという問題がある。
【００１０】本発明は、上記従来技術の問題点に鑑みて
成されたものであり、電圧形３相ＰＷＭインバータなど
の電力変換装置にＩＧＢＴ等スイッチング時間の短い素
子を用いた場合でも、素子の破壊、駆動回路および制御
装置の誤動作を防ぐスナバ回路の提供を目的とする。
成されたものであり、電圧形３相ＰＷＭインバータなど
の電力変換装置にＩＧＢＴ等スイッチング時間の短い素
子を用いた場合でも、素子の破壊、駆動回路および制御
装置の誤動作を防ぐスナバ回路の提供を目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明において、従来技術によるスナバ回路（以下
においては、第１スナバ回路と呼ぶ）に加え、コンデン
サのみのスナバ回路（以下においては、第２スナバ回路
と呼ぶ）を、電源の正負極間に接続された自己消弧形電
力半導体素子に対して並列に接続する。
に、本発明において、従来技術によるスナバ回路（以下
においては、第１スナバ回路と呼ぶ）に加え、コンデン
サのみのスナバ回路（以下においては、第２スナバ回路
と呼ぶ）を、電源の正負極間に接続された自己消弧形電
力半導体素子に対して並列に接続する。
【００１２】さらに、前記第２スナバ回路を構成するコ
ンデンサの容量を、ＦＷＤの逆電圧回復時間と、前記第
２スナバ回路を構成するコンデンサの放電が終了する時
間が等しくなるように選択する。あるいは、前記第２ス
ナバ回路を構成するコンデンサの容量を、ＦＷＤの逆回
復電流が最大になる時間と、前記第２スナバ回路を構成
するコンデンサの電圧が最低になる時間とが等しくなる
よう選択する。
ンデンサの容量を、ＦＷＤの逆電圧回復時間と、前記第
２スナバ回路を構成するコンデンサの放電が終了する時
間が等しくなるように選択する。あるいは、前記第２ス
ナバ回路を構成するコンデンサの容量を、ＦＷＤの逆回
復電流が最大になる時間と、前記第２スナバ回路を構成
するコンデンサの電圧が最低になる時間とが等しくなる
よう選択する。
【００１３】
【作用】一般に、ＦＷＤがオン状態にあるとき、このＦ
ＷＤと対抗するＩＧＢＴがオンすると電源短絡状態にな
る。この場合ＦＷＤの電流減少率−ｄＩDF／ｄｔは、Ｆ
ＷＤに印加する電圧に依存し、回路電圧の低下ととも
に、ＦＷＤの電流減少率も低下する。
ＷＤと対抗するＩＧＢＴがオンすると電源短絡状態にな
る。この場合ＦＷＤの電流減少率−ｄＩDF／ｄｔは、Ｆ
ＷＤに印加する電圧に依存し、回路電圧の低下ととも
に、ＦＷＤの電流減少率も低下する。
【００１４】本発明のスナバ回路によれば、ＦＷＤに印
加される電圧は第２スナバ回路のコンデンサ電圧とな
り、電源短絡期間では、第２スナバ回路のコンデンサの
放電によって電流が流れ、前記コンデンサの電圧は低下
する。コンデンサ電圧の低下に伴いＦＷＤの電流減少率
−ｄＩDF／ｄｔも低下し、ＦＷＤの逆回復電流および逆
回復電流変化率ｄＩDF／ｄｔが低減する。
加される電圧は第２スナバ回路のコンデンサ電圧とな
り、電源短絡期間では、第２スナバ回路のコンデンサの
放電によって電流が流れ、前記コンデンサの電圧は低下
する。コンデンサ電圧の低下に伴いＦＷＤの電流減少率
−ｄＩDF／ｄｔも低下し、ＦＷＤの逆回復電流および逆
回復電流変化率ｄＩDF／ｄｔが低減する。
【００１５】従って、第２スナバ回路、ＩＧＢＴ、ＦＷ
Ｄからなる閉ループの配線インダクタンスＬ1 によって
発生する（１）式によって表される電圧ΔＶが抑制され
る。さらに、電圧ΔＶに重畳される主回路電圧は電源電
圧Ｅｄではなく、第２スナバ回路のコンデンサ電圧ＶC1
になる。第２スナバ回路のコンデンサ電圧ＶC1は放電に
よって低下しているためその値は電源電圧Ｅｄより低
い。このため逆回復期間終了時に印加される電圧値
ＶDP、つまり電圧ΔＶと第２スナバ回路のコンデンサ電
圧の和が低減でき、電圧値ＶDPが半導体素子の耐圧を越
えることはない。
Ｄからなる閉ループの配線インダクタンスＬ1 によって
発生する（１）式によって表される電圧ΔＶが抑制され
る。さらに、電圧ΔＶに重畳される主回路電圧は電源電
圧Ｅｄではなく、第２スナバ回路のコンデンサ電圧ＶC1
になる。第２スナバ回路のコンデンサ電圧ＶC1は放電に
よって低下しているためその値は電源電圧Ｅｄより低
い。このため逆回復期間終了時に印加される電圧値
ＶDP、つまり電圧ΔＶと第２スナバ回路のコンデンサ電
圧の和が低減でき、電圧値ＶDPが半導体素子の耐圧を越
えることはない。
【００１６】
【実施例】以下、図面を参照して本発明を詳細に説明す
る。図１は本発明による電圧形３相インバータの構成図
である。図１の電圧形３相インバータは、図５に示した
従来回路に加え、第２スナバ回路を構成するコンデンサ
１６，２６，３６が接続されている。その他の図５と同
様の機能を有する要素には同じ符号を付して説明を省略
する。
る。図１は本発明による電圧形３相インバータの構成図
である。図１の電圧形３相インバータは、図５に示した
従来回路に加え、第２スナバ回路を構成するコンデンサ
１６，２６，３６が接続されている。その他の図５と同
様の機能を有する要素には同じ符号を付して説明を省略
する。
【００１７】前述したように、電圧形インバータに誘導
性負荷が接続された場合の基本動作は、チョッパ回路の
動作に置き換えることができ、本発明のスナバ回路、特
に第２スナバ回路の動作について図２に示すチョッパ回
路の動作に基づいて説明する。図２において、６は第２
スナバ回路を構成するコンデンサ、８２は主回路の配線
インダクタンス、８３はＩＧＢＴ，ＦＷＤ，コンデンサ
６より構成される閉ループの配線インダクタンス（イン
ダクタンスＬ1 ）である。第２スナバ回路は抵抗３，ダ
イオード４，コンデンサ５からなる第１スナバ回路と並
列に接続されている。その他の図６の従来回路と同様の
機能を有する要素には同じ符号を付して説明を省略す
る。
性負荷が接続された場合の基本動作は、チョッパ回路の
動作に置き換えることができ、本発明のスナバ回路、特
に第２スナバ回路の動作について図２に示すチョッパ回
路の動作に基づいて説明する。図２において、６は第２
スナバ回路を構成するコンデンサ、８２は主回路の配線
インダクタンス、８３はＩＧＢＴ，ＦＷＤ，コンデンサ
６より構成される閉ループの配線インダクタンス（イン
ダクタンスＬ1 ）である。第２スナバ回路は抵抗３，ダ
イオード４，コンデンサ５からなる第１スナバ回路と並
列に接続されている。その他の図６の従来回路と同様の
機能を有する要素には同じ符号を付して説明を省略す
る。
【００１８】また、図３は図２に示すチョッパ回路内の
ＩＧＢＴ２がオンした直後のコンデンサ６とＦＷＤ７の
電流・電圧波形を示したものである。図３において、Ｉ
ＧＢＴ２がｔ＝０でオンすると、ＦＷＤ７を流れる電流
ＩDFは減少しはじめ、ｔ＝ｔ1 においてＩDF＝０とな
る。このとき、電源の正負極間に接続されたＦＷＤ７と
ＩＧＢＴ２が同時にオン状態となるため、電源短絡とな
る。よってコンデンサ６に蓄積されていた電荷は放電さ
れ、電流ＩC1はＦＷＤ７側へ流れ、コンデンサ６の端子
電圧ＶC1は低下する。
ＩＧＢＴ２がオンした直後のコンデンサ６とＦＷＤ７の
電流・電圧波形を示したものである。図３において、Ｉ
ＧＢＴ２がｔ＝０でオンすると、ＦＷＤ７を流れる電流
ＩDFは減少しはじめ、ｔ＝ｔ1 においてＩDF＝０とな
る。このとき、電源の正負極間に接続されたＦＷＤ７と
ＩＧＢＴ２が同時にオン状態となるため、電源短絡とな
る。よってコンデンサ６に蓄積されていた電荷は放電さ
れ、電流ＩC1はＦＷＤ７側へ流れ、コンデンサ６の端子
電圧ＶC1は低下する。
【００１９】次に、ｔ＝ｔ1 においてＩDF＝０となった
あと逆回復電流が流れはじめ、ｔ＝ｔ2 において最大値
Ｉrpに到達後、ｔ＝ｔ3 で再びＩDF＝０となり、ＦＷＤ
７はオフ状態となる。ＦＷＤ７が逆回復するまでの間、
ＦＷＤ７のアノード・カソード間には（３）式で示す電
圧が発生する。
あと逆回復電流が流れはじめ、ｔ＝ｔ2 において最大値
Ｉrpに到達後、ｔ＝ｔ3 で再びＩDF＝０となり、ＦＷＤ
７はオフ状態となる。ＦＷＤ７が逆回復するまでの間、
ＦＷＤ７のアノード・カソード間には（３）式で示す電
圧が発生する。
【００２０】 ＶDF＝Ｌ1 ×ｄＩDF／ｄｔ＋ＶC1 （３） 但し、ｄＩDF／ｄｔは逆回復電流の電流変化率である。
ここで、主回路電圧となるＶC1はコンデンサ６が電源短
絡に伴う放電により直流電源電圧Ｅｄより低くなってお
り、主回路電圧に依存するＦＷＤ７の電流変化率−ｄＩ
DF／ｄｔも低くなる。従って、ｔ＝ｔ2 における逆回復
電流の最大値Ｉ rpも小さくなる。
ここで、主回路電圧となるＶC1はコンデンサ６が電源短
絡に伴う放電により直流電源電圧Ｅｄより低くなってお
り、主回路電圧に依存するＦＷＤ７の電流変化率−ｄＩ
DF／ｄｔも低くなる。従って、ｔ＝ｔ2 における逆回復
電流の最大値Ｉ rpも小さくなる。
【００２１】よって、ＦＷＤ７が逆回復する間、第２ス
ナバ回路のコンデンサ６が放電することにより、ＦＷＤ
７の両端に発生する電圧ＶDFは抑制され、半導体素子の
耐圧を越えるような過大な電圧は発生しない。つまり、
主回路電圧となるコンデンサ６の電圧ＶC1が低くなれば
ＦＷＤ７の両端に発生する電圧ＶDFが抑制されるという
ことである。
ナバ回路のコンデンサ６が放電することにより、ＦＷＤ
７の両端に発生する電圧ＶDFは抑制され、半導体素子の
耐圧を越えるような過大な電圧は発生しない。つまり、
主回路電圧となるコンデンサ６の電圧ＶC1が低くなれば
ＦＷＤ７の両端に発生する電圧ＶDFが抑制されるという
ことである。
【００２２】ｔ＞ｔ3 は、コンデンサ６が再び充電され
る期間である。コンデンサ６は主回路の配線インダクタ
ンスによって充電される。ここでＶDF≒ＶC1であるため
ＦＷＤ７のアノード・カソード間の電圧変化率ｄＶDF／
ｄｔは過大とならない。したがって、第２スナバ回路を
構成するコンデンサに、逆回復電流が最大値Ｉ rpをとる
ｔ＝ｔ2 においてコンデンサ６の電圧ＶC1が最も小さく
なるような容量を、または、ＩDF＝０となってＦＷＤ７
がオフするｔ＝ｔ3 において、コンデンサ６のから流出
する電流ＩC1がＩC1＝０となるような容量を選択するこ
とによりＦＷＤ７の両端に発生する電圧ＶDFが抑制され
る。
る期間である。コンデンサ６は主回路の配線インダクタ
ンスによって充電される。ここでＶDF≒ＶC1であるため
ＦＷＤ７のアノード・カソード間の電圧変化率ｄＶDF／
ｄｔは過大とならない。したがって、第２スナバ回路を
構成するコンデンサに、逆回復電流が最大値Ｉ rpをとる
ｔ＝ｔ2 においてコンデンサ６の電圧ＶC1が最も小さく
なるような容量を、または、ＩDF＝０となってＦＷＤ７
がオフするｔ＝ｔ3 において、コンデンサ６のから流出
する電流ＩC1がＩC1＝０となるような容量を選択するこ
とによりＦＷＤ７の両端に発生する電圧ＶDFが抑制され
る。
【００２３】
【発明の効果】これまで説明してきたように、本発明の
スナバ回路では、従来のスナバ回路以外に、コンデンサ
からなる第２のスナバ回路を設け、この第２スナバ回路
のコンデンサ容量を適切に選択したことにより、これま
でＦＷＤの逆回復時に発生していた過大なサージ電圧、
電圧変化率ｄＶDF／ｄｔを抑制することができる。
スナバ回路では、従来のスナバ回路以外に、コンデンサ
からなる第２のスナバ回路を設け、この第２スナバ回路
のコンデンサ容量を適切に選択したことにより、これま
でＦＷＤの逆回復時に発生していた過大なサージ電圧、
電圧変化率ｄＶDF／ｄｔを抑制することができる。
【００２４】これにより、電圧形３相ＰＷＭインバータ
等の電力変換装置にＩＧＢＴ等のスイッチング時間の短
い素子用いた場合でも、駆動回路および制御装置の誤動
作を防ぎ、電力半導体素子等の破壊を防ぐことができ
る。
等の電力変換装置にＩＧＢＴ等のスイッチング時間の短
い素子用いた場合でも、駆動回路および制御装置の誤動
作を防ぎ、電力半導体素子等の破壊を防ぐことができ
る。
【図１】本発明によるスナバ回路を用いた電圧形３相イ
ンバータの構成図
ンバータの構成図
【図２】本発明によるスナバ回路を用いたチョッパ回路
の構成図
の構成図
【図３】チョッパ回路の電流・電圧波形図
【図４】本発明によるスナバ回路を用いたチョッパ回路
の構成図
の構成図
【図５】従来の電圧形３相インバータの構成図
【図６】従来のチョッパ回路の構成図
【図７】従来のインバータの構成図（１アーム分）
【図８】従来のチョッパ回路の構成図
【図９】従来のチョッパ回路の動作波形図
【図１０】従来のチョッパ回路のダイオードの電流・電
圧波形図
圧波形図
１ 直流電源 ２ ＩＧＢＴ ３，３” 抵抗 ４，４” ダイオード ４’ ツェナーダイオード ５，５’，５” コンデンサ ６ コンデンサ ７ ダイオード ９ 誘導性負荷 １０，２０，３０ 第１スナバ回路 １１，２１，３１ ＩＧＢＴ １２，２２，３２ ＩＧＢＴ １３，２３，３３ 抵抗 １４，２４，３４ ダイオード １５，２５，３５ コンデンサ １６，２６，３６ 第２スナバ回路のコンデンサ １７，２７，３７ フリーホイーリングダイオード １８，２８，３８ フリーホイーリングダイオード ８１ 配線インダクタンス ８２ 主回路の配線インダクタンス ８３ 閉ループの配線インダクタンス
Claims (6)
- 【請求項１】自己消弧形電力半導体素子を用いた電力変
換装置のスナバ回路において、 第１スナバ回路と、コンデンサのみによって構成される
第２スナバ回路とを、電源の正負極間に接続された自己
消弧形電力半導体素子に対して並列に接続し、 前記自己消弧形電力半導体素子に対して逆並列に接続さ
れているフリーホイーリグダイオードが逆回復するまで
の時間と、前記第２スナバ回路を構成するコンデンサの
放電が終了する時間とが等しくなるように該コンデンサ
の容量を選択したことを特徴とするスナバ回路。 - 【請求項２】自己消弧形電力半導体素子を用いた電力変
換装置のスナバ回路において、 第１スナバ回路と、コンデンサのみによって構成される
第２スナバ回路とを、電源の正負極間に接続された自己
消弧形電力半導体素子に対して並列に接続し、 前記自己消弧形電力半導体素子に対して逆並列に接続さ
れているフリーホイーリグダイオードの逆回復電流が最
大になる時間と、前記第２スナバ回路を構成するコンデ
ンサの電圧が最低になる時間とが等しくなるように該コ
ンデンサの容量を選択したことを特徴とするスナバ回
路。 - 【請求項３】請求項１または２に記載のスナバ回路にお
いて、第１スナバ回路を抵抗，ダイオード，コンデンサ
によって構成することを特徴とするスナバ回路。 - 【請求項４】請求項１または２に記載のスナバ回路にお
いて、第１スナバ回路をツェナーダイオードと抵抗との
直列回路によって構成することを特徴とするスナバ回
路。 - 【請求項５】請求項１乃至４に記載のスナバ回路におい
て、電力変換装置が、電圧形３相ＰＷＭインバータであ
ることを特徴とするスナバ回路。 - 【請求項６】請求項１乃至４に記載のスナバ回路におい
て、電力変換装置が、チョッパ回路であることを特徴と
するスナバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25871892A JPH06113525A (ja) | 1992-09-29 | 1992-09-29 | スナバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25871892A JPH06113525A (ja) | 1992-09-29 | 1992-09-29 | スナバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06113525A true JPH06113525A (ja) | 1994-04-22 |
Family
ID=17324130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25871892A Pending JPH06113525A (ja) | 1992-09-29 | 1992-09-29 | スナバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06113525A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003338239A (ja) * | 2002-04-12 | 2003-11-28 | Lg Industrial Syst Co Ltd | ハイブリッド直流電磁接触器 |
| JP2009512407A (ja) * | 2005-10-05 | 2009-03-19 | フォルヴェルク・ウント・ツェーオー、インターホールディング・ゲーエムベーハー | 定電圧電源回路 |
| CN110350812A (zh) * | 2018-04-08 | 2019-10-18 | 佛山科学技术学院 | 一种用于ups的逆变器模块 |
-
1992
- 1992-09-29 JP JP25871892A patent/JPH06113525A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003338239A (ja) * | 2002-04-12 | 2003-11-28 | Lg Industrial Syst Co Ltd | ハイブリッド直流電磁接触器 |
| US7079363B2 (en) | 2002-04-12 | 2006-07-18 | Lg Industrial Systems Co., Ltd. | Hybrid DC electromagnetic contactor |
| JP2009512407A (ja) * | 2005-10-05 | 2009-03-19 | フォルヴェルク・ウント・ツェーオー、インターホールディング・ゲーエムベーハー | 定電圧電源回路 |
| CN110350812A (zh) * | 2018-04-08 | 2019-10-18 | 佛山科学技术学院 | 一种用于ups的逆变器模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2674341B2 (ja) | 電力変換装置のスナバ回路 | |
| JP3745561B2 (ja) | 多レベル中性点電位固定型電力変換装置 | |
| JP2003052178A (ja) | ３レベルインバータ装置 | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| WO2001039357A1 (en) | Clamped bidirectional power switches | |
| JP2521698B2 (ja) | スナバエネルギ回生回路 | |
| JPH0799429A (ja) | Ｉｇｂｔのサージ電圧抑制回路と過電流遮断回路 | |
| JPH07312878A (ja) | ３レベルインバータのスナバ回路 | |
| JPH0435994B2 (ja) | ||
| JPH06113525A (ja) | スナバ回路 | |
| JPS5833792B2 (ja) | 変換弁の保護回路 | |
| JP3391095B2 (ja) | 電力変換装置の制御方法 | |
| JP2861169B2 (ja) | 電力変換装置のスナバ回路 | |
| JP2003033044A (ja) | スナバ回路 | |
| JP3356783B2 (ja) | 電力変換装置及びモータ制御装置 | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| JP2790600B2 (ja) | 電力変換装置 | |
| JPH0947013A (ja) | スナバ回路及びそれを用いた電力変換装置 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH07194131A (ja) | ３レベルインバータ装置 | |
| JPH0731158A (ja) | 電力変換装置のスナバエネルギー回収回路 | |
| JP2529659B2 (ja) | 自己消弧形スイッチング素子のスナバ回路 | |
| JP3416065B2 (ja) | 半導体素子の駆動回路 | |
| JP2002171746A (ja) | 半導体電力変換装置 | |
| JP2528811B2 (ja) | 電力変換装置 |