JPH07312878A - ３レベルインバータのスナバ回路 - Google Patents

Abstract

(57)【要約】 【目的】３レベルインバータのスナバ回路を簡略化し
て、装置の小形化と価格の低減を計る。 【構成】半導体スイッチ素子３ａ〜６ａとダイオード３
ｂ〜６ｂとをそれぞれ逆並列に接続した構成の第１〜第
４スイッチング回路３〜６をそれぞれ直列に接続した３
レベルインバータにおいて、半導体スイッチ素子３ａ〜
６ａのターンオフ時の過電圧保護とスイッチング損失の
低減を目的とするスナバ回路１３，２１，１６を、第１
スイッチング回路３にスナバ回路１３、第２，第３スイ
ッチング回路４，５の両端にスナバ回路２１、第４スイ
ッチング回路６にスナバ回路１６を並列に接続した構
成。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、３レベルインバータ
のスナバ回路に関する。

【０００２】

【従来の技術】図６に、３レベルインバータの原理回路
構成図を示す。この図において、直流正側と中性点との
間に正側主コンデンサ１ａを接続し、前記中性点と直流
負側との間に負側主コンデンサ１ｂを接続し、半導体ス
イッチ素子３ａ〜６ａとダイオード３ｂ〜６ｂとをそれ
ぞれ逆並列に接続した構成のスイッチング回路３〜６を
それぞれ直列に接続して第１，第２，第３，第４スイッ
チング回路とし、第１スイッチング回路３の正側を前記
直流正側に接続し、第４スイッチング回路６の負側を前
記直流負側に接続し、第１クランプダイオード７ａと第
２クランプダイオード７ｂとの直列回路を構成し、第１
クランプダイオード７ａの陰極を、第１スイッチング回
路３と第２スイッチング回路４との接続点に接続し、第
２クランプダイオード７ｂの陽極を、第３スイッチング
回路５と第４スイッチング回路６との接続点に接続し、
第１クランプダイオード７ａと第２クランプダイオード
７ｂとの接続点を前記中性点に接続し、第２スイッチン
グ回路４と第３スイッチング回路５との接続点を交流出
力端子としている。

【０００３】図７は、図６に示す３レベルインバータの
状態遷移図である。この図において、正側主コンデンサ
１ａおよび負側主コンデンサ１ｂの両端に架かる電圧を
それぞれＥｄとすると、モード１では第１スイッチング
回路３と第２スイッチング回路４とをオンとし、第３ス
イッチング回路５と第４スイッチング回路６とをオフと
するので、中性点からみた交流出力端子の電圧はＥｄと
なり、モード２では第１スイッチング回路３と第４スイ
ッチング回路６とをオンとし、第２スイッチング回路４
と第３スイッチング回路５とをオンとするので、中性点
からみた交流出力端子の電圧は０（中性点）となり、モ
ード３では第１スイッチング回路３と第２スイッチング
回路４とをオフとし、第３スイッチング回路５と第４ス
イッチング回路６とをオンとするので、中性点からみた
交流出力端子の電圧は−Ｅｄとなる。

【０００４】３レベルインバータでは、モード１←→モ
ード２←→モード３の変化を繰り返し、モード１→モー
ド３、モード３→モード１の変化は禁止されている。図
９に、３レベルインバータの回路構成図の第１の従来例
を示す。この図において、直流正側と中性点との間に正
側主コンデンサ１ａを接続し、前記中性点と直流負側と
の間に負側主コンデンサ１ｂを接続し、前記直流正側に
正側リアクトル２ａの一端を接続し、前記直流負側に負
側リアクトル２ｂの一端を接続し、半導体スイッチ素子
３ａ〜６ａとダイオード３ｂ〜６ｂとをそれぞれ逆並列
に接続した構成のスイッチング回路３〜６をそれぞれ直
列に接続して第１，第２，第３，第４スイッチング回路
とし、第１スイッチング回路３の正側を正側リアクトル
２ａの他端に接続し、第４スイッチング回路６の負側を
負側リアクトル２ａの他端に接続し、第１クランプダイ
オード７ａと第２クランプダイオード７ｂとの直列回路
を構成し、第１クランプダイオード７ａの陰極を、第１
スイッチング回路３と第２スイッチング回路４との接続
点に接続し、第２クランプダイオード７ｂの陽極を、第
３スイッチング回路５と第４スイッチング回路６との接
続点に接続し、第１クランプダイオード７ａと第２クラ
ンプダイオード７ｂとの接続点を前記中性点に接続し、
第１クランプスナバダイオード８ａと第１クランプスナ
バコンデンサ９ａとの直列回路を構成し、第１クランプ
スナバダイオード８ａの陽極を正側リアクトル２ａと第
１スイッチング回路３との接続点に接続し、第１クラン
プスナバコンデンサ９ａを前記中性点に接続し、第１ク
ランプスナバダイオード８ａと第１クランプスナバコン
デンサ９ａとの接続点と前記直流正側との間に、第１ク
ランプスナバ抵抗器１０ａを接続し、第２クランプスナ
バダイオード８ｂと第２クランプスナバコンデンサ９ｂ
との直列回路を構成し、第２クランプスナバダイオード
８ｂの陰極を負側リアクトル２ｂと第４スイッチング回
路６との接続点に接続し、第２クランプスナバコンデン
サ９ｂを前記中性点に接続し、第２クランプスナバダイ
オード８ｂと第２クランプスナバコンデンサ９ｂとの接
続点と前記直流負側との間に、第２クランプスナバ抵抗
器１０ｂを接続し、前記第２スイッチング回路と第３ス
イッチング回路との接続点を交流出力端子とした構成の
３レベルインバータにおいて、第１〜第４スイッチング
回路３〜６の半導体スイッチ素子３ａ〜６ａのターンオ
フ時、半導体スイッチ素子３ａ〜６ａに加わる過電圧保
護とスイッチング損失の低減、さらには半導体スイッチ
素子３ａ〜６ａとしてパワートランジスタを使用した時
の逆バイアス二次降伏破壊防止を目的とするスナバ回路
は、ダイオード１３ａ〜１６ａの両端に抵抗器１３ｂ〜
１６ｂをそれぞれ並列接続し、ダイオード１３ａ〜１６
ａの片端にコンデンサ１３ｃ〜１６ｃをそれぞれ接続し
た構成の充放電スナバ回路１３〜１６を、第１〜第４ス
イッチング回路３〜６の両端にそれぞれ並列接続されて
いる。

【０００５】スナバ回路の動作については、電気学会
（社団法人）より発行されている「半導体電力変換回
路」（オーム社刊）に詳述されているので、ここでは説
明を省略する。また、半導体スイッチ素子３ａ〜６ａの
ターンオン時のスイッチング損失低減と順電圧二次降伏
破壊防止を目的とした、所謂、ｄｉ／ｄｔ抑制回路とし
て、正側リアクトル２ａ，第１クランプスナバダイオー
ド８ａ，第１クランプスナバコンデンサ９ａ，第１クラ
ンプスナバ抵抗器１０ａと、負側リアクトル２ｂ，第２
クランプスナバダイオード８ｂ，第２クランプスナバコ
ンデンサ９ｂ，第２クランプスナバ抵抗器１０ｂとがそ
れぞれ対応している。

【０００６】ｄｉ／ｄｔ抑制回路の動作についても、前
記「半導体電力変換回路」に詳述されているので、ここ
では説明を省略する。図１０に、３レベルインバータの
回路構成図の第２の従来例を示す。この図において、直
流正側と中性点との間に正側主コンデンサ１ａを接続
し、前記中性点と直流負側との間に負側主コンデンサ１
ｂを接続し、前記直流正側に正側リアクトル２ａの一端
を接続し、前記直流負側に負側リアクトル２ｂの一端を
接続し、半導体スイッチ素子３ａ〜６ａとダイオード３
ｂ〜６ｂとをそれぞれ逆並列に接続した構成のスイッチ
ング回路３〜６をそれぞれ直列に接続して第１，第２，
第３，第４スイッチング回路とし、第１スイッチング回
路３の正側を正側リアクトル２ａの他端に接続し、第４
スイッチング回路６の負側を負側リアクトル２ｂの他端
に接続し、第１クランプダイオード７ａと第２クランプ
ダイオード７ｂとの直列回路を構成し、第１クランプダ
イオード７ａの陰極を、第１スイッチング回路３と第２
スイッチング回路４との接続点に接続し、第２クランプ
ダイオード７ｂの陽極を、第３スイッチング回路５と第
４スイッチング回路６との接続点に接続し、第１クラン
プダイオード７ａと第２クランプダイオード７ｂとの接
続点を前記中性点に接続し、正側リアクトル２ａと第１
スイッチング回路３との接続点と前記中性点との間に、
第１スナバダイオード１１ａと第１クランプスナバダイ
オード８ａと第１クランプスナバコンデンサ９ａとの直
列回路を接続し、前記中性点と負側リアクトル２ｂと第
４スイッチング回路６との接続点との間に、第２クラン
プスナバコンデンサ９ｂと第２クランプスナバダイオー
ド８ｂと第２スナバダイオード１１ｂとを直列回路を接
続し、第１スナバダイオード１１ａと第１クランプスナ
バダイオード８ａとの接続点と第１スイッチング回路３
と第２スイッチング回路４との接続点との間に、正側ス
ナバコンデンサ１２ａを接続し、第２クランプスナバダ
イオード８ｂと第２スナバダイオード１１ｂとの接続点
と第３スイッチング回路５と第４スイッチング回路６と
の接続点との間に、負側スナバコンデンサ１２ｂを接続
し、第１クランプスナバダイオード８ａと第１クランプ
スナバコンデンサ９ａとの接続点と前記直流正側との間
に、第１クランプスナバ抵抗器１０ａを接続し、第２ク
ランプスナバダイオード８ｂと第２クランプスナバコン
デンサ９ｂとの接続点と前記直流負側との間に、第２ク
ランプスナバ抵抗器１０ｂを接続し、第２スイッチング
回路４と第３スイッチング回路５との接続点を交流出力
端子とした構成の３レベルインバータにおいて、第２，
第３スイッチング回路４，５の半導体スイッチ素子４
ａ，５ａのターンオフ時、半導体スイッチ素子４ａ，５
ａに加わる過電圧保護とスイッチング損失の低減、さら
には半導体スイッチ素子４ａ，５ａとしてパワートラン
ジスタを使用した時の逆バイアス二次降伏破壊防止を目
的とするスナバ回路は、ダイオード１４ａ，１５ａの両
端に抵抗器１４ｂ，１５ｂをそれぞれ並列接続し、ダイ
オード１４ａ，１５ａの片端にコンデンサ１４ｃ，１５
ｃをそれぞれ接続した構成の充放電スナバ回路１４、１
５を、第２，第３スイッチング回路４，５の両端にそれ
ぞれ並列接続されている。

【０００７】また、第１，第４スイッチング回路３，６
の半導体スイッチ素子３ａ，６ａのターンオフ時、半導
体スイッチ素子３ａ，６ａに加わる過電圧保護とスイッ
チング損失の低減を目的とするスナバ回路は、第１スナ
バダイオード１１ａ，正側スナバコンデンサ１２ａと、
第２スナバダイオード１１ｂ，負側スナバコンデンサ１
２ｂとがそれぞれ対応している。

【０００８】さらに、半導体スイッチ素子３ａ〜６ａの
ターンオン時のスイッチング損失低減と順電圧二次降伏
破壊防止を目的とした、所謂、ｄｉ／ｄｔ抑制回路とし
て、正側リアクトル２ａ，第１クランプスナバダイオー
ド８ａ，第１クランプスナバコンデンサ９ａ，第１クラ
ンプスナバ抵抗器１０ａと、負側リアクトル２ｂ，第２
クランプスナバダイオード８ｂ，第２クランプスナバコ
ンデンサ９ｂ，第２クランプスナバ抵抗器１０ｂとがそ
れぞれ対応している。

【０００９】図１０の第２の従来例の回路構成図は、特
開平１−１９８２８０号公報の明細書、特に図２に記載
されているので、この動作の説明は省略する。なお、図
９，１０の従来例の回路構成図では、３レベルインバー
タの１相分を示しており、複数組を用いて多相出力に構
成できることは当然である。

【００１０】

【発明が解決しようとする課題】前述の第１の従来例で
は４組の充放電スナバ回路を使用し、第２の従来例では
２組の充放電スナバ回路を使用しており、部品点数の増
加による装置の大型化、部品点数の増加によるスナバ回
路配線の最短化の阻害、信頼性の低下、コスト増などが
問題となっていた。

【００１１】この発明の課題は、３レベルインバータの
動作に必要かつ十分なスナバ回路を提供することによ
り、部品点数を削減して３レベルインバータの小形化，
効率向上，信頼性向上，コスト低減を計ることにある。

【００１２】

【課題を解決するための手段】３レベルインバータのス
ナバ回路において、第１の発明では、少なくとも第２，
第３スイッチ素子の直列回路に対し、１つのスナバ回路
を並列接続し、第２の発明では、前記第２，第３スイッ
チ素子の直列回路に対して接続されるスナバ回路は、抵
抗とダイオードとの並列回路にコンデンサを直列接続し
た構成とし、第３の発明では、前記第２，第３スイッチ
素子の直列回路に対して接続されるスナバ回路は、抵抗
とコンデンサとを直列接続した構成とし、さらに第４の
発明では、前記第２，第３スイッチ素子の直列回路に対
して接続されるスナバ回路は、コンデンサのみによって
構成する。

【００１３】

【作用】先述の如く、３レベルインバータの動作には規
則があり、この規則にしたがって動作させると、半導体
スイッチ素子の電圧上昇率を抑制するスナバコンデンサ
の動作は図８の通りとなる。スナバコンデンサが半導体
スイッチ素子がオンしてから次のオフまでに放電を終了
させること、即ち、スイッチング回路４，５がオン状態
であるモード２の期間中にコンデンサ２１ｃの放電を終
了させ、スイッチング回路４，５に対して１つのスナバ
回路で電圧上昇率を抑制する。

【００１４】

【実施例】以下に説明する実施例において、図９，図１
０に示した従来例の３レベルインバータの回路構成図
と、同一機能を有する部材には同一符号を付して説明を
省略し、異なる機能の部材を中心に説明する。図１は、
この発明の第１の実施例を示す３レベルインバータの回
路構成図である。

【００１５】この図においては、第１スイッチング回路
３のスナバ回路１３と第４スイッチング回路６のスナバ
回路１６とは図９に示す従来例と同一であるが、第２ス
イッチング回路４と第３スイッチング回路５には、ダイ
オード２１ａの両端に抵抗器２１ｂを並列接続し、ダイ
オード２１ａの片端にコンデンサ２１ｃを接続した構成
の充放電スナバ回路がスナバ回路２１として接続されて
いる。

【００１６】スナバ回路２１のコンデンサ２１ｃは、第
２スイッチング回路４と第３スイッチング回路５とが同
時にオンしている期間中、すなわち図８（イ）のモード
２の期間中に放電が完了するように抵抗器２１ｂの定数
を選定する必要がある。図２は、この発明の第２の実施
例を示す３レベルインバータの回路構成図である。

【００１７】この図においては、半導体スイッチ素子と
ダイオードとをそれぞれ逆並列に接続した構成のスイッ
チング回路として、逆導通ＧＴＯサイリスタ３１〜３４
をそれぞれ直列に接続した構成を採用している。スナバ
回路１３，１６，２１は図１に示す第１の実施例と同様
であるが、逆導通ＧＴＯサイリスタを用いているのでス
ナバコンデンサの容量を、逆導通ＧＴＯサイリスタの遮
断時に発生するスパイク電圧を吸収する容量に設定す
る。

【００１８】図３は、この発明の第３の実施例を示す３
レベルインバータの回路構成図である。この図において
は、第２スイッチング回路４と第３スイッチング回路５
には、ダイオード２２ａの両端に抵抗器２２ｂを並列接
続し、ダイオード２２ａの片端にコンデンサ２２ｃを接
続した構成の充放電スナバ回路がスナバ回路２２として
接続されている。

【００１９】図３の構成においては、先述の特開平１−
１９８２８０号公報の明細書に詳述しているように、第
２スイッチング回路４と第３スイッチング回路５のスナ
バ回路として、第１，第２スナバダイオード、正側，負
側スナバコンデンサが設けられているので、スナバ回路
２２はダイオード４ｂ，５ｂのスパイク電圧を抑制すれ
ばよいので、コンデンサ２２ｃは小容量でよく、図４の
この発明の第４の実施例で示す如く、スナバ回路２３と
して、コンデンサ２３ａと抵抗器２３ｂとを直列接続し
た構成、また、図５のこの発明の第５の実施例で示す如
く、スナバ回路として、コンデンサ２４のみの構成のよ
うに簡略化することができる。

【００２０】なお、図３〜図５に示す半導体スイッチ素
子とダイオードとをそれぞれ逆並列に接続した構成のス
イッチング回路として、図２に示すような逆導通ＧＴＯ
サイリスタをそれぞれ直列に接続した構成も採用でき
る。以上の図１〜図５に示した実施例の回路構成図で
は、３レベルインバータの１相分を示しており、複数組
を用いて多相出力に構成できることは当然である。

【００２１】

【発明の効果】従来は３レベルインバータのスイッチン
グ回路それぞれに個別に接続していたスナバ回路を、こ
の発明においては、３レベルインバータの動作に着目し
て、第２，第３のスイッチング回路のスナバ回路を共通
にすることにより、スナバ回路の回路数の削減つまり部
品点数の削減ができ、装置の小型化，効率の向上，コス
ト低減を計ることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例を示す３レベルインバ
ータの回路構成図

【図２】この発明の第２の実施例を示す３レベルインバ
ータの回路構成図

【図３】この発明の第３の実施例を示す３レベルインバ
ータの回路構成図

【図４】この発明の第４の実施例を示す３レベルインバ
ータの回路構成図

【図５】この発明の第５の実施例を示す３レベルインバ
ータの回路構成図

【図６】３レベルインバータの原理回路構成図

【図７】図６の動作を説明する状態遷移図

【図８】図６の動作を説明するタイムチャート

【図９】第１の従来例を示す３レベルインバータの回路
構成図

【図１０】第２の従来例を示す３レベルインバータの回
路構成図

【符号の説明】

１ａ…正側主コンデンサ，１ｂ…負側主コンデンサ、２
ａ…正側リアクトル、２ｂ…負側リアクトル、３〜６…
スイッチング回路、３ａ〜６ａ…半導体スイッチ素子、
３ｂ〜６ｂ…ダイオード、７ａ…第１クランプダイオー
ド、７ｂ…第２クランプダイオード、８ａ…第１クラン
プスナバダイオード、８ｂ…第２クランプスナバダイオ
ード、９ａ…第１クランプスナバコンデンサ、９ｂ…第
２クランプスナバコンデンサ、１０ａ…第１クランプス
ナバ抵抗器、１０ｂ…第２クランプスナバ抵抗器、１１
ａ…第１スナバダイオード、１１ｂ…第２スナバダイオ
ード、１２ａ…正側スナバコンデンサ、１２ｂ…負側ス
ナバコンデンサ、１３〜１６，２１，２２…スナバ回
路、１３ａ〜１６ａ，２１ａ，２２ａ…ダイオード、１
３ｂ〜１６ｂ，２１ｂ，２２ｂ…抵抗器、１３ｃ〜１６
ｃ，２１ｃ，２２ｃ…コンデンサ、２３…スナバ回路、
２３ａ…コンデンサ、２３ｂ…抵抗器、２４…コンデン
サ、３１〜３４…逆導通ＧＴＯサイリスタ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】第１，第２，第３，第４の半導体スイッチ
   素子を同一極性で直列接続し、該スイッチ素子の直列回
   路を中性点を介して２分割された直流電源の両端に接続
   し、第１，第２のクランプダイオードの直列回路を第
   １，第２スイッチ素子の接続点と第３，第４スイッチ素
   子の接続点との間にスイッチ素子とは逆向きに接続し、
   直流電源の中性点と第１，第２のクランプダイオードの
   接続点とを接続し、第２，第３の半導体スイッチ素子の
   接続点を交流出力端子とする３レベルインバータのスナ
   バ回路において、 少なくとも前記第２，第３スイッチ素子の直列回路に対
   し、１つのスナバ回路を並列接続したことを特徴とする
   ３レベルインバータのスナバ回路。
2. 【請求項２】前記第２，第３スイッチ素子の直列回路に
   対して接続されるスナバ回路は、抵抗とダイオードとの
   並列回路にコンデンサを直列接続した構成のスナバ回路
   であることを特徴とする請求項１に記載の３レベルイン
   バータのスナバ回路。
3. 【請求項３】前記第２，第３スイッチ素子の直列回路に
   対して接続されるスナバ回路は、抵抗とコンデンサとを
   直列接続した構成のスナバ回路であることを特徴とする
   請求項１に記載の３レベルインバータのスナバ回路。
4. 【請求項４】前記第２，第３スイッチ素子の直列回路に
   対して接続されるスナバ回路は、コンデンサのみによっ
   て構成されるスナバ回路であることを特徴とする請求項
   １に記載の３レベルインバータのスナバ回路。