JPH03198592A - 時間軸補正回路 - Google Patents
時間軸補正回路Info
- Publication number
- JPH03198592A JPH03198592A JP1341022A JP34102289A JPH03198592A JP H03198592 A JPH03198592 A JP H03198592A JP 1341022 A JP1341022 A JP 1341022A JP 34102289 A JP34102289 A JP 34102289A JP H03198592 A JPH03198592 A JP H03198592A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- write clock
- circuit
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば、ビデオテープレコーダのような記録
再生装置において、被補正信号から時間軸変動を除去し
、時間軸補正を行う時間軸補正回路に関するものである
。
再生装置において、被補正信号から時間軸変動を除去し
、時間軸補正を行う時間軸補正回路に関するものである
。
ビデオテープレコーダ等の記録再生装置においては、磁
気テープとビデオヘッドとの相対速度の変動等により、
再生信号に時間軸変動を生じることがある。このため、
従来の記録再生装置には、例えば、以下に示すように、
時間軸変動を除去することにより時間軸を補正する時間
軸補正回路が設けられている。
気テープとビデオヘッドとの相対速度の変動等により、
再生信号に時間軸変動を生じることがある。このため、
従来の記録再生装置には、例えば、以下に示すように、
時間軸変動を除去することにより時間軸を補正する時間
軸補正回路が設けられている。
第2図に示すように、時間軸補正回路において、被補正
信号としての再生映像信号は、クランプ回路21に入力
される一方、基準信号発生部22における同期分離回路
23およびバースト検出回路24に入力されている。同
期分離回路23では、再生映像信号から水平同期信号が
分離され、この水平同期信号に基づいてクランプパルス
およびパーストゲートパルスが生成される。また、バー
スト検出回路24では、上記パーストゲートパルスによ
り再生映像信号からハース1−信号が取り出され、この
バースト信号から基準信号が生成される。そして、バー
スト信号から得られた基準信号は、書込クロック発生手
段25における位相比較器26に入力される。一方、前
記クランプ回路21に入力された再生映像信号は、同期
分離回路23から出力されるクランプパルスにより一定
の直流電位にクランプされ、後述するA/D変換器(A
/D)32に出力される。
信号としての再生映像信号は、クランプ回路21に入力
される一方、基準信号発生部22における同期分離回路
23およびバースト検出回路24に入力されている。同
期分離回路23では、再生映像信号から水平同期信号が
分離され、この水平同期信号に基づいてクランプパルス
およびパーストゲートパルスが生成される。また、バー
スト検出回路24では、上記パーストゲートパルスによ
り再生映像信号からハース1−信号が取り出され、この
バースト信号から基準信号が生成される。そして、バー
スト信号から得られた基準信号は、書込クロック発生手
段25における位相比較器26に入力される。一方、前
記クランプ回路21に入力された再生映像信号は、同期
分離回路23から出力されるクランプパルスにより一定
の直流電位にクランプされ、後述するA/D変換器(A
/D)32に出力される。
書込クロック発生手段25においては、位相比較器26
およびVCOコントロール回路27からなる制御電圧発
生部28と、電圧制御発振器(■Co)29、および分
周器30によりPLL (Phase Locked
Loop)回路が形成され、分周器3゜により一定の分
周比で分周された電圧制御発振器29の出力信号の周波
数および位相が、前記基準信号の周波数および位相にロ
ックされるようになっている。これにより、書込クロッ
ク発生手段25の電圧制御発振器29からは、再生映像
信号の時間軸変動Gこ追従した信号が出力されることに
なる。そして、この信号は、後述する書込/読出手段3
1におけるA/D変換器32のサンプリングクロック、
メモリ33の書込クロックとして利用される他、アドレ
ス発生部34に送出される。
およびVCOコントロール回路27からなる制御電圧発
生部28と、電圧制御発振器(■Co)29、および分
周器30によりPLL (Phase Locked
Loop)回路が形成され、分周器3゜により一定の分
周比で分周された電圧制御発振器29の出力信号の周波
数および位相が、前記基準信号の周波数および位相にロ
ックされるようになっている。これにより、書込クロッ
ク発生手段25の電圧制御発振器29からは、再生映像
信号の時間軸変動Gこ追従した信号が出力されることに
なる。そして、この信号は、後述する書込/読出手段3
1におけるA/D変換器32のサンプリングクロック、
メモリ33の書込クロックとして利用される他、アドレ
ス発生部34に送出される。
書込/読出手段31において、再生映像信号は、A/D
変換器32によりディジタル化されて出力された後、メ
モリ33に書き込まれる。この書き込みは、アドレス発
生部34により、9込クロ・ンク発生手段25の出力信
号に基づいてリセットパルス発生回路35から出力され
るリセントパルスを用いることで書込アドレスがリセッ
トされて1水平走査期間毎に行われる。そして、メモリ
33に書き込まれた画像データは、一定周波数の基準同
期信号から得られた読出クロックで、図示しない読出ア
ドレス発生部により指定されたアドレスのものから、1
水平走査期間毎に読み出され、D/A変換器(D/A)
36によりアナログに変換されることにより、時間軸補
正された再生映像信号として出力される。
変換器32によりディジタル化されて出力された後、メ
モリ33に書き込まれる。この書き込みは、アドレス発
生部34により、9込クロ・ンク発生手段25の出力信
号に基づいてリセットパルス発生回路35から出力され
るリセントパルスを用いることで書込アドレスがリセッ
トされて1水平走査期間毎に行われる。そして、メモリ
33に書き込まれた画像データは、一定周波数の基準同
期信号から得られた読出クロックで、図示しない読出ア
ドレス発生部により指定されたアドレスのものから、1
水平走査期間毎に読み出され、D/A変換器(D/A)
36によりアナログに変換されることにより、時間軸補
正された再生映像信号として出力される。
(発明が解決しようとする課題〕
ところが、上記従来の時間軸補正回路では、分周器30
の分周比が一定であるために、再生映像信号の時間軸変
動が大きくなると、書込クロックがそれに対し追従でき
なくなるという問題点を有していた。例えば、特殊再生
等により再生映像信号の時間軸変動が通常の再生時より
大きくなると、位相比較器26に入力される基準信号と
分周器30の出力信号との周波数差および位相差が拡大
してしまう。このため、書込クロック発生手段25は、
分周器30の出力信号を目標の周波数および位相にロッ
クしうる範囲内に引き込むことができなくなり、書込ク
ロック発注手段25から出力される書込クロックが再生
映像信号の時間軸変動に追従しなくなる。従って、再生
映像信号は、水平開ルI信号と同期しないタイミングで
メモリ33に書き込まれ、読出クロックで読み出されて
も時間軸補正が正しくなされないまま出力されることに
なる。
の分周比が一定であるために、再生映像信号の時間軸変
動が大きくなると、書込クロックがそれに対し追従でき
なくなるという問題点を有していた。例えば、特殊再生
等により再生映像信号の時間軸変動が通常の再生時より
大きくなると、位相比較器26に入力される基準信号と
分周器30の出力信号との周波数差および位相差が拡大
してしまう。このため、書込クロック発生手段25は、
分周器30の出力信号を目標の周波数および位相にロッ
クしうる範囲内に引き込むことができなくなり、書込ク
ロック発注手段25から出力される書込クロックが再生
映像信号の時間軸変動に追従しなくなる。従って、再生
映像信号は、水平開ルI信号と同期しないタイミングで
メモリ33に書き込まれ、読出クロックで読み出されて
も時間軸補正が正しくなされないまま出力されることに
なる。
(課題を解決するための手段〕
本発明に係る時間軸補正回路は、上記の課題を解決する
ために、被補正信号から分離した同期信号を基に基準信
号を発生する基準信号発生部と、制御電圧により発振周
波数が可変となる電圧制御発振器と、電圧制御発振器の
出力信号を分周する分周器と、分周器の出力信号と上記
基準信号との周波数および位相を比較してその差がなく
なるように上記制御電圧を発生する制御電圧発生部と・
を有し、電圧制御発振器の出力信号を上記基準信号に応
じた書込クロックとして得る書込クロック発生手段と、
被補正信号をディジタル化して上記信号書込クロックで
メモリに書き込むとともに、定周波数の基準同期信号か
ら得られた読出クロックで読み出してアナログ化する書
込/読出手段とを備えた時間軸補正回路において、以下
に示すような手段を講じている。
ために、被補正信号から分離した同期信号を基に基準信
号を発生する基準信号発生部と、制御電圧により発振周
波数が可変となる電圧制御発振器と、電圧制御発振器の
出力信号を分周する分周器と、分周器の出力信号と上記
基準信号との周波数および位相を比較してその差がなく
なるように上記制御電圧を発生する制御電圧発生部と・
を有し、電圧制御発振器の出力信号を上記基準信号に応
じた書込クロックとして得る書込クロック発生手段と、
被補正信号をディジタル化して上記信号書込クロックで
メモリに書き込むとともに、定周波数の基準同期信号か
ら得られた読出クロックで読み出してアナログ化する書
込/読出手段とを備えた時間軸補正回路において、以下
に示すような手段を講じている。
すなわち、上記分周器は、分周比の設定が必要に応し゛
ζ変更しうるようになされており、その具体的手段とし
ては、例えば、分周器がカウンタにより構成され、RO
M等に記憶されたいくつかのロードデータを外部の指示
に応じてカウンタに出力することにより、分周比の設定
を変更する構成があげられる。
ζ変更しうるようになされており、その具体的手段とし
ては、例えば、分周器がカウンタにより構成され、RO
M等に記憶されたいくつかのロードデータを外部の指示
に応じてカウンタに出力することにより、分周比の設定
を変更する構成があげられる。
上記の構成によれば、分周器が必要に応じて分周比の設
定を変更しうるようになされているので、例えば、ビデ
オテープレコーダにおける特殊再生のように、時間軸変
動が大きい被補正信号の時間軸補正を行う場合でも、そ
の状況に応じて分周器の分周比の設定を変更することに
より、書込クロックを被補正信号の時間軸変動に追従さ
せることができる。それゆえ、時間軸変動の大きな被補
正信号でも、正確に時間軸補正を施すことができる。
定を変更しうるようになされているので、例えば、ビデ
オテープレコーダにおける特殊再生のように、時間軸変
動が大きい被補正信号の時間軸補正を行う場合でも、そ
の状況に応じて分周器の分周比の設定を変更することに
より、書込クロックを被補正信号の時間軸変動に追従さ
せることができる。それゆえ、時間軸変動の大きな被補
正信号でも、正確に時間軸補正を施すことができる。
本発明がビデオテープレコーダに適用された一実施例を
第1図に基づいて説明すれば、以下の通りである。
第1図に基づいて説明すれば、以下の通りである。
本実施例に係る時間軸補正回路は、第1図に示すように
、基準信号発生部1、クランプ回路2、書込クロック発
生手段3、および書込/読出手段4により構成されてい
る。
、基準信号発生部1、クランプ回路2、書込クロック発
生手段3、および書込/読出手段4により構成されてい
る。
基準信号発生部1は、同期分離回路5およびバースト検
出回路6からなっており、被補正信号としての再生映像
信号から水平同期信号を分離して、この水平同期信号を
基に書込クロック発生手段3へ供給する基準信号を発生
するようになっている。同期分離回路5は、再生映像信
号から水平同期信号を分離するとともに、分離した水平
同期信号からクランプ回路2に供給するクランプパルス
を生成する一方、バースト検出回路6に供給するバース
トゲ−斗パルスを生成する回路である。バースト検出回
路6は、上記パーストゲートパルスにより再生映像信号
のバースト信号を取り出し、このバースト信号から書込
クロック発生手段3へ供給する基準信号を発生する回路
である。また、クランプ回路2は、同期分離回路5から
出力されるクランプパルスにより再生映像信号を一定の
直流電位にクランプする回路である。
出回路6からなっており、被補正信号としての再生映像
信号から水平同期信号を分離して、この水平同期信号を
基に書込クロック発生手段3へ供給する基準信号を発生
するようになっている。同期分離回路5は、再生映像信
号から水平同期信号を分離するとともに、分離した水平
同期信号からクランプ回路2に供給するクランプパルス
を生成する一方、バースト検出回路6に供給するバース
トゲ−斗パルスを生成する回路である。バースト検出回
路6は、上記パーストゲートパルスにより再生映像信号
のバースト信号を取り出し、このバースト信号から書込
クロック発生手段3へ供給する基準信号を発生する回路
である。また、クランプ回路2は、同期分離回路5から
出力されるクランプパルスにより再生映像信号を一定の
直流電位にクランプする回路である。
書込クロック発生手段3は、位相比較器7および■CO
コントロール回路8からなる制御電圧発生部9、電圧制
御発振器(VCO)10、分周器としてのプログラマブ
ル分周器11および分周比設定回路12により構成され
、これらによって形成されるPLL回路で基準信号に応
じた書込クロックを発生する回路である。位相比較器7
は、基準信号とプログラマブル分周器IIの出力信号と
の周波数および位相を比較し、その差を検出して誤差信
号を出力する回路である。VCOコントロール回路8は
、低域フィルタ等からなっており、上記の差がなくなる
ように誤差信号から電圧制御発振器IOの発振周波数を
変化させる制御電圧を生成する回路である。電圧制御発
振器10は、上記制御電圧に基づいて発振周波数を変化
させることができる発振器である。
コントロール回路8からなる制御電圧発生部9、電圧制
御発振器(VCO)10、分周器としてのプログラマブ
ル分周器11および分周比設定回路12により構成され
、これらによって形成されるPLL回路で基準信号に応
じた書込クロックを発生する回路である。位相比較器7
は、基準信号とプログラマブル分周器IIの出力信号と
の周波数および位相を比較し、その差を検出して誤差信
号を出力する回路である。VCOコントロール回路8は
、低域フィルタ等からなっており、上記の差がなくなる
ように誤差信号から電圧制御発振器IOの発振周波数を
変化させる制御電圧を生成する回路である。電圧制御発
振器10は、上記制御電圧に基づいて発振周波数を変化
させることができる発振器である。
プログラマブル分周器11は、カウンタからなり、電圧
制御発振器10からの出力信号を任意の周波数に分周し
うるように構成されている回路である。分周比設定回路
12は、各種の特殊再生モードに応じてプログラマブル
分周器11の分周比を設定する回路であり、設定される
分周比に対応する上記カウンタのロードデータを予め記
憶したROMを有している。つまり、分周比設定回路1
2は、図示しないシステムコントロール回路から、上記
特殊再生モードに応じた制御信号が出力されると、これ
に対応する上記ロードデータがROMから出力されるよ
うになっている。従って、プログラマブル分周器11は
、分周IL設定回路12から供給されるロードデータに
より、分周比の設定が変更されるようになっている。
制御発振器10からの出力信号を任意の周波数に分周し
うるように構成されている回路である。分周比設定回路
12は、各種の特殊再生モードに応じてプログラマブル
分周器11の分周比を設定する回路であり、設定される
分周比に対応する上記カウンタのロードデータを予め記
憶したROMを有している。つまり、分周比設定回路1
2は、図示しないシステムコントロール回路から、上記
特殊再生モードに応じた制御信号が出力されると、これ
に対応する上記ロードデータがROMから出力されるよ
うになっている。従って、プログラマブル分周器11は
、分周IL設定回路12から供給されるロードデータに
より、分周比の設定が変更されるようになっている。
書込/読出手段4は、A/D変換器(A/D)13、メ
モリ14、リセットパルス発注回路15、アドレス発生
部16およびD/A変換器(D/A)17を備えており
、再生映像信号に所定のディジタル処理を施すことによ
り時間軸補正を行うようになっている。
モリ14、リセットパルス発注回路15、アドレス発生
部16およびD/A変換器(D/A)17を備えており
、再生映像信号に所定のディジタル処理を施すことによ
り時間軸補正を行うようになっている。
A/D変換器13は、前記クランプ回路2から出力され
る再生映像信号を、サンプリングクロックに上記回込ク
ロック発生手段3から出力される書込クロックを用いて
ディジタル化する回路である。メモリ14は、A/D変
換器13を経た再生映像信号のディジタルデータを1水
平走査期間毎に書き込んで一時的に保持し、このディジ
タルデータを1水平走査期間毎に読み出すようになって
いる。メモリ14の書き込みは、上記書込クロックで行
われる一方、読み出しは、図示しない読出クロック発生
部により一定周波数の基準同期信号に基づいて得られた
読出クロックで行われる。
る再生映像信号を、サンプリングクロックに上記回込ク
ロック発生手段3から出力される書込クロックを用いて
ディジタル化する回路である。メモリ14は、A/D変
換器13を経た再生映像信号のディジタルデータを1水
平走査期間毎に書き込んで一時的に保持し、このディジ
タルデータを1水平走査期間毎に読み出すようになって
いる。メモリ14の書き込みは、上記書込クロックで行
われる一方、読み出しは、図示しない読出クロック発生
部により一定周波数の基準同期信号に基づいて得られた
読出クロックで行われる。
リセットパルス発生回路15は、上記書込クロックに基
づいて再生映像信号の水平同期信号に同期したパルスを
発生する回路である。アドレス発生部16は、リセット
パルス発生回路15から出力されるリセットパルスによ
り、メモリ14における書込アドレスを1水平走査期間
毎にリセットすることにより、書込アドレスを順次変更
する回路である。D/A変換器17は、メモリ14から
読み出された画像データをD/A変換する回路である。
づいて再生映像信号の水平同期信号に同期したパルスを
発生する回路である。アドレス発生部16は、リセット
パルス発生回路15から出力されるリセットパルスによ
り、メモリ14における書込アドレスを1水平走査期間
毎にリセットすることにより、書込アドレスを順次変更
する回路である。D/A変換器17は、メモリ14から
読み出された画像データをD/A変換する回路である。
」二記の構成において、入力された再生映像信号は、基
準信号発生部lにおける同期分離回路5で水平同期信号
が分離されるとともに、バースト検出回路6で同期分離
回路5が出力するパーストゲートパルスによりバースト
信号が取り出される。
準信号発生部lにおける同期分離回路5で水平同期信号
が分離されるとともに、バースト検出回路6で同期分離
回路5が出力するパーストゲートパルスによりバースト
信号が取り出される。
そして、このバースト信号から生成された基準信号が、
書込クロック発生手段3を構成するP L L回路に出
力される。
書込クロック発生手段3を構成するP L L回路に出
力される。
ここで、通常再生時において、再生映像信号の時間軸が
変動している場合、書込クロック発生手段3における電
圧制御発振器10の出力信号すなわち書込クロックは、
プログラマブル分周器11Gこより通常再生モードに応
じた分周比で分周される。制御電圧発生部9では、分周
された書込クロックが、位相比較器7により上記基準信
号と周波数および位相を比較されて誤差信号が出力され
、さらに、この誤差信号に基づいて■COコントロール
回路8から制御電圧が出力される。従って、電圧制御発
振器10からは、制御電圧により調整された発振周波数
および位相の書込クロックが出力される。
変動している場合、書込クロック発生手段3における電
圧制御発振器10の出力信号すなわち書込クロックは、
プログラマブル分周器11Gこより通常再生モードに応
じた分周比で分周される。制御電圧発生部9では、分周
された書込クロックが、位相比較器7により上記基準信
号と周波数および位相を比較されて誤差信号が出力され
、さらに、この誤差信号に基づいて■COコントロール
回路8から制御電圧が出力される。従って、電圧制御発
振器10からは、制御電圧により調整された発振周波数
および位相の書込クロックが出力される。
このように、書込クロック発生手段3では、上記のよう
な処理が繰り返されて、書込クロックの周波数および位
相が基準信号の周波数および位相に応じた目標値に瞬時
にロックされるため、再生映像信号の時間軸変動に追従
した書込クロックが得られる。
な処理が繰り返されて、書込クロックの周波数および位
相が基準信号の周波数および位相に応じた目標値に瞬時
にロックされるため、再生映像信号の時間軸変動に追従
した書込クロックが得られる。
一方、クランプ回路2に入力された再生映像信号は、同
期分離回路5のクランプパルスにより一定の直流電位に
クランプされた後、上記書込クロックをサンプリングク
ロックとしてA/D変換器13によりディジタル化され
、メモリ14に上記書込クロックで画像データとして書
き込まれる。
期分離回路5のクランプパルスにより一定の直流電位に
クランプされた後、上記書込クロックをサンプリングク
ロックとしてA/D変換器13によりディジタル化され
、メモリ14に上記書込クロックで画像データとして書
き込まれる。
この書き込みは、書込アドレスが、アドレス発生部16
によりリセットパルス発生回路15のリセットパルスを
用いてリセットされることで、l水平走査期間毎に順次
行われる。このようにして書き込まれた画像データは、
時間軸変動のない基準同期信号から得られた読出クロッ
クで、図示しない読出アドレス発生部により指定された
アドレスのものから1水平走査期間毎に読み出され、D
/A変換器17でアナログ化されて、時間軸の補正され
た再生映像信号として出力される。
によりリセットパルス発生回路15のリセットパルスを
用いてリセットされることで、l水平走査期間毎に順次
行われる。このようにして書き込まれた画像データは、
時間軸変動のない基準同期信号から得られた読出クロッ
クで、図示しない読出アドレス発生部により指定された
アドレスのものから1水平走査期間毎に読み出され、D
/A変換器17でアナログ化されて、時間軸の補正され
た再生映像信号として出力される。
また、高速サーチ等の特殊再生時においては、通常再生
時に比べ再生映像信号の時間軸の変動が大きくなってい
るが、この場合は、システムコントロール回路から出力
される制御信号に応して、書込クロック発生手段3にお
ける分周比設定回路12からプログラマブル分周器11
へロードデータが出力される。これにより、プログラマ
ブル°分周器11におけるカウンタは、分周比の設定が
変更されるので、電圧制御発振器10から出力される書
込クロックは、目標の周波数および位相に容易にロック
される。従って、上記のように再生映像信号の時間軸変
動が大きい場合でも、プログラマブル分周器11の分周
比を変更することにより、2込クロツクを容易に時間軸
変動に追従させることができる。
時に比べ再生映像信号の時間軸の変動が大きくなってい
るが、この場合は、システムコントロール回路から出力
される制御信号に応して、書込クロック発生手段3にお
ける分周比設定回路12からプログラマブル分周器11
へロードデータが出力される。これにより、プログラマ
ブル°分周器11におけるカウンタは、分周比の設定が
変更されるので、電圧制御発振器10から出力される書
込クロックは、目標の周波数および位相に容易にロック
される。従って、上記のように再生映像信号の時間軸変
動が大きい場合でも、プログラマブル分周器11の分周
比を変更することにより、2込クロツクを容易に時間軸
変動に追従させることができる。
〔発明の効果]
本発明に係る時間軸補正回路は、以上のように、書込ク
ロック発生手段における分周器が、分周比の設定を必要
に応じて変更しうるようになされているので、時間軸変
動が大きい被補正信号の時間軸補正を行う場合でも、電
圧制御発振器の出力信号を被補正信号の時間軸変動に追
従させることができる。それゆえ、時間軸変動の大きな
被補正信号でも正確に時間軸補正を施すことができると
いう効果を奏する。
ロック発生手段における分周器が、分周比の設定を必要
に応じて変更しうるようになされているので、時間軸変
動が大きい被補正信号の時間軸補正を行う場合でも、電
圧制御発振器の出力信号を被補正信号の時間軸変動に追
従させることができる。それゆえ、時間軸変動の大きな
被補正信号でも正確に時間軸補正を施すことができると
いう効果を奏する。
第1図は本発明の一実施例を示すものであって、時間軸
補正回路の構成を示すブロック図である。 第2図は従来例を示すものであって、時間軸補正回路の
構成を示すブロック図である。 ■は基準信号発生部、3は書込クロック発生手段、4は
書込/読出手段、9は制御電圧発生部、10は電圧制御
発振器、11はプログラマブル分周器(分周器)、12
は分周比設定回路である。
補正回路の構成を示すブロック図である。 第2図は従来例を示すものであって、時間軸補正回路の
構成を示すブロック図である。 ■は基準信号発生部、3は書込クロック発生手段、4は
書込/読出手段、9は制御電圧発生部、10は電圧制御
発振器、11はプログラマブル分周器(分周器)、12
は分周比設定回路である。
Claims (1)
- 【特許請求の範囲】 1、被補正信号から分離した同期信号を基に基準信号を
発生する基準信号発生部と、制御電圧により発振周波数
が可変となる電圧制御発振器と、電圧制御発振器の出力
信号を分周する分周器と、分周器の出力信号と上記基準
信号との周波数および位相を比較してその差がなくなる
ように上記制御電圧を発生する制御電圧発生部とを有し
、電圧制御発振器の出力信号を上記基準信号に応じた書
込クロックとして得る書込クロック発生手段と、被補正
信号をディジタル化して上記信号書込クロックでメモリ
に書き込むとともに、一定周波数の基準同期信号から得
られた読出クロックで読み出してアナログ化する書込/
読出手段とを備えた時間軸補正回路において、 上記分周器は、分周比が必要に応じて変更しうるように
なされていることを特徴とする時間軸補正回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1341022A JPH03198592A (ja) | 1989-12-27 | 1989-12-27 | 時間軸補正回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1341022A JPH03198592A (ja) | 1989-12-27 | 1989-12-27 | 時間軸補正回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03198592A true JPH03198592A (ja) | 1991-08-29 |
Family
ID=18342497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1341022A Pending JPH03198592A (ja) | 1989-12-27 | 1989-12-27 | 時間軸補正回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03198592A (ja) |
-
1989
- 1989-12-27 JP JP1341022A patent/JPH03198592A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4772950A (en) | Method and apparatus for sampling and processing a video signal | |
JP2995923B2 (ja) | 同期クロック発生回路 | |
US4922118A (en) | Apparatus for increasing number of scanning lines | |
JPH03198592A (ja) | 時間軸補正回路 | |
US4489287A (en) | Phase synchronizing circuit for digital data reproduction | |
US5206768A (en) | Method and apparatus for writing video signal in memory | |
EP0460964A2 (en) | Time base correcting apparatus | |
JPH0447784A (ja) | 同期検出装置 | |
JPS61219286A (ja) | 時間軸補正装置の書込クロツク発生回路 | |
KR100189877B1 (ko) | 시간축 보정장치 | |
JP2679032B2 (ja) | ビデオデイスク再生装置 | |
JPS63272191A (ja) | 時間軸変動補正回路 | |
JP3212201B2 (ja) | 時間軸補正回路 | |
JP3123612B2 (ja) | 時間軸補正装置 | |
JPH01185086A (ja) | タイムベースコレクタ | |
JPH0644809B2 (ja) | 音声信号の再生位相制御回路 | |
JPH02294178A (ja) | 時間軸誤差補正装置 | |
JPS6113785A (ja) | 時間軸エラ−補正装置 | |
JPH08265798A (ja) | タイムベースコレクタ回路 | |
JPH04237285A (ja) | 時間軸補正装置 | |
JPH01194689A (ja) | 画像記録方法および装置 | |
JPH01220996A (ja) | 高速位相合せ回路 | |
JPH02246493A (ja) | デジタル信号処理回路 | |
JPS6110378A (ja) | 映像信号の時間軸補正装置 | |
JPH0453067A (ja) | 時間軸補正回路 |