JP3440238B2 - 液晶表示装置への半導体装置の実装構造およびその半導体装置 - Google Patents
液晶表示装置への半導体装置の実装構造およびその半導体装置Info
- Publication number
- JP3440238B2 JP3440238B2 JP2000595199A JP2000595199A JP3440238B2 JP 3440238 B2 JP3440238 B2 JP 3440238B2 JP 2000595199 A JP2000595199 A JP 2000595199A JP 2000595199 A JP2000595199 A JP 2000595199A JP 3440238 B2 JP3440238 B2 JP 3440238B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- liquid crystal
- electrode
- crystal display
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Description
【0001】
【発明の属する技術分野】この発明は、液晶表示装置の
基板上にその液晶表示装置を駆動するための半導体装置
を電気的および機械的に接続するように装着する実装構
造、およびその半導体装置、特に液晶表示装置との電気
的接続のための突起電極(バンプ)を備えた表面実装型
の半導体装置に関する。
基板上にその液晶表示装置を駆動するための半導体装置
を電気的および機械的に接続するように装着する実装構
造、およびその半導体装置、特に液晶表示装置との電気
的接続のための突起電極(バンプ)を備えた表面実装型
の半導体装置に関する。
【0002】
【従来の技術】集積回路(IC)や大規模集積回路(L
SI)などを構成する半導体装置として表面実装型の半
導体装置が多く使用されるようになっている。そして、
表面実装型の半導体装置には、回路基板に実装する際に
その配線パターンと電気的および機械的に接続するため
に、表面に多数の突起電極(Bump)が列設されているも
のがある。その一例として、ストレートウォール形状の
突起電極を備えた半導体装置の断面構造を図15に示
す。
SI)などを構成する半導体装置として表面実装型の半
導体装置が多く使用されるようになっている。そして、
表面実装型の半導体装置には、回路基板に実装する際に
その配線パターンと電気的および機械的に接続するため
に、表面に多数の突起電極(Bump)が列設されているも
のがある。その一例として、ストレートウォール形状の
突起電極を備えた半導体装置の断面構造を図15に示
す。
【0003】この半導体装置は、集積回路(図示は省略
している)を形成した半導体チップ72の表面(図では
上面)に、外部回路と接続するための電極パッド74
が、紙面に垂直な方向の側縁に沿って多数設けられてい
る。なお、図15では半導体基板72の左右両側縁に沿
う各列の1個ずつの電極パッド74,74だけを示して
いる。その各電極パッド74の周縁部を被覆し、その内
側を露出させるように開口部を形成した絶縁膜76が、
その半導体チップ72上の全面に設けられ、その絶縁膜
76の開口部の周縁部と電極パッド74の露出部に密着
して下部電極79が設けられている。さらに、その下部
電極79上にストレートウォール状に形成された突起電
極78が設けられている。
している)を形成した半導体チップ72の表面(図では
上面)に、外部回路と接続するための電極パッド74
が、紙面に垂直な方向の側縁に沿って多数設けられてい
る。なお、図15では半導体基板72の左右両側縁に沿
う各列の1個ずつの電極パッド74,74だけを示して
いる。その各電極パッド74の周縁部を被覆し、その内
側を露出させるように開口部を形成した絶縁膜76が、
その半導体チップ72上の全面に設けられ、その絶縁膜
76の開口部の周縁部と電極パッド74の露出部に密着
して下部電極79が設けられている。さらに、その下部
電極79上にストレートウォール状に形成された突起電
極78が設けられている。
【0004】この半導体装置は、突起電極78をストレ
ートウォール状に形成している。これに対して、突起電
極をその基部よりも上部が大きなマッシュルーム状に形
成したものもある。しかし、ストレートウォール状の突
起電極の方が、半導体基板72に沿う横方向への広がり
を少なくすることができ、それだけ突起電極の配設密度
を高くして外部回路との接続ピッチを微細化することが
できる。液晶表示装置の駆動用半導体装置としても、こ
のような突起電極を備えた表面実装型の半導体装置が用
いられるようになり、液晶表示装置の液晶パネルを構成
するガラス基板の周辺部に、駆動用(走査用および信号
入力用)の複数個の半導体装置が実装されるようになっ
ている。
ートウォール状に形成している。これに対して、突起電
極をその基部よりも上部が大きなマッシュルーム状に形
成したものもある。しかし、ストレートウォール状の突
起電極の方が、半導体基板72に沿う横方向への広がり
を少なくすることができ、それだけ突起電極の配設密度
を高くして外部回路との接続ピッチを微細化することが
できる。液晶表示装置の駆動用半導体装置としても、こ
のような突起電極を備えた表面実装型の半導体装置が用
いられるようになり、液晶表示装置の液晶パネルを構成
するガラス基板の周辺部に、駆動用(走査用および信号
入力用)の複数個の半導体装置が実装されるようになっ
ている。
【0005】そこで、従来のこのような液晶表示装置へ
の半導体装置の実装構造の例を、図16によって説明す
る。80は液晶表示装置であり、液晶パネルを構成する
第1,第2の基板81,82の間に液晶85をシール材
86によって封入しており、第1の基板81が第2の基
板82より延設している領域8が、この液晶表示装置8
0を駆動する半導体装置71を実装するための領域であ
る。第1,第2の基板81,82としては、一般にガラ
ス基板が使用されるが、透明な樹脂基板などを用いても
よい。
の半導体装置の実装構造の例を、図16によって説明す
る。80は液晶表示装置であり、液晶パネルを構成する
第1,第2の基板81,82の間に液晶85をシール材
86によって封入しており、第1の基板81が第2の基
板82より延設している領域8が、この液晶表示装置8
0を駆動する半導体装置71を実装するための領域であ
る。第1,第2の基板81,82としては、一般にガラ
ス基板が使用されるが、透明な樹脂基板などを用いても
よい。
【0006】第1の基板81の上面には液晶85を封入
している内部から領域8に延びる多数の走査電極83
と、外部への接続端子となる多数の端子電極88が、紙
面に垂直な方向に並んで透明電極膜によってパターン形
成されている。第2の基板82の液晶85を挟んで走査
電極83と対向する内面には、多数の信号電極84が図
で左右方向に並んで透明導電膜によってパターン形成さ
れている。この液晶表示装置80の第1の基板81の領
域8上に、絶縁性接着剤に導電性粒子52を分散させた
異方性導電接着剤50を塗布する。そして、半導体装置
71を図15に示した姿勢に対して上下を逆にした姿勢
で、その第1の基板81の領域8上に、各突起電極78
を接続する走査電極83および端子電極88と位置合わ
せして配置する。
している内部から領域8に延びる多数の走査電極83
と、外部への接続端子となる多数の端子電極88が、紙
面に垂直な方向に並んで透明電極膜によってパターン形
成されている。第2の基板82の液晶85を挟んで走査
電極83と対向する内面には、多数の信号電極84が図
で左右方向に並んで透明導電膜によってパターン形成さ
れている。この液晶表示装置80の第1の基板81の領
域8上に、絶縁性接着剤に導電性粒子52を分散させた
異方性導電接着剤50を塗布する。そして、半導体装置
71を図15に示した姿勢に対して上下を逆にした姿勢
で、その第1の基板81の領域8上に、各突起電極78
を接続する走査電極83および端子電極88と位置合わ
せして配置する。
【0007】このように、半導体装置71を異方性導電
接着剤50が塗布された第1の基板81上にセットした
状態で、半導体装置71を第1の基板81に対して加圧
するとともに加熱処理することにより、各突起電極78
を異方性導電接着剤50中の導電性粒子52を介して走
査電極83および端子電極88に電気的に接続させる。
同時に、この半導体装置71は異方性導電接着剤50中
の絶縁性接着剤によって第1の基板81に接着固定され
る。また、第1の基板81上の端子電極88を形成した
部分に、可撓性プリント基板(FPC)60の端部を配
置する。このFPC60には半導体装置71に電源及び
入力信号を与えるための銅箔による配線パターン(図示
せず)が形成されている。
接着剤50が塗布された第1の基板81上にセットした
状態で、半導体装置71を第1の基板81に対して加圧
するとともに加熱処理することにより、各突起電極78
を異方性導電接着剤50中の導電性粒子52を介して走
査電極83および端子電極88に電気的に接続させる。
同時に、この半導体装置71は異方性導電接着剤50中
の絶縁性接着剤によって第1の基板81に接着固定され
る。また、第1の基板81上の端子電極88を形成した
部分に、可撓性プリント基板(FPC)60の端部を配
置する。このFPC60には半導体装置71に電源及び
入力信号を与えるための銅箔による配線パターン(図示
せず)が形成されている。
【0008】そして、その配線パターンも第1の基板8
1上の端子電極88に、異方性導電接着剤50中の導電
性粒子52を介して電気的に接続させると共に、そのF
PC60の端部が第1の基板81に接着固定される。こ
のように半導体装置71を実装することにより、突起電
極78と第1の基板81上の走査電極83との間、およ
びFPC60の配線パターンと第1の基板81上の端子
電極88との間に異方性導電接着剤50中の導電性粒子
52がそれぞれ確保され、それによってそれぞれの電気
的接続がなされ、また絶縁性接着剤により機械的に接続
される。
1上の端子電極88に、異方性導電接着剤50中の導電
性粒子52を介して電気的に接続させると共に、そのF
PC60の端部が第1の基板81に接着固定される。こ
のように半導体装置71を実装することにより、突起電
極78と第1の基板81上の走査電極83との間、およ
びFPC60の配線パターンと第1の基板81上の端子
電極88との間に異方性導電接着剤50中の導電性粒子
52がそれぞれ確保され、それによってそれぞれの電気
的接続がなされ、また絶縁性接着剤により機械的に接続
される。
【0009】その後、この半導体装置71及びFPC6
0の接続部の上面とその周辺部に保護材(mold resin)6
2を塗布する。これにより、突起電極78と走査電極8
3との接続部と、FPC60と端子電極88との接続部
への水分の進入を防止すると共に、機械的な保護を行な
って信頼性を高めることができる。
0の接続部の上面とその周辺部に保護材(mold resin)6
2を塗布する。これにより、突起電極78と走査電極8
3との接続部と、FPC60と端子電極88との接続部
への水分の進入を防止すると共に、機械的な保護を行な
って信頼性を高めることができる。
【0010】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の液晶表示装置への半導体装置の実装構造で
は、その接続部(図16の領域8)としてかなり大きな
面積が必要であるため、液晶表示装置の小型化の妨げと
なるという問題があった。例えば、液晶表示装置80へ
の半導体装置71およびFPC60の接続部となる領域
8は、半導体装置71の幅寸法2mmと、半導体装置7
1の接続余裕度として1mmと、FPC60の接続代と
して2mm必要であるため、約5mmであった。
うな従来の液晶表示装置への半導体装置の実装構造で
は、その接続部(図16の領域8)としてかなり大きな
面積が必要であるため、液晶表示装置の小型化の妨げと
なるという問題があった。例えば、液晶表示装置80へ
の半導体装置71およびFPC60の接続部となる領域
8は、半導体装置71の幅寸法2mmと、半導体装置7
1の接続余裕度として1mmと、FPC60の接続代と
して2mm必要であるため、約5mmであった。
【0011】このような液晶表示装置80の半導体装置
を実装するための領域8は、液晶パネルの非表示部であ
り、表示部の面積に対して液晶パネルのモジュール寸法
はかなり大きなものとなってしまっていた。
を実装するための領域8は、液晶パネルの非表示部であ
り、表示部の面積に対して液晶パネルのモジュール寸法
はかなり大きなものとなってしまっていた。
【0012】この発明は上記の問題を解決するためにな
されたものであり、液晶表示装置の半導体装置を実装す
る部分の面積、さらには可撓性プリント基板を半導体装
置に接続するための部分も含めて、その面積を小さくし
て液晶表示装置の小型化を実現することを目的とし、そ
のための液晶表示装置への半導体装置の実装構造および
その半導体装置を提供する。
されたものであり、液晶表示装置の半導体装置を実装す
る部分の面積、さらには可撓性プリント基板を半導体装
置に接続するための部分も含めて、その面積を小さくし
て液晶表示装置の小型化を実現することを目的とし、そ
のための液晶表示装置への半導体装置の実装構造および
その半導体装置を提供する。
【0013】この発明による液晶表示装置への半導体装
置の実装構造は、走査電極を形成した第1の基板と、そ
の走査電極と対向する信号電極を形成した第2の基板と
の間に液晶を封入してなる液晶表示装置に、集積回路を
形成した半導体チップの表面に設けられた電極パッドに
下部電極を介して導通する突起電極が、該半導体チップ
の表(おもて)面と側面とにまたがって設けられた半導体
装置を実装するものである。そして、その半導体装置
を、上記半導体基板の側面を液晶表示装置の第1および
第2の基板の一方が他方より延設している部分の表面に
対向させて装着し、上記突起電極を該一方の基板上の電
極と接続させる。
置の実装構造は、走査電極を形成した第1の基板と、そ
の走査電極と対向する信号電極を形成した第2の基板と
の間に液晶を封入してなる液晶表示装置に、集積回路を
形成した半導体チップの表面に設けられた電極パッドに
下部電極を介して導通する突起電極が、該半導体チップ
の表(おもて)面と側面とにまたがって設けられた半導体
装置を実装するものである。そして、その半導体装置
を、上記半導体基板の側面を液晶表示装置の第1および
第2の基板の一方が他方より延設している部分の表面に
対向させて装着し、上記突起電極を該一方の基板上の電
極と接続させる。
【0014】その半導体装置の突起電極を、半導体チッ
プの表(おもて)面と第1の側面とにまたがって設けると
共に、該半導体チップの表面とその第1の側面に対して
反対側の第2の側面とにまたがっても設け、その半導体
装置を、上記半導体チップの第1の側面を液晶表示装置
の上記第1および第2の基板の一方が他方より延設して
いる部分の表面に対向させて装着し、その第1の側面に
またがる突起電極を上記一方の基板上の電極と接続させ
ると共に、その半導体チップの上記第2の側面に可撓性
プリント基板を接続して、その配線パターン(プリント
配線)と該第2の側面にまたがる突起電極とを導通させ
るようにするとよい。
プの表(おもて)面と第1の側面とにまたがって設けると
共に、該半導体チップの表面とその第1の側面に対して
反対側の第2の側面とにまたがっても設け、その半導体
装置を、上記半導体チップの第1の側面を液晶表示装置
の上記第1および第2の基板の一方が他方より延設して
いる部分の表面に対向させて装着し、その第1の側面に
またがる突起電極を上記一方の基板上の電極と接続させ
ると共に、その半導体チップの上記第2の側面に可撓性
プリント基板を接続して、その配線パターン(プリント
配線)と該第2の側面にまたがる突起電極とを導通させ
るようにするとよい。
【0015】あるいは、上記半導体装置の突起電極を、
半導体チップの表(おもて)面と第1の側面とにまたがっ
て設けると共に、該半導体チップの表面とその第1の側
面に直交する第3の側面とにまたがっても設け、その半
導体装置を、上記半導体チップの第1の側面を液晶表示
装置の上記第1および第2の基板の一方が他方より延設
している部分の表面に対向させて装着し、その第1の側
面にまたがる突起電極を上記一方の基板上の電極と接続
させると共に、その半導体チップの上記第3の側面に可
撓性プリント基板を接続して、その配線パターン(プリ
ント配線)と該第3の側面にまたがる突起電極とを導通
させるようにしてもよい。
半導体チップの表(おもて)面と第1の側面とにまたがっ
て設けると共に、該半導体チップの表面とその第1の側
面に直交する第3の側面とにまたがっても設け、その半
導体装置を、上記半導体チップの第1の側面を液晶表示
装置の上記第1および第2の基板の一方が他方より延設
している部分の表面に対向させて装着し、その第1の側
面にまたがる突起電極を上記一方の基板上の電極と接続
させると共に、その半導体チップの上記第3の側面に可
撓性プリント基板を接続して、その配線パターン(プリ
ント配線)と該第3の側面にまたがる突起電極とを導通
させるようにしてもよい。
【0016】また、この発明による半導体装置は、走査
電極を形成した第1の基板と、その走査電極と対向する
信号電極を形成した第2の基板上との間に液晶を封入し
てなる液晶表示装置に実装され、該液晶表示装置を駆動
する半導体装置であり、集積回路を形成するとともにそ
れを外部に接続するための電極パッドを表面の周縁部付
近に設けた半導体チップと、その半導体チップ上に形成
され各電極パッドを露出させる開口を有する絶縁膜と、
上記各電極パッド上にそれぞれ設けられた下部電極と、
その下部電極を介して上記電極パッドと導通し、上記半
導体チップの表(おもて)面と側面とにまたがって設けら
れた複数の突起電極とを有する。
電極を形成した第1の基板と、その走査電極と対向する
信号電極を形成した第2の基板上との間に液晶を封入し
てなる液晶表示装置に実装され、該液晶表示装置を駆動
する半導体装置であり、集積回路を形成するとともにそ
れを外部に接続するための電極パッドを表面の周縁部付
近に設けた半導体チップと、その半導体チップ上に形成
され各電極パッドを露出させる開口を有する絶縁膜と、
上記各電極パッド上にそれぞれ設けられた下部電極と、
その下部電極を介して上記電極パッドと導通し、上記半
導体チップの表(おもて)面と側面とにまたがって設けら
れた複数の突起電極とを有する。
【0017】上記半導体チップの突起電極が設けられる
側面は、上記表(おもて)面側に段差を有する形状をなし
ているとよい。また、上記突起電極が半導体チップの上
記側面より突出して設けられているのが望ましい。上記
半導体チップの側面が段差を有する場合には、その側面
の最外面より突出するように上記突起電極を設けるとよ
い。さらに、上記突起電極を、下部電極側から銅層と金
層、銅層とニッケル層と金層のような複数の金属層によ
って構成するとよい。
側面は、上記表(おもて)面側に段差を有する形状をなし
ているとよい。また、上記突起電極が半導体チップの上
記側面より突出して設けられているのが望ましい。上記
半導体チップの側面が段差を有する場合には、その側面
の最外面より突出するように上記突起電極を設けるとよ
い。さらに、上記突起電極を、下部電極側から銅層と金
層、銅層とニッケル層と金層のような複数の金属層によ
って構成するとよい。
【0018】
まず、図2によって、この発明による液晶表示装置に実
装される半導体装置の実施形態を説明する。
装される半導体装置の実施形態を説明する。
【0019】図2は、液晶表示装置に実装され、その液
晶表示装置を駆動するこの発明による表面実装型の半導
体装置の構造を示す断面図である。この半導体装置1
は、集積回路(図示は省略している)を形成するととも
に、それを外部に接続するための電極パッド14を表
(おもて)面12aの周縁部(この例では紙面に垂直な
左右両側面12b,12cの縁部)付近に設けた半導体
チップ12と、その半導体チップ12上に形成され、各
電極パッド14を露出させる開口16aを有する絶縁膜
16と、各電極パッド14上にそれぞれ設けられた下部
電極19と、その下部電極19を介して電極パッド14
と個別に導通し、半導体チップ12の表面12aと第1
の側面12b又はそれと反対側の第2の側面12cとに
またがって設けられた突起電極(バンプ)24とからな
る。
晶表示装置を駆動するこの発明による表面実装型の半導
体装置の構造を示す断面図である。この半導体装置1
は、集積回路(図示は省略している)を形成するととも
に、それを外部に接続するための電極パッド14を表
(おもて)面12aの周縁部(この例では紙面に垂直な
左右両側面12b,12cの縁部)付近に設けた半導体
チップ12と、その半導体チップ12上に形成され、各
電極パッド14を露出させる開口16aを有する絶縁膜
16と、各電極パッド14上にそれぞれ設けられた下部
電極19と、その下部電極19を介して電極パッド14
と個別に導通し、半導体チップ12の表面12aと第1
の側面12b又はそれと反対側の第2の側面12cとに
またがって設けられた突起電極(バンプ)24とからな
る。
【0020】その半導体チップ12の突起電極24が設
けられる側面12b,12cは、表面12a側に段差1
2d,12eを有する形状をなしており、その段差部に
沿って下部電極19が電極パッド14上から延設してお
り、その下部電極19を覆うように、各突起電極24が
形成されている。その各突起電極24の側面は、半導体
チップ12の側面12b又は12c、すなわち段差を有
する側面の最外面より1〜10μm突出している。この
実施形態の突起電極24は、銅(Cu)層による内側突起
電極22と金(Au)層による外側突起電極23の2つの
金属層で構成されている。なお、この突起電極24を、
金などの酸化しにくい単一金属で構成してもよいし、銅
層とニッケル層と金層などの3層で構成することもでき
る。
けられる側面12b,12cは、表面12a側に段差1
2d,12eを有する形状をなしており、その段差部に
沿って下部電極19が電極パッド14上から延設してお
り、その下部電極19を覆うように、各突起電極24が
形成されている。その各突起電極24の側面は、半導体
チップ12の側面12b又は12c、すなわち段差を有
する側面の最外面より1〜10μm突出している。この
実施形態の突起電極24は、銅(Cu)層による内側突起
電極22と金(Au)層による外側突起電極23の2つの
金属層で構成されている。なお、この突起電極24を、
金などの酸化しにくい単一金属で構成してもよいし、銅
層とニッケル層と金層などの3層で構成することもでき
る。
【0021】〔実装構造:図1〕
次に、この半導体装置を液晶表示装置に実装した実装構
造を図1によって説明する。80は液晶表示装置であ
り、その液晶パネルを構成する各部には、図16に示し
た従来の液晶表示装置と対応する部分には同一の符号を
付してある。走査電極83を形成したガラス基板である
第1の基板81と、その走査電極83と対向する信号電
極84を形成したガラス基板である第2の基板82との
間に液晶85をシール材86によって封入してなる液晶
表示装置80に、この液晶表示装置80を駆動するため
の半導体装置1を実装する。
造を図1によって説明する。80は液晶表示装置であ
り、その液晶パネルを構成する各部には、図16に示し
た従来の液晶表示装置と対応する部分には同一の符号を
付してある。走査電極83を形成したガラス基板である
第1の基板81と、その走査電極83と対向する信号電
極84を形成したガラス基板である第2の基板82との
間に液晶85をシール材86によって封入してなる液晶
表示装置80に、この液晶表示装置80を駆動するため
の半導体装置1を実装する。
【0022】その半導体装置1は、図2によって説明し
たように、集積回路を形成した半導体チップ12の表面
12aと第1の側面12b又は第2の側面12cにまた
がって突起電極24が設けられている。その半導体装置
1を、図1に示すように立てた状態にして、半導体チッ
プ12の一方の側面を液晶表示装置80の第1の基板8
1が第2の基板82より延設している領域(部分)の表
面に対向させて装着し、図で下側の突起電極24を第1
の基板81上の走査電極83と接続させる。
たように、集積回路を形成した半導体チップ12の表面
12aと第1の側面12b又は第2の側面12cにまた
がって突起電極24が設けられている。その半導体装置
1を、図1に示すように立てた状態にして、半導体チッ
プ12の一方の側面を液晶表示装置80の第1の基板8
1が第2の基板82より延設している領域(部分)の表
面に対向させて装着し、図で下側の突起電極24を第1
の基板81上の走査電極83と接続させる。
【0023】その突起電極24と第1の基板81上の走
査電極83との間に、絶縁性接着剤に導電性粒子を分散
させた異方性導電接着剤50を介在させ、半導体装置1
を第1の基板81に対して加圧しながら加熱することに
より、その導電性粒子によって、各突起電極24と各走
査電極83とが電気的に接続される。また、この半導体
装置1の図で上側の側面上には、異方性導電接着剤50
によって可撓性プリント基板(FPC)60の端部を加
圧接着し、その導電性粒子によって、図で上側の突起電
極24とFPC60に形成された配線パターンとを電気
的に接続(導通)させる。
査電極83との間に、絶縁性接着剤に導電性粒子を分散
させた異方性導電接着剤50を介在させ、半導体装置1
を第1の基板81に対して加圧しながら加熱することに
より、その導電性粒子によって、各突起電極24と各走
査電極83とが電気的に接続される。また、この半導体
装置1の図で上側の側面上には、異方性導電接着剤50
によって可撓性プリント基板(FPC)60の端部を加
圧接着し、その導電性粒子によって、図で上側の突起電
極24とFPC60に形成された配線パターンとを電気
的に接続(導通)させる。
【0024】この液晶表示装置1の各突起電極24と液
晶表示装置80の第1の基板81の走査電極83および
FPC60の配線パターンとの接続に際しては、FPC
60と半導体装置1と第1の基板81の間を400kg
/cm2 の圧力で加圧しながら、180℃〜220℃
の温度で加熱する。その後、半導体装置1の周囲と液晶
表示装置80の第1,第2の基板81,82およびFP
C60との間に保護材(mold resin)65を充填被覆す
ることにより、各接続部への水分の進入防止と機械的な
保護を図るとともに、半導体装置1と液晶表示装置80
とFPC60とを確実に固着する。
晶表示装置80の第1の基板81の走査電極83および
FPC60の配線パターンとの接続に際しては、FPC
60と半導体装置1と第1の基板81の間を400kg
/cm2 の圧力で加圧しながら、180℃〜220℃
の温度で加熱する。その後、半導体装置1の周囲と液晶
表示装置80の第1,第2の基板81,82およびFP
C60との間に保護材(mold resin)65を充填被覆す
ることにより、各接続部への水分の進入防止と機械的な
保護を図るとともに、半導体装置1と液晶表示装置80
とFPC60とを確実に固着する。
【0025】このように、半導体装置における半導体チ
ップ12の側面で液晶表示装置の基板およびその電極と
の電気的および機械的な接続を行なうことにより、液晶
表示装置の基板上で半導体装置を実装するのに必要な面
積を、図16に示した従来の実装構造に比べ、大幅に減
らして少なくすることができ、液晶パネルの非表示部分
を少なくして液晶表示装置の小型化を図ることができ
る。
ップ12の側面で液晶表示装置の基板およびその電極と
の電気的および機械的な接続を行なうことにより、液晶
表示装置の基板上で半導体装置を実装するのに必要な面
積を、図16に示した従来の実装構造に比べ、大幅に減
らして少なくすることができ、液晶パネルの非表示部分
を少なくして液晶表示装置の小型化を図ることができ
る。
【0026】〔半導体装置の製造方法:図2から図1
0〕 次に、この発明による図2に示した半導体装置の製造方
法について、図3から図10も参照して説明する。図3
に示すように、多数の半導体チップ用の図示しない集積
回路を形成し、表面10aに多数の電極パッド14が列
設された半導体基板(ウエハ)10に、その表面10a
側から第1のダイシング(溝加工)を行なって、溝状の
ストリートライン10sを形成する。このストリートラ
イン10sは隣接する2列の半導体チップ12,12用
の各電極パッド14の列の中間に形成し、半導体基板1
0の板厚が、例えば厚さt=200μm〜300μmで
残るようにする。各電極パッド14はアルミニウムから
なり、この半導体基板10内に形成されている液晶表示
装置を駆動するための多数の集積回路を、それぞれ外部
回路と接続するためのものである。
0〕 次に、この発明による図2に示した半導体装置の製造方
法について、図3から図10も参照して説明する。図3
に示すように、多数の半導体チップ用の図示しない集積
回路を形成し、表面10aに多数の電極パッド14が列
設された半導体基板(ウエハ)10に、その表面10a
側から第1のダイシング(溝加工)を行なって、溝状の
ストリートライン10sを形成する。このストリートラ
イン10sは隣接する2列の半導体チップ12,12用
の各電極パッド14の列の中間に形成し、半導体基板1
0の板厚が、例えば厚さt=200μm〜300μmで
残るようにする。各電極パッド14はアルミニウムから
なり、この半導体基板10内に形成されている液晶表示
装置を駆動するための多数の集積回路を、それぞれ外部
回路と接続するためのものである。
【0027】次に、図4に示すように、半導体基板10
の表面(上面)10aおよびスリートライン10s内の
全面に、感光性ポリイミドからなる絶縁膜16を回転塗
布法によって2μm〜3μmの厚さで形成する。絶縁膜
16としては、感光性ポリイミド以外にボロンやリン、
ボロンとリンとを含有する酸化珪素膜を化学的気相成長
(CVD)プロセスによって形成してもよいし、また窒
化珪素膜をプラズマCVDプロセスによって形成しても
よい。その後、所定のフォトマスクを用いて、感光性ポ
リイミド膜からなる絶縁膜16に対して露光処理をした
後現像処理を行なって、図5に示すように各電極パッド
14上に開口16aを形成するようにパターニングす
る。
の表面(上面)10aおよびスリートライン10s内の
全面に、感光性ポリイミドからなる絶縁膜16を回転塗
布法によって2μm〜3μmの厚さで形成する。絶縁膜
16としては、感光性ポリイミド以外にボロンやリン、
ボロンとリンとを含有する酸化珪素膜を化学的気相成長
(CVD)プロセスによって形成してもよいし、また窒
化珪素膜をプラズマCVDプロセスによって形成しても
よい。その後、所定のフォトマスクを用いて、感光性ポ
リイミド膜からなる絶縁膜16に対して露光処理をした
後現像処理を行なって、図5に示すように各電極パッド
14上に開口16aを形成するようにパターニングす
る。
【0028】次に、図6に示すように、絶縁膜16上と
電極パッド14上を含む半導体基板10の全面に、スパ
ッタリング法によりアルミニウムを膜厚0.8μmで、
クロムを膜厚0.01μmで、さらに銅を膜厚0.8μ
mでそれぞれ順次膜形成を行ない、それによって共通電
極膜18を3層構造で形成する。なお、この共通電極膜
18としては、電極パッド14及び図2に示した内部突
起電極22を形成する電極材料と電気的接続性及び機械
的密着性が良好であって、さらに電極材料相互の拡散が
ない安定した電極材料を使用する必要がある。
電極パッド14上を含む半導体基板10の全面に、スパ
ッタリング法によりアルミニウムを膜厚0.8μmで、
クロムを膜厚0.01μmで、さらに銅を膜厚0.8μ
mでそれぞれ順次膜形成を行ない、それによって共通電
極膜18を3層構造で形成する。なお、この共通電極膜
18としては、電極パッド14及び図2に示した内部突
起電極22を形成する電極材料と電気的接続性及び機械
的密着性が良好であって、さらに電極材料相互の拡散が
ない安定した電極材料を使用する必要がある。
【0029】そのため、この共通電極膜18としては、
前述したアルミニウムとクロムと銅による3層構造のも
のの他に、チタンとパラジウム、チタンと金、チタンと
白金、チタン・タングステン合金とパラジウム、チタン
・タングステン合金と金、チタン・タングステン合金と
白金、チタン・タングステン合金と銅、あるいはクロム
と銅などの2層膜構造や、アルミニウムとチタンと銅の
3層構造等が有効である。なお、銅を共通電極膜18の
最上層にすると、後述するメッキによって突起電極を形
成し易く、さらにその銅表面にハンダを形成しても、加
熱したときにそのハンダに銅が溶融する恐れもないので
好ましい。
前述したアルミニウムとクロムと銅による3層構造のも
のの他に、チタンとパラジウム、チタンと金、チタンと
白金、チタン・タングステン合金とパラジウム、チタン
・タングステン合金と金、チタン・タングステン合金と
白金、チタン・タングステン合金と銅、あるいはクロム
と銅などの2層膜構造や、アルミニウムとチタンと銅の
3層構造等が有効である。なお、銅を共通電極膜18の
最上層にすると、後述するメッキによって突起電極を形
成し易く、さらにその銅表面にハンダを形成しても、加
熱したときにそのハンダに銅が溶融する恐れもないので
好ましい。
【0030】その後、図7に示すように、感光性樹脂2
0を回転塗布法により共通電極膜18上の全面に厚さ1
7μmで形成する。さらに、所定のフォトマスクを使用
してその感光性樹脂20を露光処理し、その後現像処理
を行うことによって、各突起電極形成予定領域を開口す
るように感光性樹脂20をパターニングする(図8参
照)。
0を回転塗布法により共通電極膜18上の全面に厚さ1
7μmで形成する。さらに、所定のフォトマスクを使用
してその感光性樹脂20を露光処理し、その後現像処理
を行うことによって、各突起電極形成予定領域を開口す
るように感光性樹脂20をパターニングする(図8参
照)。
【0031】次に、その感光性樹脂20をメッキマスク
として用いて、銅メッキを10μm〜15μmの厚さで
行なうことにより、図8に示すように銅メッキ層による
内側突起電極22を、感光性樹脂20の開口内の共通電
極膜18上に形成する。なお、ここで形成する内側突起
電極22として、その材料に金とニッケルを使用するよ
うにしてもよい。
として用いて、銅メッキを10μm〜15μmの厚さで
行なうことにより、図8に示すように銅メッキ層による
内側突起電極22を、感光性樹脂20の開口内の共通電
極膜18上に形成する。なお、ここで形成する内側突起
電極22として、その材料に金とニッケルを使用するよ
うにしてもよい。
【0032】その後、湿式剥離液を使用してメッキマス
クとして用いた感光性樹脂20を除去する(図9参
照)。そして内側突起電極22をエッチングマスクにし
て、メルテックス製の銅エッチング液であるエンストリ
ップC(商品名)を使用してエッチングを行ない、共通電
極膜18の最上層被膜である銅のうち、内側突起電極2
2から露出している領域を除去する。このエッチング処
理は、ジャストエッチングから30%のオバーエッチン
グ時間で行う。
クとして用いた感光性樹脂20を除去する(図9参
照)。そして内側突起電極22をエッチングマスクにし
て、メルテックス製の銅エッチング液であるエンストリ
ップC(商品名)を使用してエッチングを行ない、共通電
極膜18の最上層被膜である銅のうち、内側突起電極2
2から露出している領域を除去する。このエッチング処
理は、ジャストエッチングから30%のオバーエッチン
グ時間で行う。
【0033】次に、硝酸セリウムアンモニウムとフェリ
シアン化カリウムと水酸化ナトリウムとの混合液によ
り、共通電極膜18のバリヤ層及び密着層であるクロム
(中層)、及びアルミニウム(最下層)のエッチングを
行う。このエッチング処理も、ジャストエッチングから
30%のオーバーエッチング時間でエッチングを行な
う。このようにして、共通電極膜18の不必要な部分を
除去することによって、図9に示すように内側突起電局
22に整合する下部領域にのみ、下部電極19を形成す
る。
シアン化カリウムと水酸化ナトリウムとの混合液によ
り、共通電極膜18のバリヤ層及び密着層であるクロム
(中層)、及びアルミニウム(最下層)のエッチングを
行う。このエッチング処理も、ジャストエッチングから
30%のオーバーエッチング時間でエッチングを行な
う。このようにして、共通電極膜18の不必要な部分を
除去することによって、図9に示すように内側突起電局
22に整合する下部領域にのみ、下部電極19を形成す
る。
【0034】次に、図3で説明した1回目のダイシング
(溝加工)工程で半導体基板10の板厚を薄くしたスト
リートライン10sの部分を、今度は2回目のダイシン
グ工程により切断し、図10に示すように半導体基板1
0を単個の半導体チップ12に切断する。この2回目の
ダイシング工程による切断幅Wは、1回目のダイシング
工程の切断幅よりも30μm〜50μm程度狭くする。
(溝加工)工程で半導体基板10の板厚を薄くしたスト
リートライン10sの部分を、今度は2回目のダイシン
グ工程により切断し、図10に示すように半導体基板1
0を単個の半導体チップ12に切断する。この2回目の
ダイシング工程による切断幅Wは、1回目のダイシング
工程の切断幅よりも30μm〜50μm程度狭くする。
【0035】その後、図2に示したように、無電解メッ
キ法により各半導体チップ12の各内側突起電極22の
露出している表面全体に金を2μm〜3μmの厚さでメ
ッキして、外側突起電極24を形成する。なお、この外
側突起電極24は、ニッケルと金の二重構造にしてもよ
い。このような工程を順次経て、図2に示すように、半
導体チップ12の表面12aと第1の側面12b、およ
び表面12aと第1の側面12bとは反対側の第2の側
面12cとにそれぞれまたがるように、多数の突起電極
24を絶縁膜16によって個々に絶縁して形成した半導
体装置1を完成する。
キ法により各半導体チップ12の各内側突起電極22の
露出している表面全体に金を2μm〜3μmの厚さでメ
ッキして、外側突起電極24を形成する。なお、この外
側突起電極24は、ニッケルと金の二重構造にしてもよ
い。このような工程を順次経て、図2に示すように、半
導体チップ12の表面12aと第1の側面12b、およ
び表面12aと第1の側面12bとは反対側の第2の側
面12cとにそれぞれまたがるように、多数の突起電極
24を絶縁膜16によって個々に絶縁して形成した半導
体装置1を完成する。
【0036】〔半導体装置及び実装構造の捕捉説明:図
11から図14〕 ここで、半導体装置1とその液晶表示装置への実装構造
について、図11から図14によって、補足説明をす
る。図2に示した半導体装置1は、図11に示すよう
に、半導体チップ12の表面12aと第1の側面12b
とにまたがるように、複数の突起電極24を長手方向に
間隔を置いて列設すると共に、半導体チップ12の表面
12aと第2の側面12cとにまたがるようにも、複数
の突起電極24を長手方向に間隔を置いて列設してい
る。この第1の側面12bと第2の側面12cは、半導
体チップ12の反対側で平行する各側面である。
11から図14〕 ここで、半導体装置1とその液晶表示装置への実装構造
について、図11から図14によって、補足説明をす
る。図2に示した半導体装置1は、図11に示すよう
に、半導体チップ12の表面12aと第1の側面12b
とにまたがるように、複数の突起電極24を長手方向に
間隔を置いて列設すると共に、半導体チップ12の表面
12aと第2の側面12cとにまたがるようにも、複数
の突起電極24を長手方向に間隔を置いて列設してい
る。この第1の側面12bと第2の側面12cは、半導
体チップ12の反対側で平行する各側面である。
【0037】この場合は、この半導体装置を図11に示
すように、液晶表示装置の第1の基板81の上面に半導
体チップ12の第1の側面12bを対向させて装着し、
第2の側面12cにFPC60の端部を接続する。図1
1では、その第1の基板81およびFPC60を仮想線
で示している。
すように、液晶表示装置の第1の基板81の上面に半導
体チップ12の第1の側面12bを対向させて装着し、
第2の側面12cにFPC60の端部を接続する。図1
1では、その第1の基板81およびFPC60を仮想線
で示している。
【0038】図12は、この半導体装置1を実装してそ
の半導体装置1にFPC60を接続した液晶表示装置8
0の一部を示す平面図である。図13および図14は、
上記と異なる実施形態の例を示す図11および図12と
同様な図である。
の半導体装置1にFPC60を接続した液晶表示装置8
0の一部を示す平面図である。図13および図14は、
上記と異なる実施形態の例を示す図11および図12と
同様な図である。
【0039】この例の半導体装置1′は、突起電極24
が、半導体チップ12の表面12aと第1の側面12b
とにまたがって設けられると共に、半導体チップ12の
表面12aと第1の側面12bに直交する第3の側面1
2fとにまたがっても設けられている。その他の構成は
図2に示した半導体装置1と同じである。そして、この
半導体装置1′を液晶表示装置に実装するには、図13
および図14に示すように、半導体チップ12の第1の
側面12bを液晶表示装置80の第1の基板81が第2
の基板82より延設している部分の表面に対向させて装
着し、第1の側面12bにまたがる突起電極24を第1
の基板81上の走査電極83と接続させる。また、半導
体チップ12の第3の側面12fに可撓性プリント基板
(FPC)60を接続して、そのプリント配線と第3の
側面12fにまたがる突起電極24とを導通させる。
が、半導体チップ12の表面12aと第1の側面12b
とにまたがって設けられると共に、半導体チップ12の
表面12aと第1の側面12bに直交する第3の側面1
2fとにまたがっても設けられている。その他の構成は
図2に示した半導体装置1と同じである。そして、この
半導体装置1′を液晶表示装置に実装するには、図13
および図14に示すように、半導体チップ12の第1の
側面12bを液晶表示装置80の第1の基板81が第2
の基板82より延設している部分の表面に対向させて装
着し、第1の側面12bにまたがる突起電極24を第1
の基板81上の走査電極83と接続させる。また、半導
体チップ12の第3の側面12fに可撓性プリント基板
(FPC)60を接続して、そのプリント配線と第3の
側面12fにまたがる突起電極24とを導通させる。
【0040】このようにすることにより、液晶表示装置
の厚さ方向の寸法を減少し、薄型化するのに有利にな
る。なお、上述の各実施形態では、半導体装置を液晶表
示装置の走査電極を形成した第1の基板に装着したが、
信号電極を形成した第2の基板の方が第1の基板よりも
延設している場合は第2の基板に装着してもよい。ま
た、走査電極と接続する半導体装置は第1の基板に、信
号電極と接続する半導体装置は第2の基板に接続するよ
うにしてもよい。なお、走査電極と信号電極は逆になっ
たり、表示電極あるいはデータ電極と対向電極などとな
る場合もある。
の厚さ方向の寸法を減少し、薄型化するのに有利にな
る。なお、上述の各実施形態では、半導体装置を液晶表
示装置の走査電極を形成した第1の基板に装着したが、
信号電極を形成した第2の基板の方が第1の基板よりも
延設している場合は第2の基板に装着してもよい。ま
た、走査電極と接続する半導体装置は第1の基板に、信
号電極と接続する半導体装置は第2の基板に接続するよ
うにしてもよい。なお、走査電極と信号電極は逆になっ
たり、表示電極あるいはデータ電極と対向電極などとな
る場合もある。
【0041】
【発明の効果】以上の説明から明らかなように、この発
明による液晶表示装置への半導体装置の実装構造および
その半導体装置によれば、液晶表示装置駆動用の半導体
装置は、その半導体チップの表面と側面にまたがるよう
に突起電極を形成し、液晶表示装置の回路基板との接
続、および半導体装置に電源や信号を与えるための可撓
性プリント基板との接続を半導体装置の側面で行なうた
め、接続面積を微小化し且つ信頼性の高い接続が可能に
なる。それによって、液晶表示装置への半導体装置の高
密度実装化が実現し、液晶表示装置の小型化を図ること
ができる。 [図面の簡単な説明]
明による液晶表示装置への半導体装置の実装構造および
その半導体装置によれば、液晶表示装置駆動用の半導体
装置は、その半導体チップの表面と側面にまたがるよう
に突起電極を形成し、液晶表示装置の回路基板との接
続、および半導体装置に電源や信号を与えるための可撓
性プリント基板との接続を半導体装置の側面で行なうた
め、接続面積を微小化し且つ信頼性の高い接続が可能に
なる。それによって、液晶表示装置への半導体装置の高
密度実装化が実現し、液晶表示装置の小型化を図ること
ができる。 [図面の簡単な説明]
【図1】この発明による液晶表示装置への半導体装置の
実装構造の一実施形態を示す断面図である。
実装構造の一実施形態を示す断面図である。
【図2】この発明による液晶表示装置に実装する半導体
装置の一実施形態を示す断面図である。
装置の一実施形態を示す断面図である。
【図3】図2に示した半導体装置の製造工程の始めの段
階を示す断面図である。
階を示す断面図である。
【図4】同じく次の段階を示す断面図である。
【図5】同じくその次の段階を示す断面図である。
【図6】同じくさらに次の段階を示す断面図である。
【図7】同じくさらに次の段階を示す断面図である。
【図8】同じくさらに次の段階を示す断面図である。
【図9】同じくさらに次の段階を示す断面図である。
【図10】同じくさらに次の段階を示す断面図である。
【図11】この発明による半導体装置と液晶表示装置の
基板およびFPCとの関係の一例を示す斜視図である。
基板およびFPCとの関係の一例を示す斜視図である。
【図12】図11に示した半導体装置を実装しFPCを
接続した液晶表示装置の一部を示す平面図である。
接続した液晶表示装置の一部を示す平面図である。
【図13】この発明による半導体装置と液晶表示装置の
基板およびFPCとの関係の他の例を示す斜視図であ
る。
基板およびFPCとの関係の他の例を示す斜視図であ
る。
【図14】図13に示した半導体装置を実装しFPCを
接続した液晶表示装置の一部を示す平面図である。
接続した液晶表示装置の一部を示す平面図である。
【図15】従来の突起電極を備えた半導体装置の一例を
示す断面図である。
示す断面図である。
【図16】従来の液晶表示装置への半導体装置の実装構
造の一例を示す断面図である。
造の一例を示す断面図である。
1,1′:半導体装置 10:半導体基板
12:半導体チップ 14:電極パッド
16:絶縁膜 18:共通電極膜
19:下部電極 20:感光性樹脂
22:内側突起電極 23:外側突起電極
24:突起電極 50:異方性導電接着剤
60:可撓性プリント基板 65:保護材
80:液晶表示装置 81:第1の基板
82:第2の基板 83:走査電極
84:信号電極 85:液晶
86:シール材
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7,DB名)
G02F 1/1345
G09F 9/00 332
H01L 21/60 311
H05K 1/18
Claims (8)
- 【請求項1】 走査電極を形成した第1の基板と、その
走査電極と対向する信号電極を形成した第2の基板との
間に液晶を封入してなる液晶表示装置に、該液晶表示装
置を駆動するための半導体装置を実装する実装構造にお
いて、 前記半導体装置には、集積回路を形成した半導体チップ
の表面に設けられた電極パッドに下部電極を介して導通
する突起電極が、該半導体チップの表面と側面とにまた
がって設けられており、 該半導体装置を、前記半導体チップの側面を前記液晶表
示装置の前記第1および第2の基板の一方が他方より延
設している部分の表面に対向させて装着し、前記突起電
極を該一方の基板上の電極と接続させるようにしたこと
を特徴とする液晶表示装置への半導体装置の実装構造。 - 【請求項2】 請求項1に記載の液晶表示装置への半導
体装置の実装構造であって、 前記半導体装置の突起電
極が、前記半導体チップの表面と第1の側面とにまたが
って設けられると共に、該半導体チップの表面と前記第
1の側面に対して反対側の第2の側面とにまたがっても
設けられており、 該半導体装置を、前記半導体チップの前記第1の側面を
前記液晶表示装置の前記第1および第2の基板の一方が
他方より延設している部分の表面に対向させて装着し、
前記第1の側面にまたがる突起電極を前記一方の基板上
の電極と接続させると共に、前記半導体チップの前記第
2の側面に可撓性プリント基板を接続して、そのプリン
ト配線と該第2の側面にまたがる突起電極とを導通させ
るようにしたことを特徴とする液晶表示装置への半導体
装置の実装構造。 - 【請求項3】 請求項1に記載の液晶表示装置への半導
体装置の実装構造であって、前記半導体装置の突起電極
が、前記半導体チップの表面と第1の側面とにまたがっ
て設けられると共に、該半導体チップの表面と前記第1
の側面に直交する第3の側面とにまたがっても設けられ
ており、 該半導体装置を、前記半導体チップの前記第1の側面を
前記液晶表示装置の前記第1および第2の基板の一方が
他方より延設している部分の表面に対向させて装着し、
前記第1の側面にまたがる突起電極を前記一方の基板上
の電極と接続させると共に、前記半導体チップの前記第
3の側面に可撓性プリント基板を接続して、そのプリン
ト配線と該第3の側面にまたがる突起電極とを導通させ
るようにしたことを特徴とする液晶表示装置への半導体
装置の実装構造。 - 【請求項4】 走査電極を形成した第1の基板と、その
走査電極と対向する信号電極を形成した第2の基板上と
の間に液晶を封入してなる液晶表示装置に実装され、該
液晶表示装置を駆動する半導体装置であって、 集積回路を形成するとともにそれを外部に接続するため
の電極パッドを表面の周縁部付近に設けた半導体チップ
と、該半導体チップ上に形成され前記各電極パッドを露
出させる開口を有する絶縁膜と、前記各電極パッド上に
それぞれ設けられた下部電極と、該下部電極を介して前
記電極パッドと導通し、前記半導体チップの表面と側面
とにまたがって設けられた複数の突起電極とを有するこ
とを特徴とする半導体装置。 - 【請求項5】 前記半導体チップの前記突起電極が設け
られる側面が前記表面側に段差を有する形状をなしてい
る請求項4に記載の半導体装置。 - 【請求項6】 前記突起電極が前記半導体チップの前記
側面より突出して設けられている請求項4に記載の半導
体装置。 - 【請求項7】 前記突起電極が前記半導体チップの前記
段差を有する側面の最外面より突出して設けられている
請求項5に記載の半導体装置。 - 【請求項8】 前記突起電極が複数の金属層からなる請
求項4乃至7のいずれか一項に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP1999/000184 WO2000043834A1 (en) | 1999-01-20 | 1999-01-20 | Structure for mounting semiconductor device on liquid crystal display, and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3440238B2 true JP3440238B2 (ja) | 2003-08-25 |
Family
ID=14234746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000595199A Expired - Fee Related JP3440238B2 (ja) | 1999-01-20 | 1999-01-20 | 液晶表示装置への半導体装置の実装構造およびその半導体装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6339247B1 (ja) |
EP (1) | EP1065555A4 (ja) |
JP (1) | JP3440238B2 (ja) |
KR (1) | KR100375809B1 (ja) |
CN (1) | CN1125368C (ja) |
AU (1) | AU2073699A (ja) |
WO (1) | WO2000043834A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3948883B2 (ja) * | 2000-06-19 | 2007-07-25 | シャープ株式会社 | 液晶表示装置 |
JP2002072235A (ja) * | 2000-08-29 | 2002-03-12 | Sharp Corp | 液晶モジュールとプリント基板との接続構造および半導体装置並びに液晶モジュール |
JP3993475B2 (ja) * | 2002-06-20 | 2007-10-17 | ローム株式会社 | Ledチップの実装構造、およびこれを備えた画像読み取り装置 |
CN101408688B (zh) * | 2003-03-31 | 2011-10-12 | 德塞拉互连材料股份有限公司 | 布线电路基板、布线电路基板的制造方法和电路模块 |
KR100571218B1 (ko) * | 2003-07-15 | 2006-04-13 | 엘지전자 주식회사 | 접속 부재 및 플라즈마 디스플레이 패널 구동 장치 |
TW200644261A (en) | 2005-06-06 | 2006-12-16 | Megica Corp | Chip-package structure and manufacturing process thereof |
TWI292296B (en) * | 2006-01-27 | 2008-01-01 | Au Optronics Corp | The fpc having next door to pads can prevent a short circuit |
US8907485B2 (en) * | 2012-08-24 | 2014-12-09 | Freescale Semiconductor, Inc. | Copper ball bond features and structure |
JP6348759B2 (ja) | 2014-04-16 | 2018-06-27 | オリンパス株式会社 | 半導体モジュール、接合用治具、および半導体モジュールの製造方法 |
KR102666884B1 (ko) * | 2016-07-15 | 2024-05-17 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
TWI610281B (zh) * | 2017-03-09 | 2018-01-01 | 友達光電股份有限公司 | 顯示面板 |
CN108957878B (zh) * | 2018-07-19 | 2022-03-11 | 武汉天马微电子有限公司 | 显示模组及其制备方法和显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4668032A (en) * | 1982-04-08 | 1987-05-26 | Harris Corporation | Flexible solder socket for connecting leadless integrated circuit packages to a printed circuit board |
KR970005715B1 (ko) * | 1990-06-01 | 1997-04-19 | 구비시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
US5808357A (en) * | 1992-06-02 | 1998-09-15 | Fujitsu Limited | Semiconductor device having resin encapsulated package structure |
US5798286A (en) * | 1995-09-22 | 1998-08-25 | Tessera, Inc. | Connecting multiple microelectronic elements with lead deformation |
US6150716A (en) * | 1995-01-25 | 2000-11-21 | International Business Machines Corporation | Metal substrate having an IC chip and carrier mounting |
JP3571825B2 (ja) * | 1995-10-06 | 2004-09-29 | シチズン時計株式会社 | 液晶表示装置 |
WO1998033217A1 (en) * | 1997-01-24 | 1998-07-30 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing thereof |
US6207475B1 (en) * | 1999-03-30 | 2001-03-27 | Industrial Technology Research Institute | Method for dispensing underfill and devices formed |
-
1999
- 1999-01-20 US US09/646,537 patent/US6339247B1/en not_active Expired - Fee Related
- 1999-01-20 JP JP2000595199A patent/JP3440238B2/ja not_active Expired - Fee Related
- 1999-01-20 CN CN99802257A patent/CN1125368C/zh not_active Expired - Fee Related
- 1999-01-20 KR KR10-2000-7010003A patent/KR100375809B1/ko not_active IP Right Cessation
- 1999-01-20 AU AU20736/99A patent/AU2073699A/en not_active Abandoned
- 1999-01-20 WO PCT/JP1999/000184 patent/WO2000043834A1/ja not_active Application Discontinuation
- 1999-01-20 EP EP99901118A patent/EP1065555A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN1125368C (zh) | 2003-10-22 |
EP1065555A1 (en) | 2001-01-03 |
KR20010106096A (ko) | 2001-11-29 |
US6339247B1 (en) | 2002-01-15 |
CN1288528A (zh) | 2001-03-21 |
WO2000043834A1 (en) | 2000-07-27 |
EP1065555A4 (en) | 2005-05-04 |
AU2073699A (en) | 2000-08-07 |
KR100375809B1 (ko) | 2003-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3579903B2 (ja) | 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置 | |
US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
US20030141596A1 (en) | Wiring board, semiconductor device, and method of manufacturing wiring board | |
KR20000075876A (ko) | 반도체 장치 및 그 제조방법 | |
JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3440238B2 (ja) | 液晶表示装置への半導体装置の実装構造およびその半導体装置 | |
KR20070009427A (ko) | 반도체 장치 및 전자 기기 | |
US6285085B1 (en) | Semiconductor device, method of fabricating the same and structure for mounting the same | |
JP3435403B2 (ja) | 半導体装置とその製造方法ならびに半導体装置の実装構造および実装方法 | |
JP2602237B2 (ja) | 液晶表示装置 | |
KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
KR20020065705A (ko) | 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지 | |
JPH03195053A (ja) | インバータ装置 | |
JP3601455B2 (ja) | 液晶表示装置 | |
JP3612174B2 (ja) | 液晶表示装置 | |
JP3062102B2 (ja) | 放熱板付きプリント基板 | |
JP3914478B2 (ja) | Lsiチップ実装可撓配線板 | |
JP3192087B2 (ja) | 半導体装置およびその製造方法 | |
JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
JPH03218060A (ja) | インバータ装置 | |
JPH0982752A (ja) | 半導体装置 | |
JP2766361B2 (ja) | 半導体装置 | |
JP2880817B2 (ja) | 半導体集積回路装置 | |
JPH06283625A (ja) | マルチチップ半導体装置 | |
JPH0493051A (ja) | 薄型モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030603 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |