JP3332654B2 - 半導体装置用基板、半導体装置および半導体装置の製造方法 - Google Patents
半導体装置用基板、半導体装置および半導体装置の製造方法Info
- Publication number
- JP3332654B2 JP3332654B2 JP11455995A JP11455995A JP3332654B2 JP 3332654 B2 JP3332654 B2 JP 3332654B2 JP 11455995 A JP11455995 A JP 11455995A JP 11455995 A JP11455995 A JP 11455995A JP 3332654 B2 JP3332654 B2 JP 3332654B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- main surface
- resin
- semiconductor device
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 108
- 239000000758 substrate Substances 0.000 title claims description 105
- 238000004519 manufacturing process Methods 0.000 title description 8
- 229920005989 resin Polymers 0.000 claims description 75
- 239000011347 resin Substances 0.000 claims description 75
- 239000010410 layer Substances 0.000 claims description 55
- 238000007789 sealing Methods 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 20
- 238000000465 moulding Methods 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 9
- 238000005452 bending Methods 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims 1
- 238000001721 transfer moulding Methods 0.000 description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- WSQZNZLOZXSBHA-UHFFFAOYSA-N 3,8-dioxabicyclo[8.2.2]tetradeca-1(12),10,13-triene-2,9-dione Chemical compound O=C1OCCCCOC(=O)C2=CC=C1C=C2 WSQZNZLOZXSBHA-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体装置用基板、半
導体装置および半導体装置の製造方法に係り、さらに詳
しくは片面封止型で薄形の半導体パッケージの構成に適
する半導体装置用基板、半導体装置および半導体装置の
製造方法に関する。
導体装置および半導体装置の製造方法に係り、さらに詳
しくは片面封止型で薄形の半導体パッケージの構成に適
する半導体装置用基板、半導体装置および半導体装置の
製造方法に関する。
【０００２】
【従来の技術】各種のメモリカードの構成においては、
カードの大きさや厚さに制約があるため、メモリ機能な
どに寄与する半導体装置（もしくは半導体パッケージ）
の薄形化が要求されている。また同時に、その半導体装
置は、半導体素子（半導体チップ）程度の大きさのコン
パクトであることが望まれる。
カードの大きさや厚さに制約があるため、メモリ機能な
どに寄与する半導体装置（もしくは半導体パッケージ）
の薄形化が要求されている。また同時に、その半導体装
置は、半導体素子（半導体チップ）程度の大きさのコン
パクトであることが望まれる。
【０００３】前記カードの構成における薄形実装の要
求、たとえば厚み方向に対して 1mm以下のスペースに実
装する必要性に対しては、フリップチップ実装、ＣＯＢ
（Chipon Board)法などが知られている。また、薄形半
導体パッケージとしては、たとえば図３および図４に、
互いに異なる要部構成を断面的に示すごとく構成された
ものが知られている。図３および図４において、１は接
続部を含む配線回路1aを一主面に備えた基板、2a，2bは
前記基板１の一主面に搭載・実装された半導体チップ
（フリップチップ）、３はスルホール（スルホール接
続）４を介して基板１の他主面側に導出された外部接続
用端子、５は前記半導体チップ2a，2b−基板１面間など
の領域を封止する封止樹脂層である。ここで、基板１と
しては、たとえばアルミナ，窒化アルミニウム、あるい
はガラス・エポキシ樹脂系などを絶縁体としたものが使
用されている。なお、図３および図４において、６は前
記配線回路1aの接続部と半導体チップ2a，2b面の電極端
子とを電気的に接続するボンデングワイヤ、７は半導体
チップ2a，2bを基板１の所定領域に接着，固定する接着
剤層である。
求、たとえば厚み方向に対して 1mm以下のスペースに実
装する必要性に対しては、フリップチップ実装、ＣＯＢ
（Chipon Board)法などが知られている。また、薄形半
導体パッケージとしては、たとえば図３および図４に、
互いに異なる要部構成を断面的に示すごとく構成された
ものが知られている。図３および図４において、１は接
続部を含む配線回路1aを一主面に備えた基板、2a，2bは
前記基板１の一主面に搭載・実装された半導体チップ
（フリップチップ）、３はスルホール（スルホール接
続）４を介して基板１の他主面側に導出された外部接続
用端子、５は前記半導体チップ2a，2b−基板１面間など
の領域を封止する封止樹脂層である。ここで、基板１と
しては、たとえばアルミナ，窒化アルミニウム、あるい
はガラス・エポキシ樹脂系などを絶縁体としたものが使
用されている。なお、図３および図４において、６は前
記配線回路1aの接続部と半導体チップ2a，2b面の電極端
子とを電気的に接続するボンデングワイヤ、７は半導体
チップ2a，2bを基板１の所定領域に接着，固定する接着
剤層である。
【０００４】そして、前記図３および図４に図示した片
面樹脂封止型の半導体装置は、一般的に次のようにして
製造されている。すなわち、図５に主要部を断面的に示
すごとく、たとえば樹脂タブレット５ａを装着・供給す
るブランジャー８ａおよび組み立て基板９を装着配置す
る凹部８ｂを有する下金型８と、前記下金型８に対応す
る組み立て基板９を装着配置する凹部１０ｂおよび樹脂
タブレット５ａの溶融体の供給ランナ部１０ａを有する
上金型１０を用意する。ここで、下金型８の凹部８ｂお
よび上金型１０の凹部１０ｂは、いわゆるキャビテイー
を形成する。その後、基板１の一主面に所要の半導体チ
ップ２ａ、２ｂを搭載・実装した組み立て基板９を、下
金型８の凹部８ｂに装着配置する一方、たとえばエポキ
シ樹脂などの熱硬化性樹脂タブレット５ａを装着する。
次に、前記組み立て基板９を装着配置した下金型８に、
対応する上金型１０を位置決め配置し、トランスファー
モールドを行う体制を採り、前記熱硬化性樹脂タブレッ
ト５ａを熱軟化させて、ランナ部１０ａおよびゲート部
１０ｃを介してキャビテイー（８ｂ、１０ｂ）内に注入
する。こうして、組み立て基板９の片面側に封止用樹脂
を注入・供給した後、その注入・供給した封止用樹脂を
硬化させてから、前記金型８、１０を外して、図６に断
面的に示すようなパッケージ成形体を得る。図６におい
て、５´はゲート部１０ｃより外方に延長するランナ部
１０ａおよびブランジャー８ａ（もしくはカル部）に相
当する領域の硬化樹脂層であり、基板１の端面部と硬化
樹脂層５´との交点付近１０ｄを折り曲げ、回転などさ
せることによって、ゲート部１０ｃで切断している。な
お、ここでは、説明を簡単にするため、１個のパッケー
ジ成形体を製造する形態を示したが、通常、前記金型は
複数個の組み立て基板９を平面的に装着配置できる構成
を採っており、１個のブランジャー８ａが複数のランナ
部１０ａに接続している。
面樹脂封止型の半導体装置は、一般的に次のようにして
製造されている。すなわち、図５に主要部を断面的に示
すごとく、たとえば樹脂タブレット５ａを装着・供給す
るブランジャー８ａおよび組み立て基板９を装着配置す
る凹部８ｂを有する下金型８と、前記下金型８に対応す
る組み立て基板９を装着配置する凹部１０ｂおよび樹脂
タブレット５ａの溶融体の供給ランナ部１０ａを有する
上金型１０を用意する。ここで、下金型８の凹部８ｂお
よび上金型１０の凹部１０ｂは、いわゆるキャビテイー
を形成する。その後、基板１の一主面に所要の半導体チ
ップ２ａ、２ｂを搭載・実装した組み立て基板９を、下
金型８の凹部８ｂに装着配置する一方、たとえばエポキ
シ樹脂などの熱硬化性樹脂タブレット５ａを装着する。
次に、前記組み立て基板９を装着配置した下金型８に、
対応する上金型１０を位置決め配置し、トランスファー
モールドを行う体制を採り、前記熱硬化性樹脂タブレッ
ト５ａを熱軟化させて、ランナ部１０ａおよびゲート部
１０ｃを介してキャビテイー（８ｂ、１０ｂ）内に注入
する。こうして、組み立て基板９の片面側に封止用樹脂
を注入・供給した後、その注入・供給した封止用樹脂を
硬化させてから、前記金型８、１０を外して、図６に断
面的に示すようなパッケージ成形体を得る。図６におい
て、５´はゲート部１０ｃより外方に延長するランナ部
１０ａおよびブランジャー８ａ（もしくはカル部）に相
当する領域の硬化樹脂層であり、基板１の端面部と硬化
樹脂層５´との交点付近１０ｄを折り曲げ、回転などさ
せることによって、ゲート部１０ｃで切断している。な
お、ここでは、説明を簡単にするため、１個のパッケー
ジ成形体を製造する形態を示したが、通常、前記金型は
複数個の組み立て基板９を平面的に装着配置できる構成
を採っており、１個のブランジャー８ａが複数のランナ
部１０ａに接続している。
【０００５】
【発明が解決しようとする課題】前記構成の片面モール
ド半導体パッケージの場合は、回路基板に搭載・実装す
るに先立って、半導体チップ自体として近い将来発現す
るであろう欠陥を検知するための、いわゆるバーンイン
を行うことができるという利点を有するが、次のような
問題がしばしば起こる。すなわち、前記トランスファー
モールド（移送成形）後における封止樹脂層５と不所望
な樹脂層５′との切断・分離に当たり、基板１面に対す
る封止樹脂層５および不所望な樹脂層５′の密着強度が
強いため、所望通りゲート部 10cで破断せずに、封止樹
脂層５の剥離や基板１の損傷を発生したり、あるいはラ
ンナ部 10aの途中で破断する場合がしばしばある。こう
した封止樹脂層５の剥離や基板１の損傷は、製品の信頼
性を左右して、歩留まりおよび自動的な生産性が損なわ
れることを意味し、また、ランナ部 10a途中での不所望
な樹脂層５′の破断は、片面モールド半導体パッケージ
（半導体装置）の外観や寸法精度を損なうだけでなく、
同様に基板１の損傷を引き起こすことになり、歩留まり
などが低減する。
ド半導体パッケージの場合は、回路基板に搭載・実装す
るに先立って、半導体チップ自体として近い将来発現す
るであろう欠陥を検知するための、いわゆるバーンイン
を行うことができるという利点を有するが、次のような
問題がしばしば起こる。すなわち、前記トランスファー
モールド（移送成形）後における封止樹脂層５と不所望
な樹脂層５′との切断・分離に当たり、基板１面に対す
る封止樹脂層５および不所望な樹脂層５′の密着強度が
強いため、所望通りゲート部 10cで破断せずに、封止樹
脂層５の剥離や基板１の損傷を発生したり、あるいはラ
ンナ部 10aの途中で破断する場合がしばしばある。こう
した封止樹脂層５の剥離や基板１の損傷は、製品の信頼
性を左右して、歩留まりおよび自動的な生産性が損なわ
れることを意味し、また、ランナ部 10a途中での不所望
な樹脂層５′の破断は、片面モールド半導体パッケージ
（半導体装置）の外観や寸法精度を損なうだけでなく、
同様に基板１の損傷を引き起こすことになり、歩留まり
などが低減する。
【０００６】本発明は、上記事情に対処してなされたも
ので、薄型で信頼性の高いカード類の実装・装着に適す
る片面樹脂封止型半導体装置の構成に適する基板、片面
樹脂封止型半導体装置、および片面樹脂封止型半導体装
置の製造方法の提供を目的とする。
ので、薄型で信頼性の高いカード類の実装・装着に適す
る片面樹脂封止型半導体装置の構成に適する基板、片面
樹脂封止型半導体装置、および片面樹脂封止型半導体装
置の製造方法の提供を目的とする。
【０００７】
【課題を解決するための手段】請求項１の発明は、一主
面に半導体素子に対する接続部を含む配線回路を備え、
他主面側に平面型の外部接続用端子群を貫挿，導出させ
た片面樹脂モールド型の基板本体と、前記基板本体の配
線回路領域より外側で、かつモールド用樹脂を供給する
ランナ部の切断に対応する一主面領域に選択的に設けら
れた金属層とを具備することを特徴とする半導体装置用
基板である。
面に半導体素子に対する接続部を含む配線回路を備え、
他主面側に平面型の外部接続用端子群を貫挿，導出させ
た片面樹脂モールド型の基板本体と、前記基板本体の配
線回路領域より外側で、かつモールド用樹脂を供給する
ランナ部の切断に対応する一主面領域に選択的に設けら
れた金属層とを具備することを特徴とする半導体装置用
基板である。
【０００８】請求項２の発明は、請求項１記載の半導体
装置用基板において、接続部を含む配線回路が，基板本
体面に対しほぼ同一平面の平坦性を成していることを特
徴とする。
装置用基板において、接続部を含む配線回路が，基板本
体面に対しほぼ同一平面の平坦性を成していることを特
徴とする。
【０００９】上記において、半導体チップに対する接続
部を含む配線回路を、基板本体面と同一平面（平坦面）
を成すよう埋め込み型に設置する場合、その平坦性（平
面性）は厳密なものでなく、一般的に、配線回路の厚さ
が35μm 程度の場合、±10μm の範囲で許容される。
部を含む配線回路を、基板本体面と同一平面（平坦面）
を成すよう埋め込み型に設置する場合、その平坦性（平
面性）は厳密なものでなく、一般的に、配線回路の厚さ
が35μm 程度の場合、±10μm の範囲で許容される。
【００１０】ここで、金属層とは、たとえば金，銀など
の金属群から選ばれた少なくとも１種の金属で形成さ
れ、たとえばメッキ法やスパッタリングなどが適用で
き、またその厚さは一般的に 0.3〜 1.0μm 程度でよ
い。
の金属群から選ばれた少なくとも１種の金属で形成さ
れ、たとえばメッキ法やスパッタリングなどが適用で
き、またその厚さは一般的に 0.3〜 1.0μm 程度でよ
い。
【００１１】請求項３の発明は、一主面に半導体素子に
対する接続部を含む配線回路を備え、他主面側に平面型
の外部接続用端子群を貫挿，導出させた片面樹脂モール
ド型の基板本体と、前記基板本体の一主面の所定領域に
搭載・実装された半導体素子と、前記半導体素子実装面
を片面封止するトランスファーモールド樹脂層と、前記
基板本体の樹脂モールド封止領域より外側で、モールド
用樹脂供給ランナ部の切断に対応する一主面領域に選択
的に設けられた金属層とを具備することを特徴とする半
導体装置である。
対する接続部を含む配線回路を備え、他主面側に平面型
の外部接続用端子群を貫挿，導出させた片面樹脂モール
ド型の基板本体と、前記基板本体の一主面の所定領域に
搭載・実装された半導体素子と、前記半導体素子実装面
を片面封止するトランスファーモールド樹脂層と、前記
基板本体の樹脂モールド封止領域より外側で、モールド
用樹脂供給ランナ部の切断に対応する一主面領域に選択
的に設けられた金属層とを具備することを特徴とする半
導体装置である。
【００１２】請求項４の発明は、一主面に半導体素子に
対する接続部を含む配線回路を備え、他主面側に平面型
の外部接続用端子群を貫挿，導出させ、かつ配線回路領
域より外側でモールド用樹脂を供給するランナ部の切断
に対応する一主面領域に選択的に設けられた金属層を備
えた片面樹脂モールド型の半導体装置用基板の所定領域
に半導体素子を搭載・実装する工程と、前記半導体素子
を実装した半導体装置用基板をトランスファーモールド
用金型内に位置決め配置する工程と、前記トランスファ
ーモールド用金型内にモールド用樹脂を、ランナ部を介
して供給して半導体素子実装面の所定領域を片面封止す
る工程と、前記片面封止した半導体装置用基板系をトラ
ンスファーモールド用金型から取り外し、半導体装置用
基板面に設けられている金属層領域でモールド樹脂供給
ランナ部を切断・分離する工程とを有することを特徴と
する半導体装置の製造方法である。
対する接続部を含む配線回路を備え、他主面側に平面型
の外部接続用端子群を貫挿，導出させ、かつ配線回路領
域より外側でモールド用樹脂を供給するランナ部の切断
に対応する一主面領域に選択的に設けられた金属層を備
えた片面樹脂モールド型の半導体装置用基板の所定領域
に半導体素子を搭載・実装する工程と、前記半導体素子
を実装した半導体装置用基板をトランスファーモールド
用金型内に位置決め配置する工程と、前記トランスファ
ーモールド用金型内にモールド用樹脂を、ランナ部を介
して供給して半導体素子実装面の所定領域を片面封止す
る工程と、前記片面封止した半導体装置用基板系をトラ
ンスファーモールド用金型から取り外し、半導体装置用
基板面に設けられている金属層領域でモールド樹脂供給
ランナ部を切断・分離する工程とを有することを特徴と
する半導体装置の製造方法である。
【００１３】
【作用】請求項１の発明では、モールド用樹脂を供給す
るランナ部の切断に対応する一主面領域（ゲート部相
当）に金属層が選択的に設けられ、部分的に補強されて
いるので、トランスファーモールド後、前記ゲート部を
回転的に切断してランナ部を分離するとき、所定のゲー
ト部位置で容易にかつ確実に切断分離できる。
るランナ部の切断に対応する一主面領域（ゲート部相
当）に金属層が選択的に設けられ、部分的に補強されて
いるので、トランスファーモールド後、前記ゲート部を
回転的に切断してランナ部を分離するとき、所定のゲー
ト部位置で容易にかつ確実に切断分離できる。
【００１４】請求項２の発明では、前記請求項１の場合
の作用に加えて、接続部を含む配線回路が基板本体面に
対しほぼ同一平面を成しているので、モールド用樹脂の
緻密な充填・封止も容易に行われる。
の作用に加えて、接続部を含む配線回路が基板本体面に
対しほぼ同一平面を成しているので、モールド用樹脂の
緻密な充填・封止も容易に行われる。
【００１５】請求項３の発明では、トランスファーモー
ルドによるゲート部およびランナ部に相当するモールド
樹脂層を、外観および寸法精度良好に切除加工されてい
るため、所望の薄型，コンパクトなカード類の構成など
容易に行うことができる。
ルドによるゲート部およびランナ部に相当するモールド
樹脂層を、外観および寸法精度良好に切除加工されてい
るため、所望の薄型，コンパクトなカード類の構成など
容易に行うことができる。
【００１６】請求項４の発明では、トランスファーモー
ルドによるゲート部およびランナ部に相当するモールド
樹脂層を、外観および寸法精度良好に切除加工され、所
望の薄型，コンパクトなカード類の構成に適する信頼性
の高い半導体装置を歩留まりよく、かつ量産的に提供で
きる。
ルドによるゲート部およびランナ部に相当するモールド
樹脂層を、外観および寸法精度良好に切除加工され、所
望の薄型，コンパクトなカード類の構成に適する信頼性
の高い半導体装置を歩留まりよく、かつ量産的に提供で
きる。
【００１７】
【実施例】以下図１および図２を参照して本発明の実施
例を説明する。
例を説明する。
【００１８】図１は、この発明に係る半導体装置用基板
の要部構成例を示す上面図である。図１において、１１
は最終的には分離される基板本体で、基板本体１１は、
たとえば幅４０ｍｍ、厚さ０．２〜０．３ｍｍの帯状基
板１２の一主面に、対応する接続部を含む配線回路１１
ａを設けた構成を成している。また、１３は半導体チッ
プ１３ａの搭載・実装領域、１４は前記搭載・実装され
る半導体チップ１３ａを封止するモールド樹脂封止領
域、１５は前記基板本体１１の配線回路１１ａ領域より
外側で、モールド樹脂封止領域１４に跨がった封止用樹
脂の供給ランナ部の切断に対応する一主面領域に、選択
的に設けられた金属層である。ここで、金属層１５は封
止用樹脂の供給ランナ部およびキャビテイ部の接続部に
相当するゲート部に跨がって配置・形成されている。な
お、前記基板本体１１は、たとえばセラミックス製もし
くはガラスエポキシ樹脂系製などであり、基板本体１１
の一主面に形成されている配線回路１１ａは、基板本体
１１面と同一平面を成すように埋め込み型に配置された
構成を採っている。また、前記基板本体１１において
は、その一主面上の配線回路１１ａに電気的に接続する
スルホールもしくはフィルドビアホール接続部１６を介
して、裏面側（他主面）に平面型の外部接続用端子１７
として貫挿・導出されている。ここで、外部接続用端子
１７の配置は特に限定されないが、定ピッチの格子状に
配列しておくと、電気的な試験などにおいて、接続端子
もしくは試験機を共用できる。
の要部構成例を示す上面図である。図１において、１１
は最終的には分離される基板本体で、基板本体１１は、
たとえば幅４０ｍｍ、厚さ０．２〜０．３ｍｍの帯状基
板１２の一主面に、対応する接続部を含む配線回路１１
ａを設けた構成を成している。また、１３は半導体チッ
プ１３ａの搭載・実装領域、１４は前記搭載・実装され
る半導体チップ１３ａを封止するモールド樹脂封止領
域、１５は前記基板本体１１の配線回路１１ａ領域より
外側で、モールド樹脂封止領域１４に跨がった封止用樹
脂の供給ランナ部の切断に対応する一主面領域に、選択
的に設けられた金属層である。ここで、金属層１５は封
止用樹脂の供給ランナ部およびキャビテイ部の接続部に
相当するゲート部に跨がって配置・形成されている。な
お、前記基板本体１１は、たとえばセラミックス製もし
くはガラスエポキシ樹脂系製などであり、基板本体１１
の一主面に形成されている配線回路１１ａは、基板本体
１１面と同一平面を成すように埋め込み型に配置された
構成を採っている。また、前記基板本体１１において
は、その一主面上の配線回路１１ａに電気的に接続する
スルホールもしくはフィルドビアホール接続部１６を介
して、裏面側（他主面）に平面型の外部接続用端子１７
として貫挿・導出されている。ここで、外部接続用端子
１７の配置は特に限定されないが、定ピッチの格子状に
配列しておくと、電気的な試験などにおいて、接続端子
もしくは試験機を共用できる。
【００１９】そして、このような構成の帯状基板12は、
たとえば次のようにして製造できる。たとえば厚さ 0.5
mm程度のアルミナ系グリーンシートを用意し、このアル
ミナ系グリーンシートの所定位置に、各基板本体11に対
応させてスルホールもしくはフイルードビアホール接続
部用の孔を設ける。次いで、導電性のペーストを、前記
アルミナ系グリーンシートの一主面に、各基板本体11に
対応させて、所要の接続部を含む配線回路 11aを印刷・
乾燥して形成する。一方、導電性のペーストを前記アル
ミナ系グリーンシートの他主面に、スルホールもしくは
フィルドビアホール接続孔に、それぞれ直結する外部接
続用端子17群を印刷・乾燥して形成する。ここで、配線
回路 11aなどの形成は、たとえば無電解メッキ法と電気
メッキ法の組み合わせで行うこともできる。また、この
前記配線回路 11aや外部接続用端子17群の印刷工程にお
いて、スルホールもしくはフィルドビアホール接続孔内
を導電性のペーストで充填し、対応する配線回路 11aお
よび外部接続用端子17間を電気的に接続する。その後、
前記印刷配線などを行ったアルミナ系グリーンシート
を、要すれば加圧した状態で焼成処理してから、さら
に、所定箇所（所定領域面）に、たとえば軟質電解メッ
キ法によって所要の金属層15を選択的に設けた後、所定
寸法に整形することによって、アルミナ系基板本体11が
得られる。
たとえば次のようにして製造できる。たとえば厚さ 0.5
mm程度のアルミナ系グリーンシートを用意し、このアル
ミナ系グリーンシートの所定位置に、各基板本体11に対
応させてスルホールもしくはフイルードビアホール接続
部用の孔を設ける。次いで、導電性のペーストを、前記
アルミナ系グリーンシートの一主面に、各基板本体11に
対応させて、所要の接続部を含む配線回路 11aを印刷・
乾燥して形成する。一方、導電性のペーストを前記アル
ミナ系グリーンシートの他主面に、スルホールもしくは
フィルドビアホール接続孔に、それぞれ直結する外部接
続用端子17群を印刷・乾燥して形成する。ここで、配線
回路 11aなどの形成は、たとえば無電解メッキ法と電気
メッキ法の組み合わせで行うこともできる。また、この
前記配線回路 11aや外部接続用端子17群の印刷工程にお
いて、スルホールもしくはフィルドビアホール接続孔内
を導電性のペーストで充填し、対応する配線回路 11aお
よび外部接続用端子17間を電気的に接続する。その後、
前記印刷配線などを行ったアルミナ系グリーンシート
を、要すれば加圧した状態で焼成処理してから、さら
に、所定箇所（所定領域面）に、たとえば軟質電解メッ
キ法によって所要の金属層15を選択的に設けた後、所定
寸法に整形することによって、アルミナ系基板本体11が
得られる。
【００２０】なお、前記基板本体11としては、前記アル
ミナ系基板の他に，たとえば窒化アルミニウム系基板，
ガラス・エポキシ樹脂系基板，ブチレンテレフタレート
樹脂系基板などが一般的に使用される。また、この基板
本体11においては、反りの発生防止やノイズ対策とし
て、外周端縁部にベタ型パターンなどのダミー配線パタ
ーンを内層・設置しておいてもよい。
ミナ系基板の他に，たとえば窒化アルミニウム系基板，
ガラス・エポキシ樹脂系基板，ブチレンテレフタレート
樹脂系基板などが一般的に使用される。また、この基板
本体11においては、反りの発生防止やノイズ対策とし
て、外周端縁部にベタ型パターンなどのダミー配線パタ
ーンを内層・設置しておいてもよい。
【００２１】図２は本発明に係る半導体装置の構成例の
要部を断面的に示したものである。図２において、18は
接続部を含む配線回路 11aを一主面に備えた基板、19は
前記基板18の一主面に搭載・実装された半導体チップ
（フリップチップ）、17はスルホール（スルホール接
続）16を介して基板18の他主面側に導出された外部接続
用端子、20は前記半導体チップ19−基板18面間などの領
域を封止する封止樹脂層である。図２において、21は前
記配線回路 11aの接続部と半導体チップ19面の電極端子
とを電気的に接続するボンデングワイヤ、22は半導体チ
ップ19を基板18の所定領域に接着，固定する接着剤層で
ある。
要部を断面的に示したものである。図２において、18は
接続部を含む配線回路 11aを一主面に備えた基板、19は
前記基板18の一主面に搭載・実装された半導体チップ
（フリップチップ）、17はスルホール（スルホール接
続）16を介して基板18の他主面側に導出された外部接続
用端子、20は前記半導体チップ19−基板18面間などの領
域を封止する封止樹脂層である。図２において、21は前
記配線回路 11aの接続部と半導体チップ19面の電極端子
とを電気的に接続するボンデングワイヤ、22は半導体チ
ップ19を基板18の所定領域に接着，固定する接着剤層で
ある。
【００２２】次に、上記構成の半導体装置の製造例を説
明する。
明する。
【００２３】まず、前記図５に主要部を断面的に示すよ
うなトランスファーモールド装置を用意する。すなわ
ち、樹脂タブレット５ａを装着・供給するブランジャー
８ａおよび組み立て基板９を装着配置する凹部８ｂを有
する下金型８と、前記下金型８に対応する組み立て基板
９を装着配置する凹部１０ｂおよび樹脂タブレット５ａ
の溶融体の供給ランナ部１０ａを有する上金型１０を用
意する。ここで、下金型８の凹部８ｂおよび上金型１０
の凹部１０ｂは、いわゆるキャビテイーを形成する。そ
の後、基板１８の一主面に所要の半導体チップ１９を搭
載・実装した組み立て基板２３を、下金型８の凹部８ｂ
に装着配置する一方、たとえばエポキシ樹脂などの熱硬
化性樹脂タブレット５ａを装着する。
うなトランスファーモールド装置を用意する。すなわ
ち、樹脂タブレット５ａを装着・供給するブランジャー
８ａおよび組み立て基板９を装着配置する凹部８ｂを有
する下金型８と、前記下金型８に対応する組み立て基板
９を装着配置する凹部１０ｂおよび樹脂タブレット５ａ
の溶融体の供給ランナ部１０ａを有する上金型１０を用
意する。ここで、下金型８の凹部８ｂおよび上金型１０
の凹部１０ｂは、いわゆるキャビテイーを形成する。そ
の後、基板１８の一主面に所要の半導体チップ１９を搭
載・実装した組み立て基板２３を、下金型８の凹部８ｂ
に装着配置する一方、たとえばエポキシ樹脂などの熱硬
化性樹脂タブレット５ａを装着する。
【００２４】次に、前記組み立て基板２３を装着配置し
た下金型８に、対応する上金型１０を位置決め配置し、
トランスファーモールドを行う体制を採り、前記熱硬化
性樹脂タブレット５ａを熱軟化させて、ランナ部１０ａ
およびゲート部１０ｃを介してキャビテイー（８ｂ、１
０ｂ）内に注入する。こうして、組み立て基板２３の片
面側に封止用樹脂を注入・供給した後、その注入・供給
した封止用樹脂を硬化させてから、前記金型８、１０を
外して、半導体装置（パッケージ成形体）を得る。この
ようにして得た半導体装置は、図６に示すように、ゲー
ト部１０ｃより外方に延長するランナ部１０ａおよびブ
ランジャー８ａ（もしくはカル部）に相当する領域も、
枠型に硬化樹脂層２０´が残存しているが、基板１８の
端面部と硬化樹脂層２０´との交点付近１０ｄを折り曲
げ、回転などさせることによって、ゲート部１０ｃで容
易かつ確実に切断できた。つまり、所望の位置で、不要
な樹脂層を確実に、また基板１８などを損傷することな
く、したがって寸法精度や信頼性の良好な半導体装置を
歩留まりよく製造することができた。
た下金型８に、対応する上金型１０を位置決め配置し、
トランスファーモールドを行う体制を採り、前記熱硬化
性樹脂タブレット５ａを熱軟化させて、ランナ部１０ａ
およびゲート部１０ｃを介してキャビテイー（８ｂ、１
０ｂ）内に注入する。こうして、組み立て基板２３の片
面側に封止用樹脂を注入・供給した後、その注入・供給
した封止用樹脂を硬化させてから、前記金型８、１０を
外して、半導体装置（パッケージ成形体）を得る。この
ようにして得た半導体装置は、図６に示すように、ゲー
ト部１０ｃより外方に延長するランナ部１０ａおよびブ
ランジャー８ａ（もしくはカル部）に相当する領域も、
枠型に硬化樹脂層２０´が残存しているが、基板１８の
端面部と硬化樹脂層２０´との交点付近１０ｄを折り曲
げ、回転などさせることによって、ゲート部１０ｃで容
易かつ確実に切断できた。つまり、所望の位置で、不要
な樹脂層を確実に、また基板１８などを損傷することな
く、したがって寸法精度や信頼性の良好な半導体装置を
歩留まりよく製造することができた。
【００２５】なお、ここでは、説明を簡単にするため、
１個のパッケージ成型体を製造する形態を示したが、通
常、前記金型は複数個の組み立て基板23を平面的に装着
配置できる構成を採っており、１個のブランジャー8aが
複数のランナ部 10aに接続している。
１個のパッケージ成型体を製造する形態を示したが、通
常、前記金型は複数個の組み立て基板23を平面的に装着
配置できる構成を採っており、１個のブランジャー8aが
複数のランナ部 10aに接続している。
【００２６】この発明は上記実施例に限定されるもので
なく、この発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば搭載・実装する電子部
品は１個の半導体チップだけでなく、複数個の半導体チ
ップ、あるいはコンデンサ，抵抗など他のチップ部品や
水晶発振子などと組み合わせた構成としてもよい。さら
に、電気的な接続方法もワイヤボンデング法に限られ
ず、フリップチップ法やＴＡＢ（Tape Automated Bondi
ng）法などで行ってもよい。
なく、この発明の趣旨を逸脱しない範囲でいろいろの変
形を採ることができる。たとえば搭載・実装する電子部
品は１個の半導体チップだけでなく、複数個の半導体チ
ップ、あるいはコンデンサ，抵抗など他のチップ部品や
水晶発振子などと組み合わせた構成としてもよい。さら
に、電気的な接続方法もワイヤボンデング法に限られ
ず、フリップチップ法やＴＡＢ（Tape Automated Bondi
ng）法などで行ってもよい。
【００２７】
【発明の効果】上記説明から分かるように、この発明に
係る半導体装置用基板は、樹脂封止する際のゲート部に
相当する基板面に予め金属層が選択的に設けられてい
る。そして、封止用樹脂の密着強度は、基板面に対する
よりも金属層に対する方が劣るため、基板の端面部を支
点としてランナ部などに相当する樹脂を折り曲げ・回転
などさせたとき、半導体チップの封止モールド層の剥離
・損傷、基板の損傷など発生することなく、ゲート部で
容易に切断・分離される。したがって、前記半導体装置
用基板に半導体チップなど搭載・実装し、かつ樹脂で片
面封止した構造の半導体装置とした場合は、外観，寸法
精度など良好で、薄形性・コンパクト化の確保も可能と
なるので、着脱可能性などの特長と相俟って、信頼性の
高い実装用部品として機能することになる。
係る半導体装置用基板は、樹脂封止する際のゲート部に
相当する基板面に予め金属層が選択的に設けられてい
る。そして、封止用樹脂の密着強度は、基板面に対する
よりも金属層に対する方が劣るため、基板の端面部を支
点としてランナ部などに相当する樹脂を折り曲げ・回転
などさせたとき、半導体チップの封止モールド層の剥離
・損傷、基板の損傷など発生することなく、ゲート部で
容易に切断・分離される。したがって、前記半導体装置
用基板に半導体チップなど搭載・実装し、かつ樹脂で片
面封止した構造の半導体装置とした場合は、外観，寸法
精度など良好で、薄形性・コンパクト化の確保も可能と
なるので、着脱可能性などの特長と相俟って、信頼性の
高い実装用部品として機能することになる。
【図１】この発明に係る半導体装置用基板の要部構成例
を示す上面図。
を示す上面図。
【図２】この発明に係る半導体装置の要部構成例を示す
断面図。
断面図。
【図３】従来の薄型半導体装置の要部構造例を示す断面
図。
図。
【図４】従来の薄型半導体装置の他の要部構造例を示す
断面図。
断面図。
【図５】トランファモールドによる薄型半導体装置の製
造例を模式的に示す断面図。
造例を模式的に示す断面図。
【図６】トランファモールドによって製造された薄型半
導体装置の成形例を模式的に示す断面図。
導体装置の成形例を模式的に示す断面図。
１，18……基板 1a， 11a， 18a……配線回路 2a，2b， 13a，19……半導体チップ ３，17……外部接続端子 ４，16……スルホール接続部 ５，20……封止樹脂層 ５′，20′……ランナ部樹脂層 5a……樹脂ターブレット ６，21……ボンデングワイヤ ７，22……接着剤層 ８……下金型 8a……ブランジャー 8b……凹部 ９，23……組み立て基板 10……上金型 10a……ランナ部 10b……凹部 10c……ゲート部 10d……交点付近 11……基板本体 12……帯状基板 13……半導体チップ搭載領域 14……モールド樹脂封止領域 15……金属層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−56958（ＪＰ，Ａ) 特開 平２−232957（ＪＰ，Ａ) 特開 平６−120397（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/50
Claims (12)
- 【請求項１】 一主面に半導体素子に対する接続部を含
む配線回路を備え、他主面側に平面型の外部接続用端子
群を貫挿、導出させた片面樹脂モールド型の基板本体
と、 前記基板本体の配線回路領域より外側で、かつモールド
用樹脂を供給するランナ部の切断に対応する一主面領域
に選択的に設けられた軟質電解メッキ法により形成され
た金属層とを具備することを特徴とする半導体装置用基
板。 - 【請求項２】 接続部を含む配線回路が、基板本体面に
対しほぼ同一平面の平坦性を成していることを特徴とす
る請求項１記載の半導体装置用基板。 - 【請求項３】 一主面に半導体素子に対する接続部を含
む配線回路を備え、他主面側に平面型の外部接続用端子
群を貫挿、導出させた片面樹脂モールド型の基板本体
と、 前記基板本体の一主面の所定領域に搭載・実装された半
導体素子と、 前記半導体素子実装面を片面封止するトランスファーモ
ールド樹脂層と、 前記基板本体の樹脂モールド封止領域より外側で、モー
ルド用樹脂供給ランナ部の切断に対応する一主面領域に
選択的に設けられた軟質電解メッキ法により形成された
金属層とを具備することを特徴とする半導体装置。 - 【請求項４】 一主面に半導体素子に対する接続部を含
む配線回路を備え、他主面側に平面型の外部接続用端子
群を貫挿、導出させ、かつ配線回路領域より外側でモー
ルド用樹脂を供給するランナ部の切断に対応する一主面
領域に選択的に設けられた軟質電解メッキ法により形成
された金属層を備えた片面樹脂モールド型の半導体装置
用基板の所定領域に半導体素子を搭載・実装する工程
と、 前記半導体素子を実装した半導体装置用基板をトランス
ファーモールド用金型内に位置決め配置する工程と、 前記トランスファーモールド用金型内にモールド用樹脂
を、ランナ部を介して供給して半導体素子実装面の所定
領域を片面封止する工程と、 前記片面封止した半導体装置用基板系をトランスファー
モールド用金型から取り外し、半導体装置用基板面に設
けられている金属層領域でモールド樹脂供給ランナ部を
切断・分離することを有することを特徴とする半導体装
置の製造方法。 - 【請求項５】 片面樹脂モールド型の基板本体と前記基
板本体の第１の主面上に半導体素子に対する接続部を含
む配線回路と、 スルーホールを介し前記基板本体の第２の主面側に導出
された平面型の外部接続用端子群と、 前記配線回路領域より外側で、前記配線回路と独立に前
記第１の主面上に軟質電解メッキ法により形成された金
属層とを具備することを特徴とする片面封止半導体装置
用基板。 - 【請求項６】 前記金属層は、軟質金属からなる表面層
を有することを特徴とする請求項５記載の半導体装置用
基板。 - 【請求項７】 第１の主面に半導体素子に対する接続部
を含む配線回路を備え、スルーホールを介し第２の主面
に導出された平面型の外部接続用端子群を備える基板本
体と、 前記基板本体の第１の主面上に搭載・実装された半導体
素子と、 前記実装された半導体素子と前記基板の第１の主面との
間を封止するトランスファーモールド樹脂層と、 前記配線回路の領域より外側で、モールド樹脂層の領域
から前記モールド樹脂層の外側の隣接領域に至る第１の
主面上に形成された軟質電解メッキ法により形成された
金属層とを具備することを特徴とする片面封止型半導体
装置。 - 【請求項８】 前記金属層は、第１の主面のトランスフ
ァーモールド用樹脂供給ランナ部の領域に設けられてい
ることを特徴とする請求項７記載の半導体装置。 - 【請求項９】 半導体素子に対する接続部を含む配線回
路パターンを基板の第１の主面の所定領域に形成すると
ともに、前記所定領域の外側に分離して配置された金属
層を軟質電解メッキ法により形成する工程と、 前記基板の第２の主面の所定領域に平面型外部接続端子
を形成する工程と、 前記配線回路パターンを前記外部接続端子に接続するス
ルーホールを形成する工程と、 所定領域に半導体素子を搭載・実装した組み立て部品を
形成する工程と、 前記組み立て部品を位置決め配置するための凹部を備え
る下金型、前記下金型に対応し前記組み立て部品を位置
決め配置するための凹部を備える上金型および溶融樹脂
を供給するためのゲートを含むランナ部を有するトラン
スファーモールド用金型内に、前記組み立て部品を位置
決め配置する工程と、 ランナ部およびゲート部を介し、プランジャにより前記
金型内にモールド用樹脂を供給する工程と、 前記モールド用樹脂を金型に充填し、前記半導体素子お
よび前記配線回路パターンが前記基板の第１の主面上で
封止された片面封止基板を形成する工程と、 前記金型内で前記モールド用樹脂を硬化させる工程と、 前記片面封止基板を前記金型から取り外す工程と、 前記ランナ部およびプランジャに残存する余分な樹脂層
を切断・分離する工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項１０】 前記金属層は、樹脂封止領域からラン
ナ部を介しゲート部を横切るようにして前記第１の主面
に設けられていることを特徴とする請求項９記載の半導
体装置。 - 【請求項１１】 前記余分な樹脂層の切断・分離は、前
記基板の表面端部を支点として第２の主面側に前記余分
な樹脂層を折り曲げることにより行われることを特徴と
する請求項９記載の半導体装置。 - 【請求項１２】 第１の主面および第２の主面を有し、
半導体素子が前記第１の主面に実装され、前記半導体素
子の入出力端子として前記半導体素子に接続された平面
型外部接続端子が前記第２の主面に形成され、半導体実
装領域を除いた前記第１の主面上に軟質電解メッキ法に
より形成された金属層を備える基板を形成する工程と、 ランナ部に設けられた前記金属層を介し金型内の前記基
板の第１の主面上にモールド用樹脂を充填することによ
り前記基板を片面封止し、前記基板の第１の主面に実装
された半導体素子を覆うモールド樹脂層を形成する工程
と、 片面封止半導体素子から前記ランナ部に残存する余分な
樹脂層を切断・分離する工程とを有することを特徴とす
る片面封止半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11455995A JP3332654B2 (ja) | 1995-05-12 | 1995-05-12 | 半導体装置用基板、半導体装置および半導体装置の製造方法 |
| US08/644,897 US5780933A (en) | 1995-05-12 | 1996-05-10 | Substrate for semiconductor device and semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11455995A JP3332654B2 (ja) | 1995-05-12 | 1995-05-12 | 半導体装置用基板、半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316362A JPH08316362A (ja) | 1996-11-29 |
| JP3332654B2 true JP3332654B2 (ja) | 2002-10-07 |
Family
ID=14640846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11455995A Expired - Lifetime JP3332654B2 (ja) | 1995-05-12 | 1995-05-12 | 半導体装置用基板、半導体装置および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5780933A (ja) |
| JP (1) | JP3332654B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6432751B1 (en) * | 1997-04-11 | 2002-08-13 | Matsushita Electric Industrial Co., Ltd. | Resin mold electric part and producing method therefor |
| US5886398A (en) * | 1997-09-26 | 1999-03-23 | Lsi Logic Corporation | Molded laminate package with integral mold gate |
| US6117708A (en) | 1998-02-05 | 2000-09-12 | Micron Technology, Inc. | Use of residual organic compounds to facilitate gate break on a carrier substrate for a semiconductor device |
| US5982625A (en) * | 1998-03-19 | 1999-11-09 | Advanced Semiconductor Engineering, Inc. | Semiconductor packaging device |
| JP3310617B2 (ja) * | 1998-05-29 | 2002-08-05 | シャープ株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| JP3901427B2 (ja) * | 1999-05-27 | 2007-04-04 | 松下電器産業株式会社 | 電子装置とその製造方法およびその製造装置 |
| US6468361B1 (en) | 2000-08-09 | 2002-10-22 | St Assembly Test Service Ltd. | PBGA singulated substrate for model melamine cleaning |
| US6632704B2 (en) * | 2000-12-19 | 2003-10-14 | Intel Corporation | Molded flip chip package |
| US6518675B2 (en) | 2000-12-29 | 2003-02-11 | Samsung Electronics Co., Ltd. | Wafer level package and method for manufacturing the same |
| JP4626919B2 (ja) * | 2001-03-27 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7081667B2 (en) * | 2004-09-24 | 2006-07-25 | Gelcore, Llc | Power LED package |
| JP2007059693A (ja) * | 2005-08-25 | 2007-03-08 | Toshiba Corp | 半導体メモリカードおよび半導体メモリカードの製造方法 |
| US9899329B2 (en) | 2010-11-23 | 2018-02-20 | X-Celeprint Limited | Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance |
| US8889485B2 (en) | 2011-06-08 | 2014-11-18 | Semprius, Inc. | Methods for surface attachment of flipped active componenets |
| US8859342B2 (en) | 2011-12-14 | 2014-10-14 | Stats Chippac Ltd. | Integrated circuit packaging system with substrate mold gate and method of manufacture thereof |
| US20160093600A1 (en) * | 2014-09-25 | 2016-03-31 | X-Celeprint Limited | Compound micro-assembly strategies and devices |
| US9799719B2 (en) | 2014-09-25 | 2017-10-24 | X-Celeprint Limited | Active-matrix touchscreen |
| US10217730B2 (en) | 2016-02-25 | 2019-02-26 | X-Celeprint Limited | Efficiently micro-transfer printing micro-scale devices onto large-format substrates |
| US10395966B2 (en) | 2016-11-15 | 2019-08-27 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| US10600671B2 (en) | 2016-11-15 | 2020-03-24 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| TWI762428B (zh) | 2016-11-15 | 2022-04-21 | 愛爾蘭商艾克斯展示公司技術有限公司 | 微轉印可印刷覆晶結構及方法 |
| US11024608B2 (en) | 2017-03-28 | 2021-06-01 | X Display Company Technology Limited | Structures and methods for electrical connection of micro-devices and substrates |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60106153A (ja) * | 1983-11-15 | 1985-06-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH0719858B2 (ja) * | 1985-11-20 | 1995-03-06 | 三洋電機株式会社 | 混成集積回路装置の製造方法 |
| JPS6394645A (ja) * | 1986-10-08 | 1988-04-25 | Mitsubishi Electric Corp | 電子装置 |
| JPH02205064A (ja) * | 1989-02-02 | 1990-08-14 | Nec Corp | 電子部品のモールド構造 |
| JPH0687484B2 (ja) * | 1989-04-06 | 1994-11-02 | 三菱電機株式会社 | Ｉｃカード用モジュール |
| JPH03105961A (ja) * | 1989-09-19 | 1991-05-02 | Nec Corp | 樹脂封止型半導体装置 |
-
1995
- 1995-05-12 JP JP11455995A patent/JP3332654B2/ja not_active Expired - Lifetime
-
1996
- 1996-05-10 US US08/644,897 patent/US5780933A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5780933A (en) | 1998-07-14 |
| JPH08316362A (ja) | 1996-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3332654B2 (ja) | 半導体装置用基板、半導体装置および半導体装置の製造方法 | |
| US6861734B2 (en) | Resin-molded semiconductor device | |
| JP2515086B2 (ja) | 平坦構造様式の電子モジュ―ル | |
| KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6664616B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101037997B1 (ko) | 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법 | |
| US20010049159A1 (en) | Substrate strip for use in packaging semiconductor chips and method for making the substrate strip | |
| US20020066947A1 (en) | Multimedia chip package | |
| JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
| US5981873A (en) | Printed circuit board for ball grid array semiconductor package | |
| JP2003017517A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| US7781259B2 (en) | Method of manufacturing a semiconductor using a rigid substrate | |
| JP2596615B2 (ja) | 樹脂封止用回路基板 | |
| US6022763A (en) | Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof | |
| JPH11111738A (ja) | Ｃｏｂ及びｃｏｂの製造方法，半導体素子及び半導体素子の製造方法 | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP2003273309A (ja) | リードフレーム及び半導体装置並びにそれらの製造方法 | |
| KR100262733B1 (ko) | 칩온보드(cob)패키지용인쇄회로기판및그를이용한칩온보드패키지 | |
| JP3061177B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3976984B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04177753A (ja) | 樹脂封止型半導体装置 | |
| CN108831839B (zh) | 一种去除半导体塑封制程中所产生毛边的方法 | |
| JPH11297740A (ja) | 半導体チップが実装されるキャリアテープ、および半導体装置 | |
| JP2707673B2 (ja) | Ｉｃモジュールおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |