JPH03190144A - Semiconductor device of tape carrier system - Google Patents
Semiconductor device of tape carrier systemInfo
- Publication number
- JPH03190144A JPH03190144A JP32716689A JP32716689A JPH03190144A JP H03190144 A JPH03190144 A JP H03190144A JP 32716689 A JP32716689 A JP 32716689A JP 32716689 A JP32716689 A JP 32716689A JP H03190144 A JPH03190144 A JP H03190144A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- semiconductor device
- bumps
- conductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 239000004020 conductor Substances 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 239000004411 aluminium Substances 0.000 abstract 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、テープキャリア（ＴＡＢ）方式の半導体装置
（ｒｃ）の構造に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to the structure of a tape carrier (TAB) type semiconductor device (RC).
（従来の技術）
従来、このような分野の技術としては、例えば（１）特
開平１−１１４０６１号、（２）「エレクトロニクス実
装技術Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇｉｎｇ Ｔ
ｅｃｈｎｏｌｏｇｙ」１９８９年７月、 Ｖｏｌ、５
Ｎｏ、７ Ｐ、３４〜３７ ■情報調査会発行に記
載されるようなものがあった。(Prior Art) Conventionally, as technologies in this field, for example, (1) Japanese Patent Application Laid-Open No. 1-114061, (2) "Electronic Packaging T
technology” July 1989, Vol. 5
No. 7 P. 34-37 ■There was something that was described in the publication of the Information Investigation Committee.
第３図はかかる従来のテープキャリア方式の半導体装置
の断面図、第４図は従来のテープキャリア方式の半導体
装置を配線基板に実装した例を示す断面図である。FIG. 3 is a sectional view of such a conventional tape carrier type semiconductor device, and FIG. 4 is a sectional view showing an example of a conventional tape carrier type semiconductor device mounted on a wiring board.
これらの図において、ＩＣチップ１はＡｕハンプ２を有
しており、フィルムキャリア（ポリイミドフィルム）３
に支持されたＴＡＢリード４力ぐ、前記Ａｕバンプ２に
接続されるようになっている。In these figures, an IC chip 1 has an Au hump 2 and a film carrier (polyimide film) 3.
The TAB lead 4 supported by the TAB lead 4 is connected to the Au bump 2.
このテープキャリア方式の半導体装置は、配線基板７上
に実装される。そして、ＴＡＢリード４には導体を介し
て終端抵抗としてのチップ抵抗器５が接続され、更に、
導体６を介して入出力端子８へと接続されている。This tape carrier type semiconductor device is mounted on a wiring board 7. A chip resistor 5 as a terminating resistor is connected to the TAB lead 4 via a conductor, and further,
It is connected to an input/output terminal 8 via a conductor 6.
（発明が解決とする課題）
しかしながら、高周波領域でテープキャリア方式の半導
体装置を使用する場合、信号線の終端抵抗はＩＣチップ
のパッドから少なくともＴＡＢＩＪ−ド４の長さ分、離
れているため、終端抵抗のＩＣチップのバンド側の端子
とＩＣチップ１のパッドとの間にオープン・スタブ（ｏ
ｐｅｎ ５ｔｕｂ）が形成され、それによるインピーダ
ンスの不整合で反射が起こるという問題点があった。(Problems to be Solved by the Invention) However, when using a tape carrier type semiconductor device in a high frequency region, the termination resistor of the signal line is separated from the pad of the IC chip by at least the length of TABIJ-4. An open stub (o
There was a problem in that the impedance mismatch caused by the impedance mismatch caused reflections.
本発明は、以上述べた終端抵抗とＩＣチップのパッド間
に形成されるオープン・スタブの影響を除去するため、
ＩＣチップ側のパッドの近くに終端抵抗を設けることに
より、インピーダンスの不整合点をなくすようにしたテ
ープキャリア方式の半導体装置を提供することを目的と
する。The present invention eliminates the influence of the open stub formed between the termination resistor and the pad of the IC chip as described above.
An object of the present invention is to provide a tape carrier type semiconductor device in which impedance mismatch points are eliminated by providing a terminating resistor near a pad on an IC chip side.
（課題を解決するための手段）
本発明は、上記目的を達成するために、半導体チップの
バンプにインナボンディングされるテープキャリア方式
の半導体装置において、前記半導体チップのバンプと接
続されるテープキャリア方式のリードの接触面と反対側
のリード面に終端抵抗モジュール基板を接続し、信号を
終端させるようにしたものである。(Means for Solving the Problems) In order to achieve the above object, the present invention provides a tape carrier type semiconductor device that is internally bonded to the bumps of a semiconductor chip. A termination resistor module board is connected to the lead surface opposite to the contact surface of the lead to terminate the signal.
（作用）
本発明によれば、第１図に示すように、Ａｇペーストで
形成されたバンプ１６をＴＡＢリード４に接続して、テ
ープキャリア方式の半導体チップ１のパッド近傍に終端
抵抗を設けるようにしたので、テープキャリア式のリー
ドで形成されていたオープン・スタブによるインピーダ
ンスの不整合を除去することができ、反射損失の減少を
図ることができる。(Function) According to the present invention, as shown in FIG. 1, the bumps 16 formed of Ag paste are connected to the TAB leads 4, and a terminating resistor is provided near the pads of the tape carrier type semiconductor chip 1. Therefore, impedance mismatch caused by open stubs formed in tape carrier type leads can be eliminated, and reflection loss can be reduced.
（実施例）
以下、本発明の実施例について図面を参照しながら詳細
に説明する。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は本発明の実施例を示すテープキャリア方式の半
導体装置の断面図、第２図はそのテープキャリア方式の
半導体装置の抵抗モジュール基板の斜視図である。FIG. 1 is a sectional view of a tape carrier type semiconductor device showing an embodiment of the present invention, and FIG. 2 is a perspective view of a resistance module substrate of the tape carrier type semiconductor device.
これらの図において、１〜４は前記したものと同様のも
のであり、ここでは同一番号を付して、それらの説明を
省略する。In these figures, 1 to 4 are the same as those described above, so the same numbers are given here and their explanation will be omitted.
これらの図に示すように、抵抗モジュール基板１０は、
アルミナ基板１１、導体１２、抵抗体１３を有している
。そこで、アルミナ基板１１の表面側に導体１２を設け
、この導体１２に抵抗体１３を接続すると共に、Ａｇペ
ーストで形成されたバンプ１６を形成する。更に、スル
ーホール１４を介して、アルミナ基板１１の裏面側にも
導体１５を設ける。As shown in these figures, the resistance module board 10 is
It has an alumina substrate 11, a conductor 12, and a resistor 13. Therefore, a conductor 12 is provided on the surface side of the alumina substrate 11, a resistor 13 is connected to this conductor 12, and bumps 16 made of Ag paste are formed. Furthermore, a conductor 15 is also provided on the back side of the alumina substrate 11 via the through hole 14.
次に、抵抗モジュール基板１０に、ＩＣチップ１のＡｕ
バンプ２にフィルムキャリア（ポリイミドフィルム）３
に支持されたＴＡＢＩＪ−ド４が接続された半導体装置
を載せ、Ａｇペーストで形成されたバンプ１６を硬化さ
せる。つまり、Ａｇペーストで形成されたバンプ１６を
ＴＡＢリード４に接続することにより、テープキャリア
方式のＩＣチップ１のパッド近傍に終端抵抗を設けるよ
うにする。Next, the Au of the IC chip 1 is placed on the resistance module substrate 10.
Film carrier (polyimide film) 3 on bump 2
A semiconductor device connected to the TABIJ-board 4 supported by the substrate is mounted, and the bumps 16 made of Ag paste are hardened. That is, by connecting the bumps 16 made of Ag paste to the TAB leads 4, a terminating resistor is provided near the pads of the tape carrier type IC chip 1.
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。Note that the present invention is not limited to the above embodiments,
Various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
（発明の効果）
以上、詳細に説明したように、本発明によれば、テープ
キャリア方式の半導体チップのパッド近傍に終端抵抗を
設けるようにしたので、テープキャリア式のリードで形
成されていたオープン・スタブによるインピーダンスの
不整合を除去することができ、反射損失の減少を図るこ
とができる。つまり、信号を確実に終端させることがで
きる。(Effects of the Invention) As described above in detail, according to the present invention, a terminating resistor is provided near the pad of a tape carrier type semiconductor chip. - Impedance mismatch caused by the stub can be removed, and reflection loss can be reduced. In other words, the signal can be terminated reliably.
また、終端抵抗をテープキャリア式の半導体チップのア
ウタリードの外側に付ける必要がないので、実装面積を
削減することができる。Further, since there is no need to attach a terminating resistor to the outside of the outer lead of the tape carrier type semiconductor chip, the mounting area can be reduced.
更に、前記半導体チップのバンプと接続されるテープキ
ャリア方式のリードの接触面と反対側のリード面に終端
抵抗モジュール基板を接続するだけの簡単な構成で済み
、そのモジュール基板の裏面にはベタ層の裏面導体を形
成するだけでよい。Furthermore, the configuration is as simple as connecting a termination resistor module board to the lead surface opposite to the contact surface of the tape carrier type lead connected to the bump of the semiconductor chip, and a solid layer is placed on the back side of the module board. It is only necessary to form the back conductor.
第１図は本発明の実施例を示すテープキャリア方式の半
導体装置の断面図、第２図は本発明の実施例を示すテー
プキャリア方式の半導体装置の抵抗モジュール基板の斜
視図、第３図は従来のテープキャリア方式の半導体装置
の断面図、第４図は従来のテープキャリア方式の半導体
装置の配線基板への実装状態断面図である。
１・・・ＩＣチップ、２・・・Ａｕバンプ、３・・・フ
ィルムキャリア、４・・・ＴＡＢリード、１０・・・抵
抗モジュール基板、１１・・・アルミナ基板、１２・・
・導体、１３・・・抵抗体、１４・・・スルーホール、
１５・・・裏面導体、１６・・・バンプ。FIG. 1 is a sectional view of a tape carrier type semiconductor device showing an embodiment of the present invention, FIG. 2 is a perspective view of a resistor module board of a tape carrier type semiconductor device showing an embodiment of the present invention, and FIG. A sectional view of a conventional tape carrier type semiconductor device. FIG. 4 is a sectional view of a conventional tape carrier type semiconductor device mounted on a wiring board. DESCRIPTION OF SYMBOLS 1... IC chip, 2... Au bump, 3... Film carrier, 4... TAB lead, 10... Resistance module board, 11... Alumina substrate, 12...
・Conductor, 13...Resistor, 14...Through hole,
15... Back conductor, 16... Bump.
Claims (1)
プキャリア方式の半導体装置において、前記半導体チッ
プのバンプと接続されるテープキャリア方式のリードの
接触面と反対側のリード面に終端抵抗モジュール基板を
接続するようにしたことを特徴とするテープキャリア方
式の半導体装置。In a tape carrier type semiconductor device that is internally bonded to a bump of a semiconductor chip, a terminating resistor module board is connected to a lead surface opposite to a contact surface of a tape carrier type lead connected to a bump of the semiconductor chip. A tape carrier type semiconductor device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32716689A JPH07114217B2 (en) | 1989-12-19 | 1989-12-19 | Tape carrier type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32716689A JPH07114217B2 (en) | 1989-12-19 | 1989-12-19 | Tape carrier type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03190144A true JPH03190144A (en) | 1991-08-20 |
| JPH07114217B2 JPH07114217B2 (en) | 1995-12-06 |
Family
ID=18196046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32716689A Expired - Lifetime JPH07114217B2 (en) | 1989-12-19 | 1989-12-19 | Tape carrier type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114217B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04113440U (en) * | 1991-03-22 | 1992-10-05 | 日本電気株式会社 | film carrier |
| US6091318A (en) * | 1999-06-22 | 2000-07-18 | Dallas Semiconductor Corporation | Integral bump technology sense resistor |
-
1989
- 1989-12-19 JP JP32716689A patent/JPH07114217B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04113440U (en) * | 1991-03-22 | 1992-10-05 | 日本電気株式会社 | film carrier |
| US6091318A (en) * | 1999-06-22 | 2000-07-18 | Dallas Semiconductor Corporation | Integral bump technology sense resistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07114217B2 (en) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2546195B2 (en) | Resin-sealed semiconductor device | |
| WO1996004682A1 (en) | Electronic circuit package | |
| JPH03190144A (en) | Semiconductor device of tape carrier system | |
| US6949823B2 (en) | Method and apparatus for high electrical and thermal performance ball grid array package | |
| JPS6116539A (en) | High speed integrated circuit contained in package | |
| JP3769979B2 (en) | Display panel and display device including the same | |
| JPH01132150A (en) | Carrier substrate of semiconductor chip | |
| JPH0529484A (en) | Ic chip mounting structure | |
| JP2652222B2 (en) | Substrate for mounting electronic components | |
| JP3229068B2 (en) | TAB film and semiconductor device using the TAB film | |
| JPH0462457B2 (en) | ||
| JPS63119288A (en) | Circuit board | |
| JP3436595B2 (en) | Semiconductor device | |
| JP2821519B2 (en) | IC support film positioning method and IC chip test method using the same | |
| JPS59165446A (en) | Integrated circuit structure | |
| JPH04369233A (en) | Semiconductor device | |
| JP2556204B2 (en) | Film carrier semiconductor device mounting method | |
| JPS63256001A (en) | Integrated circuit device | |
| JPH1012660A (en) | Integrated circuit for surface mounting | |
| JPH02180062A (en) | Package for semiconductor integrated circuit | |
| JPH0714938A (en) | Hybrid integrated circuit device | |
| JPH071844Y2 (en) | Integrated circuit package | |
| JP3194300B2 (en) | Semiconductor device | |
| JPH0691361B2 (en) | Semiconductor device | |
| JPH0281446A (en) | Chip carrier board |