JPH0318038A - 電荷転送素子の信号出力回路 - Google Patents
電荷転送素子の信号出力回路Info
- Publication number
- JPH0318038A JPH0318038A JP1152625A JP15262589A JPH0318038A JP H0318038 A JPH0318038 A JP H0318038A JP 1152625 A JP1152625 A JP 1152625A JP 15262589 A JP15262589 A JP 15262589A JP H0318038 A JPH0318038 A JP H0318038A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- signal output
- amplifier
- output circuit
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 230000010355 oscillation Effects 0.000 abstract description 4
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速で動作する電荷転送素子に適した信号出力
回路に関する。
回路に関する。
近年、電荷結合素子（以後ＣＯＤと記する）等の電荷転
送素子を用いた固体撮像装置は、解像度向上のために多
画素化される傾向にある。これに伴い一画素当たりの信
号読み出しも高速で行わねばならない。たとえば、ＮＴ
ＳＣテレビジョン標準方式に対応して、水平方向に約８
００画素、垂直方向に約５００画素をはいちしたＣＯＤ
二次元固体撮像装置の一画素当たり読み出し速度は比較
的遅い１４ＭＨｚであるが、ハイビジョン方式に対応し
て、水平方向に約２０００画素、垂直方向に約１０００
画素を配置し、たＣＣＤ二次元固体撮像装置の一画素尚
たり読み出し速度は７４ＭＨｚもの高速となる。
送素子を用いた固体撮像装置は、解像度向上のために多
画素化される傾向にある。これに伴い一画素当たりの信
号読み出しも高速で行わねばならない。たとえば、ＮＴ
ＳＣテレビジョン標準方式に対応して、水平方向に約８
００画素、垂直方向に約５００画素をはいちしたＣＯＤ
二次元固体撮像装置の一画素当たり読み出し速度は比較
的遅い１４ＭＨｚであるが、ハイビジョン方式に対応し
て、水平方向に約２０００画素、垂直方向に約１０００
画素を配置し、たＣＣＤ二次元固体撮像装置の一画素尚
たり読み出し速度は７４ＭＨｚもの高速となる。
ＣＯＤの高速動作を制限する要因としては、シフトレジ
スタでの転送効率の劣化、シフトレジスタから電荷検出
用浮遊拡散領域への信号電荷の転送遅れ、オンチップ出
力増幅器の帯域不足等が考えられるが、本発明ではオン
チップ出力増幅器の帯域不足を補う信号出力回路の改善
について扱う．？図であり、ＣＣＤシフトレジタの出力
部周辺とそれに付随した信号出力回路が描かれている。
スタでの転送効率の劣化、シフトレジスタから電荷検出
用浮遊拡散領域への信号電荷の転送遅れ、オンチップ出
力増幅器の帯域不足等が考えられるが、本発明ではオン
チップ出力増幅器の帯域不足を補う信号出力回路の改善
について扱う．？図であり、ＣＣＤシフトレジタの出力
部周辺とそれに付随した信号出力回路が描かれている。
ＣＯＤ二次元固体撮像装置の場合、公知のように、図示
したＣＯＤシフトレジスタの上部にフォトダイオード群
とＣＯＤ垂直シフトレジスタ群等で構或される撮像部が
結合されるが、本発明に直接係わらないため、ここでは
示さない。同図において、ｌは転送パルスφ■が印加さ
れるＣＯＤシフトレジスタの最終電荷転送電極である。
したＣＯＤシフトレジスタの上部にフォトダイオード群
とＣＯＤ垂直シフトレジスタ群等で構或される撮像部が
結合されるが、本発明に直接係わらないため、ここでは
示さない。同図において、ｌは転送パルスφ■が印加さ
れるＣＯＤシフトレジスタの最終電荷転送電極である。
また最終電荷転送電極１に隣接して、直流電圧■。０が
印加される出力ゲート電極２と、浮遊拡散領域３と、リ
セットバルスφ３が印餅されるリセットゲート電極４と
、直流電圧ＶＢＤが印加されるリセットドレイン５とが
直列接続されている。浮遊拡散領域３での電位変化はＭ
ＯＳトランジスタで構戒された２段ソースフォロア回路
からなるオンチップ出力増幅器６を介して電圧信号に変
換される。本従来例の特徴は、オンチップ出力増幅器６
の負荷容量の増大による周波数帯域の劣化を極力防止す
るために、ＣＣＤシフトレジスタと同一パッケージ７上
にバイポーラトランジスタ８をマウントしている点にあ
る．この場合、オンチップ出力増幅器６からの出力信号
をボンディングバッド９と１０を介してバイポーラトラ
ンジスタ８０ベースに最短距離で入力させることにより
、配線の漂遊容量に起因した負荷容量の増大を最小限に
押さえている．ここで、ホ゛ンディングバッド９とボン
ディングバッド１０の間、バイボーラトランジスタ８の
エミッタに対応したホ゛ンディングバッド１１とパッケ
ージ７のボンディングパッド１２の間およびバイポーラ
トランジスタ８のフレクタに対応したボンディングパッ
ド１３とパッケージ７のボ゛ンディングパッド１４の間
は通常のホ゛ンディングワイヤにより接続されている．
さらに、ホ゛ンディングパッド１２からの出力端子には
電流源１５が接続され、かつボンディングバッド１４が
接地されることによって、バイポーラトランジスタ８と
電流源１５とでエミッタフォロア回路が構威され、ホ゛
ンディングパッド１２からはインピーダンス変換された
電圧信号が出力される。
印加される出力ゲート電極２と、浮遊拡散領域３と、リ
セットバルスφ３が印餅されるリセットゲート電極４と
、直流電圧ＶＢＤが印加されるリセットドレイン５とが
直列接続されている。浮遊拡散領域３での電位変化はＭ
ＯＳトランジスタで構戒された２段ソースフォロア回路
からなるオンチップ出力増幅器６を介して電圧信号に変
換される。本従来例の特徴は、オンチップ出力増幅器６
の負荷容量の増大による周波数帯域の劣化を極力防止す
るために、ＣＣＤシフトレジスタと同一パッケージ７上
にバイポーラトランジスタ８をマウントしている点にあ
る．この場合、オンチップ出力増幅器６からの出力信号
をボンディングバッド９と１０を介してバイポーラトラ
ンジスタ８０ベースに最短距離で入力させることにより
、配線の漂遊容量に起因した負荷容量の増大を最小限に
押さえている．ここで、ホ゛ンディングバッド９とボン
ディングバッド１０の間、バイボーラトランジスタ８の
エミッタに対応したホ゛ンディングバッド１１とパッケ
ージ７のボンディングパッド１２の間およびバイポーラ
トランジスタ８のフレクタに対応したボンディングパッ
ド１３とパッケージ７のボ゛ンディングパッド１４の間
は通常のホ゛ンディングワイヤにより接続されている．
さらに、ホ゛ンディングパッド１２からの出力端子には
電流源１５が接続され、かつボンディングバッド１４が
接地されることによって、バイポーラトランジスタ８と
電流源１５とでエミッタフォロア回路が構威され、ホ゛
ンディングパッド１２からはインピーダンス変換された
電圧信号が出力される。
しかしながら上述したＣＯＤの信号出力回路には、バイ
ポーラトランジスタ８として十分に利得帯域幅積の大き
なデバイスを使用した場合、発振が起こり易かったり、
あるいは高周波側の周波数特性が異常に上昇してＣＯＤ
の高城雑音が目立ち易くたる欠点があった．これらの現
象はバイボーラトランジスタ８のエミッタとベースの間
に正帰還ループが形威されることに起因している．一般
のディスクリート回路ではトンジスタのベースに数十Ω
の抵抗を直列接続することにより、上述した現象を未然
に防いでいる．しかし前記ＣＯＤの信号出力回路では、
ホ゛ンディングバッド９と１０の間を抵抗或分を持った
ボ１ンディングワイヤで接続する以外にバイポーラトラ
ンジスタ８０ベースに抵抗を直列接続する有力な手立て
が無かったため、広帯域化の大きな障害となっていた。
ポーラトランジスタ８として十分に利得帯域幅積の大き
なデバイスを使用した場合、発振が起こり易かったり、
あるいは高周波側の周波数特性が異常に上昇してＣＯＤ
の高城雑音が目立ち易くたる欠点があった．これらの現
象はバイボーラトランジスタ８のエミッタとベースの間
に正帰還ループが形威されることに起因している．一般
のディスクリート回路ではトンジスタのベースに数十Ω
の抵抗を直列接続することにより、上述した現象を未然
に防いでいる．しかし前記ＣＯＤの信号出力回路では、
ホ゛ンディングバッド９と１０の間を抵抗或分を持った
ボ１ンディングワイヤで接続する以外にバイポーラトラ
ンジスタ８０ベースに抵抗を直列接続する有力な手立て
が無かったため、広帯域化の大きな障害となっていた。
本発明は上述した従来の欠点を削除したもので、その目
的とするところは高速で動作する電荷転送素子に適した
信号出力回路を提供することにある。
的とするところは高速で動作する電荷転送素子に適した
信号出力回路を提供することにある。
本発明は、ＭＯＳトランジスタからなる出力増幅器及び
前記出力増幅器の出力端が社バースに接続されたバイポ
ーラトランジスタを含んでなる電荷転送素子の信号出力
回路において、前記出力増幅器の出力端と前記バイボー
ラトランジスタのベースとの間に前記出力増幅器と同一
半導体基板上に形成された抵抗素子が挿入されていると
いうものである。
前記出力増幅器の出力端が社バースに接続されたバイポ
ーラトランジスタを含んでなる電荷転送素子の信号出力
回路において、前記出力増幅器の出力端と前記バイボー
ラトランジスタのベースとの間に前記出力増幅器と同一
半導体基板上に形成された抵抗素子が挿入されていると
いうものである。
トランジスタのベースに抵抗素子を直列接続し、その抵
抗値を適切な値、通常は数十Ωに選ぶことｔこよって、
バイポーラトランジスタのエミッタとベースの間に正帰
還ループが形成され難くなる。
抗値を適切な値、通常は数十Ωに選ぶことｔこよって、
バイポーラトランジスタのエミッタとベースの間に正帰
還ループが形成され難くなる。
以下、本発明の実施例について図面を参照して説明する
。第１図は本発明の一実施例のＣＯＤシて第２図と同一
番号は同一構或要素を示し、かつ各構成要素の構造と動
作は第２図に示した従来例と同様であるのでここでは説
明を省略する。本実施例と従来例の相違は、オンチップ
出力増幅器６の出力端にＣＯＤと同一半導体基板上に形
成された抵抗素子１６が直列接続されている点にある。
。第１図は本発明の一実施例のＣＯＤシて第２図と同一
番号は同一構或要素を示し、かつ各構成要素の構造と動
作は第２図に示した従来例と同様であるのでここでは説
明を省略する。本実施例と従来例の相違は、オンチップ
出力増幅器６の出力端にＣＯＤと同一半導体基板上に形
成された抵抗素子１６が直列接続されている点にある。
すなわち、オンチップ出力増幅器６の出力端と抵抗素子
１６の一端とはアルミニウム層等の電極配線で接続され
ている。また抵抗素子１６の他端も電極配線によりボン
ディングバット９に接続されている。よって、ポンディ
ングパット９と１０とを通常のポンディングワイヤで接
続することにより、バイポーラトランジスタ８のベース
に抵抗素子１６が直列接続されたことになる。ここで抵
抗素子１６の抵抗値を適切な値、通常は数十Ωに選ぶこ
とによって、バイボーラトランジスタ８のエミッタとベ
ースの間に正帰還ループが形成され難くなり、バイボー
ラトランジスタ８を含んだ信号出力回路での発振現象や
、周波数特性の高周波側での異常上昇に起因した広域雑
音の増加を防ぐことが出来る。また、オンチップ出力増
幅器６の出力端から抵抗素子１６を介してバイポーラト
ランジスタ８のベースまでの配線長は、抵抗値が前述の
程度なので短かくでき、かつバイボーラトランジスタ８
として利得帯域幅積の十分に大きなデバイスが選択でき
るため、信号出力回路全体を十分に広域化することが可
能である。又、バイボーラトランジスタ８のマウントは
銀ペースト等の通常のマウント材で可能であり、かつボ
ンディングパット９と１０、１１と１２および１３と１
４の間の配線も通常のポンディングワイヤで可能なため
、組立工数が軽減され、かつ信頼性にも優れているのは
従来例と同じである。
１６の一端とはアルミニウム層等の電極配線で接続され
ている。また抵抗素子１６の他端も電極配線によりボン
ディングバット９に接続されている。よって、ポンディ
ングパット９と１０とを通常のポンディングワイヤで接
続することにより、バイポーラトランジスタ８のベース
に抵抗素子１６が直列接続されたことになる。ここで抵
抗素子１６の抵抗値を適切な値、通常は数十Ωに選ぶこ
とによって、バイボーラトランジスタ８のエミッタとベ
ースの間に正帰還ループが形成され難くなり、バイボー
ラトランジスタ８を含んだ信号出力回路での発振現象や
、周波数特性の高周波側での異常上昇に起因した広域雑
音の増加を防ぐことが出来る。また、オンチップ出力増
幅器６の出力端から抵抗素子１６を介してバイポーラト
ランジスタ８のベースまでの配線長は、抵抗値が前述の
程度なので短かくでき、かつバイボーラトランジスタ８
として利得帯域幅積の十分に大きなデバイスが選択でき
るため、信号出力回路全体を十分に広域化することが可
能である。又、バイボーラトランジスタ８のマウントは
銀ペースト等の通常のマウント材で可能であり、かつボ
ンディングパット９と１０、１１と１２および１３と１
４の間の配線も通常のポンディングワイヤで可能なため
、組立工数が軽減され、かつ信頼性にも優れているのは
従来例と同じである。
次に、抵抗素子１６としては様々考えられるが、シリコ
ン基板の導電型とは反対の導電型の不純物を拡散するこ
とによって形成される拡散抵抗、あるいはポリシリコン
膜などの膜抵抗等を使用することが出来る。なお、膜抵
抗の方が寄生容量が小さくできるので幾分有利である。
ン基板の導電型とは反対の導電型の不純物を拡散するこ
とによって形成される拡散抵抗、あるいはポリシリコン
膜などの膜抵抗等を使用することが出来る。なお、膜抵
抗の方が寄生容量が小さくできるので幾分有利である。
以上述べたように、本発明によれば、電荷転送素子のオ
ンチップ出力増幅器の出力端にオンチップ化された抵抗
素子を接続することにより、この電荷転送素子と同一パ
ッケージ上にマウントされたバイポーラトランジスタを
も含めた信号出力回路の発振現象や高城雑音の増加を未
然に防止でき、かつ同一パッケージ上にマウントするト
ランジスタとして利得帯域幅積の大きなデバイスが選択
可能なため、広帯域化が容易となる。なお本実施例では
、電荷転送素子と同一パッケージ上にバッファ用のトラ
ンジスタがマウントされた場合を例に説明したが、この
トランジスタがマウントされていない場合にも有効であ
る。すなわち、抵抗素子の抵抗値をこの抵抗素子の出力
端に接続されるケーブル等の特性インピーダンスと同じ
値に設定することにより、インピーダンス整合の取れた
駆動が可能となる。
ンチップ出力増幅器の出力端にオンチップ化された抵抗
素子を接続することにより、この電荷転送素子と同一パ
ッケージ上にマウントされたバイポーラトランジスタを
も含めた信号出力回路の発振現象や高城雑音の増加を未
然に防止でき、かつ同一パッケージ上にマウントするト
ランジスタとして利得帯域幅積の大きなデバイスが選択
可能なため、広帯域化が容易となる。なお本実施例では
、電荷転送素子と同一パッケージ上にバッファ用のトラ
ンジスタがマウントされた場合を例に説明したが、この
トランジスタがマウントされていない場合にも有効であ
る。すなわち、抵抗素子の抵抗値をこの抵抗素子の出力
端に接続されるケーブル等の特性インピーダンスと同じ
値に設定することにより、インピーダンス整合の取れた
駆動が可能となる。
２図は従来のＣＯＤシフトレジスタ出力部と信号棟
出力回路を示す屡弐図である。
１・・・・・・ＣＣＤシフトレジスタの最終電荷転送電
極、２・・・・・・出力ゲート電極、３・・・・・・浮
遊拡散領域、４・・・・・・リセットゲート電極、５・
・・・・・リセットドレイン、６・・・・・・オンチッ
プ出力増幅器、７・・・・・・ｃｃＤシフトレジスタの
パッケージ、８・・・・・・パッケージ７上にマウント
されたバイボーラトランジスタ、９〜ｌ４・・・・・・
ポンディングバッド、１６・・・・・・ＣＣＤシフトレ
ジスタおよびオンチップ出力増幅器６と同一基板上に形
成された抵抗或分。
極、２・・・・・・出力ゲート電極、３・・・・・・浮
遊拡散領域、４・・・・・・リセットゲート電極、５・
・・・・・リセットドレイン、６・・・・・・オンチッ
プ出力増幅器、７・・・・・・ｃｃＤシフトレジスタの
パッケージ、８・・・・・・パッケージ７上にマウント
されたバイボーラトランジスタ、９〜ｌ４・・・・・・
ポンディングバッド、１６・・・・・・ＣＣＤシフトレ
ジスタおよびオンチップ出力増幅器６と同一基板上に形
成された抵抗或分。
Claims (3)
- （１）ＭＯＳトランジスタからなる出力増幅器及び前記
出力増幅器の出力端がベースに接続されたバイポーラト
ランジスタを含んでなる電荷転送素子の信号出力回路に
おいて、前記出力増幅器の出力端と前記バイポーラトラ
ンジスタのベースとの間に前記出力増幅器と同一半導体
基板上に形成された抵抗素子が挿入されていることを特
徴とする電荷転送素子の信号出力回路。 - （２）抵抗素子が拡散抵抗である請求項（１）記載の電
荷転送素子の信号出力回路。 - （３）抵抗素子が膜抵抗である請求項（１）記載の電荷
転送素子の信号出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152625A JP2803171B2 (ja) | 1989-06-14 | 1989-06-14 | 電荷転送素子の信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152625A JP2803171B2 (ja) | 1989-06-14 | 1989-06-14 | 電荷転送素子の信号出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0318038A true JPH0318038A (ja) | 1991-01-25 |
| JP2803171B2 JP2803171B2 (ja) | 1998-09-24 |
Family
ID=15544472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152625A Expired - Fee Related JP2803171B2 (ja) | 1989-06-14 | 1989-06-14 | 電荷転送素子の信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803171B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282880A (ja) * | 1988-09-20 | 1990-03-23 | Canon Inc | 光電変換装置 |
| JPH02264467A (ja) * | 1989-04-05 | 1990-10-29 | Mitsubishi Electric Corp | Ｃｃｄリニアイメージセンサの駆動装置 |
-
1989
- 1989-06-14 JP JP1152625A patent/JP2803171B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282880A (ja) * | 1988-09-20 | 1990-03-23 | Canon Inc | 光電変換装置 |
| JPH02264467A (ja) * | 1989-04-05 | 1990-10-29 | Mitsubishi Electric Corp | Ｃｃｄリニアイメージセンサの駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2803171B2 (ja) | 1998-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5144447A (en) | Solid-state image array with simultaneously activated line drivers | |
| JP2833522B2 (ja) | 半導体装置 | |
| US5016108A (en) | Solid-state imaging device having series-connected pairs of switching MOS transistors for transferring signal electric charges therethrough | |
| JP3320335B2 (ja) | 光電変換装置及び密着型イメージセンサ | |
| JPH079981B2 (ja) | 電荷転送装置 | |
| JP3284816B2 (ja) | 固体撮像装置 | |
| JPH0318038A (ja) | 電荷転送素子の信号出力回路 | |
| JP2727584B2 (ja) | 固体撮像装置 | |
| JP2897825B2 (ja) | 固体撮像装置 | |
| US6771112B1 (en) | Semiconductor integrated circuit having pads with less input signal attenuation | |
| JP2005348268A (ja) | 撮像装置及び出力用デバイス | |
| US4896340A (en) | Partial direct injection for signal processing system | |
| JPH0442545A (ja) | 電荷転送素子の信号出力回路 | |
| JP3680488B2 (ja) | 半導体装置 | |
| JP2573683B2 (ja) | 電荷転送素子の出力回路 | |
| JP3130540B2 (ja) | 信号検出回路 | |
| JP2000223688A (ja) | 固体撮像装置およびカメラシステム | |
| JP2828124B2 (ja) | 電荷転送装置 | |
| JPH0786568A (ja) | 電荷転送装置 | |
| JP3016815B2 (ja) | 固体撮像装置 | |
| JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
| JP2002111960A (ja) | 画像入力装置 | |
| JPH063840B2 (ja) | 半導体装置 | |
| JPH02246122A (ja) | 半導体集積回路 | |
| JPH0468789B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |