JP2803171B2 - 電荷転送素子の信号出力回路 - Google Patents
電荷転送素子の信号出力回路Info
- Publication number
- JP2803171B2 JP2803171B2 JP1152625A JP15262589A JP2803171B2 JP 2803171 B2 JP2803171 B2 JP 2803171B2 JP 1152625 A JP1152625 A JP 1152625A JP 15262589 A JP15262589 A JP 15262589A JP 2803171 B2 JP2803171 B2 JP 2803171B2
- Authority
- JP
- Japan
- Prior art keywords
- signal output
- output circuit
- charge transfer
- bipolar transistor
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速で動作する電荷転送素子に適した信号出
力回路に関する。
力回路に関する。
近年、電荷結合素子（以後CCDと記す）等の電荷転送
素子を用いた固体撮像装置は、解像度向上のために多画
素化される傾向にある。これに伴い一画素当たりの信号
読み出しも高速で行わねばならない。たとえば、NTSCテ
レビジョン標準方式に対応して、水平方向に約800画
素、垂直方向に約500画素をはいちしたCCD二次元固体撮
像装置の一画素当たり読み出し速度は比較的遅い14MHz
であるが、ハイビジョン方式に対応して、水平方向に約
2000画素、垂直方向に約1000画素を配置したCCD二次元
固体撮像装置の一画素当たり読み出し速度は74MHzもの
高速となる。
素子を用いた固体撮像装置は、解像度向上のために多画
素化される傾向にある。これに伴い一画素当たりの信号
読み出しも高速で行わねばならない。たとえば、NTSCテ
レビジョン標準方式に対応して、水平方向に約800画
素、垂直方向に約500画素をはいちしたCCD二次元固体撮
像装置の一画素当たり読み出し速度は比較的遅い14MHz
であるが、ハイビジョン方式に対応して、水平方向に約
2000画素、垂直方向に約1000画素を配置したCCD二次元
固体撮像装置の一画素当たり読み出し速度は74MHzもの
高速となる。
CCDの高速動作を制限する要因としては、シフトレジ
スタでの転送効率の劣化、シフトレジスタから電荷検出
用浮遊拡散領域への信号電荷の転送遅れ、オンチップ出
力増幅器の帯域不足等が考えられるが、本発明ではオン
チップの出力増幅器の帯域不足を補う信号出力回路の改
善について扱う。第２図はオンチップ出力増幅器の帯域
不足を補うために従来から採用されている信号出力回路
の模式図であり、CCDシフトレジスタの出力部周辺とそ
れに付随した信号出力回路が描かれている。CCD二次元
固体撮像装置の場合、公知のように、図示したCCDシフ
トレジスタの上部にフォトダイオード群とCCD垂直シフ
トレジスタ群等で構成される撮像部が結合されるが、本
発明に直接係わらないため、ここでは示さない。同図に
おいて、１は転送パルスφＨが印加されるCCDシフトレ
ジスタの最終電荷転送電極である。また最終電荷転送電
極１に隣接して、直流電圧VOGが印加される出力ゲート
電極２と、浮遊拡散領域３と、リセットパルスφＲが印
加されるリセットゲート電極４と、直流電圧VRDが印加
されるリセットドレイン５とが直列接続されている。浮
遊拡散領域３での電位変化はMOSトランジスタで構成さ
れた２段ソースフォロア回路からなるオンチップ出力増
幅器６を介して電圧信号に変換される。本従来例の特徴
は、オンチップ出力増幅器６の負荷容量の増大による周
波数帯域の劣化を防止するために、CCDシフトレジスタ
と同一パッケージ７上にバイポーラトランジスタ８をマ
ウントしている点にある。この場合、オンチップ出力増
幅器６からの出力信号をボンディングパッド９と10を介
してバイポーラトランジスタ８のベースに最短距離で入
力させることにより、配線の漂遊容量に起因した負荷容
量の増大を最小限に押さえている。ここで、ボンディン
グパッド９とボンディングパッド10の間、バイポーラト
ランジスタ８のエミッタに対応したボンディングパッド
11とパッケージ７のボンディングパッド12の間およびバ
イポーラトランジスタ８のコレクタに対応したボンディ
ングパッド13とパッケージ７のボンディングパッド14の
間は通常のボンディングワイヤにより接続されている。
さらに、ボンディングパッド12からの出力端子には電流
源15が接続され、かつボンディングパッド14が接地され
ることによって、バイポーラトランジスタ８と電流源15
とでエミッタフォロア回路が構成され、ボンディングパ
ッド12からはインピーダンス変換された電圧信号が出力
される。
スタでの転送効率の劣化、シフトレジスタから電荷検出
用浮遊拡散領域への信号電荷の転送遅れ、オンチップ出
力増幅器の帯域不足等が考えられるが、本発明ではオン
チップの出力増幅器の帯域不足を補う信号出力回路の改
善について扱う。第２図はオンチップ出力増幅器の帯域
不足を補うために従来から採用されている信号出力回路
の模式図であり、CCDシフトレジスタの出力部周辺とそ
れに付随した信号出力回路が描かれている。CCD二次元
固体撮像装置の場合、公知のように、図示したCCDシフ
トレジスタの上部にフォトダイオード群とCCD垂直シフ
トレジスタ群等で構成される撮像部が結合されるが、本
発明に直接係わらないため、ここでは示さない。同図に
おいて、１は転送パルスφＨが印加されるCCDシフトレ
ジスタの最終電荷転送電極である。また最終電荷転送電
極１に隣接して、直流電圧VOGが印加される出力ゲート
電極２と、浮遊拡散領域３と、リセットパルスφＲが印
加されるリセットゲート電極４と、直流電圧VRDが印加
されるリセットドレイン５とが直列接続されている。浮
遊拡散領域３での電位変化はMOSトランジスタで構成さ
れた２段ソースフォロア回路からなるオンチップ出力増
幅器６を介して電圧信号に変換される。本従来例の特徴
は、オンチップ出力増幅器６の負荷容量の増大による周
波数帯域の劣化を防止するために、CCDシフトレジスタ
と同一パッケージ７上にバイポーラトランジスタ８をマ
ウントしている点にある。この場合、オンチップ出力増
幅器６からの出力信号をボンディングパッド９と10を介
してバイポーラトランジスタ８のベースに最短距離で入
力させることにより、配線の漂遊容量に起因した負荷容
量の増大を最小限に押さえている。ここで、ボンディン
グパッド９とボンディングパッド10の間、バイポーラト
ランジスタ８のエミッタに対応したボンディングパッド
11とパッケージ７のボンディングパッド12の間およびバ
イポーラトランジスタ８のコレクタに対応したボンディ
ングパッド13とパッケージ７のボンディングパッド14の
間は通常のボンディングワイヤにより接続されている。
さらに、ボンディングパッド12からの出力端子には電流
源15が接続され、かつボンディングパッド14が接地され
ることによって、バイポーラトランジスタ８と電流源15
とでエミッタフォロア回路が構成され、ボンディングパ
ッド12からはインピーダンス変換された電圧信号が出力
される。
しかしながら上述したCCDの信号出力回路には、バイ
ポーラトランジスタ８として十分に利得帯域幅積の大き
なデバイスを使用した場合、発振が起こり易かったり、
あるいは高周波側の周波数特性が異常に上昇してCCDの
高域雑音が目立ち易くなる欠点があった。これらの現象
はバイポーラトランジスタ８のエミッタとベースの間に
正帰還ループが形成されることに起因している。一般の
ディスクリート回路ではトランジスタのベースに数十Ω
の抵抗を直列接続することにより、上述した現象を未然
に防いでいる。しかし前記CCDの信号出力回路では、ボ
ンディングパッド９と10の間を抵抗成分を持ったボンデ
ィングワイヤで接続する以外にバイポーラトランジスタ
８のベースに抵抗を直列接続する有力な手立てが無かっ
たため、広帯域化の大きな障害となっていた。
ポーラトランジスタ８として十分に利得帯域幅積の大き
なデバイスを使用した場合、発振が起こり易かったり、
あるいは高周波側の周波数特性が異常に上昇してCCDの
高域雑音が目立ち易くなる欠点があった。これらの現象
はバイポーラトランジスタ８のエミッタとベースの間に
正帰還ループが形成されることに起因している。一般の
ディスクリート回路ではトランジスタのベースに数十Ω
の抵抗を直列接続することにより、上述した現象を未然
に防いでいる。しかし前記CCDの信号出力回路では、ボ
ンディングパッド９と10の間を抵抗成分を持ったボンデ
ィングワイヤで接続する以外にバイポーラトランジスタ
８のベースに抵抗を直列接続する有力な手立てが無かっ
たため、広帯域化の大きな障害となっていた。
本発明は上述した従来の欠点を削除したもので、その
目的とするところは高速で動作する電荷転送素子に適し
た信号出力回路を提供することにある。
目的とするところは高速で動作する電荷転送素子に適し
た信号出力回路を提供することにある。
本発明は、MOSトランジスタからなる出力増幅器及び
前記出力増幅器の出力端がベースに接続されたバイポー
ラトランジスタを含んでなる電荷転送素子の信号出力回
路において、前記バイポーラトランジスタが前記出力増
幅器の形成された半導体基板と異なる半導体基板上に形
成され、かつ前記出力増幅器の出力端と前記バイポーラ
トランジスタのベースとの間に前記増幅器と同一半導体
基板上に形成された抵抗素子が挿入されているというも
のである。
前記出力増幅器の出力端がベースに接続されたバイポー
ラトランジスタを含んでなる電荷転送素子の信号出力回
路において、前記バイポーラトランジスタが前記出力増
幅器の形成された半導体基板と異なる半導体基板上に形
成され、かつ前記出力増幅器の出力端と前記バイポーラ
トランジスタのベースとの間に前記増幅器と同一半導体
基板上に形成された抵抗素子が挿入されているというも
のである。
トランジスタのベースに抵抗素子を直列接続し、その
抵抗値を適切な値、通常は数十Ωに選ぶことによって、
バイポーラトランジスタのエミッタとベースの間に正帰
還ループが形成され難くなる。
抵抗値を適切な値、通常は数十Ωに選ぶことによって、
バイポーラトランジスタのエミッタとベースの間に正帰
還ループが形成され難くなる。
以下、本発明の実施例について図面を参照して説明す
る。第１図は本発明の一実施例のCCDシフトレジスタの
出力部周辺とそれに付随した信号出力回路を示す模式図
である。なお、同図において第２図と同一番号は同一構
成要素を示し、かつ各構成要素の構造と動作は第２図に
示した従来例と同様であるのでここでは説明を省略す
る。本実施例と従来例の相違は、オンチップ出力増幅器
６の出力端にCCDと同一半導体基板上に形成された抵抗
素子16が直列接続されている点にある。すなわち、オン
チップ出力増幅器６の出力端と抵抗素子16の一端とはア
ルミニウム層等の電極配線で接続されている。また抵抗
素子16の他端も電極配線によりボンディングパット９に
接続されている。よって、ボンディングパット９と10と
を通常のボンディングワイヤで接続することにより、バ
イポーラトランジスタ８のベースに抵抗素子16が直列接
続されたことになる。ここで抵抗素子16の抵抗値を適切
な値、通常は数十Ωに選ぶことによって、バイポーラト
ランジスタ８のエミッタとベースの間に正帰還ループが
形成され難くなり、バイポーラトランジスタ８を含んだ
信号出力回路での発振現象や、周波数特性の高周波側で
の異常上昇に起因した広域雑音の増加を防ぐことが出来
る。また、オンチップ出力増幅器６の出力端から抵抗素
子16を介してバイポーラトランジスタ８のベースまでの
配線長は、抵抗値が前述の程度なので短かくでき、かつ
バイポーラトランジスタ８として利得帯域幅積の十分に
大きなデバイスが選択できるため、信号出力回路全体を
十分に広域化することが可能である。又、バイポーラト
ランジスタ８のマウントは銀ペースト等の通常のマウン
ト材で可能であり、かつボンディングパット９と10、11
と12および13と14の間の配線も通常のボンディングワイ
ヤで可能なため、組立工数が軽減され、かつ信頼性にも
優れているのは従来例と同じである。
る。第１図は本発明の一実施例のCCDシフトレジスタの
出力部周辺とそれに付随した信号出力回路を示す模式図
である。なお、同図において第２図と同一番号は同一構
成要素を示し、かつ各構成要素の構造と動作は第２図に
示した従来例と同様であるのでここでは説明を省略す
る。本実施例と従来例の相違は、オンチップ出力増幅器
６の出力端にCCDと同一半導体基板上に形成された抵抗
素子16が直列接続されている点にある。すなわち、オン
チップ出力増幅器６の出力端と抵抗素子16の一端とはア
ルミニウム層等の電極配線で接続されている。また抵抗
素子16の他端も電極配線によりボンディングパット９に
接続されている。よって、ボンディングパット９と10と
を通常のボンディングワイヤで接続することにより、バ
イポーラトランジスタ８のベースに抵抗素子16が直列接
続されたことになる。ここで抵抗素子16の抵抗値を適切
な値、通常は数十Ωに選ぶことによって、バイポーラト
ランジスタ８のエミッタとベースの間に正帰還ループが
形成され難くなり、バイポーラトランジスタ８を含んだ
信号出力回路での発振現象や、周波数特性の高周波側で
の異常上昇に起因した広域雑音の増加を防ぐことが出来
る。また、オンチップ出力増幅器６の出力端から抵抗素
子16を介してバイポーラトランジスタ８のベースまでの
配線長は、抵抗値が前述の程度なので短かくでき、かつ
バイポーラトランジスタ８として利得帯域幅積の十分に
大きなデバイスが選択できるため、信号出力回路全体を
十分に広域化することが可能である。又、バイポーラト
ランジスタ８のマウントは銀ペースト等の通常のマウン
ト材で可能であり、かつボンディングパット９と10、11
と12および13と14の間の配線も通常のボンディングワイ
ヤで可能なため、組立工数が軽減され、かつ信頼性にも
優れているのは従来例と同じである。
次に、抵抗素子16としては様々考えられるが、シリコ
ン基板の導電型とは反対の導電型の不純物を拡散するこ
とによって形成される拡散抵抗、あるいはポリシリコン
膜などの膜抵抗等を使用することが出来る。なお、膜抵
抗の方が寄生容量が小さくできるので幾分有利である。
ン基板の導電型とは反対の導電型の不純物を拡散するこ
とによって形成される拡散抵抗、あるいはポリシリコン
膜などの膜抵抗等を使用することが出来る。なお、膜抵
抗の方が寄生容量が小さくできるので幾分有利である。
以上述べたように、本発明によれば、電荷転送素子の
オンチップ出力増幅器の出力端にオンチップ化された抵
抗素子を接続することにより、この電荷転送素子と同一
パッケージ上にマウントされたバイポーラトランジスタ
をも含めた信号出力回路の発振現象や高域雑音の増加を
未然に防止でき、かつ同一パッケージ上にマウントする
トランジスタとして利得帯域幅積の大きなデバイスが選
択可能なため、広帯域化が容易となる。なお本実施例で
は、電荷転送素子と同一パッケージ上にバッファ用のト
ランジスタがマウントされた場合を例に説明したが、こ
のトランジスタがマウントされていない場合にも有効で
ある。すなわち、抵抗素子の抵抗値をこの抵抗素子の出
力端に接続されるケーブル等の特性インピーダンスと同
じ値に設定することにより、インピーダンス整合の取れ
た駆動が可能となる。
オンチップ出力増幅器の出力端にオンチップ化された抵
抗素子を接続することにより、この電荷転送素子と同一
パッケージ上にマウントされたバイポーラトランジスタ
をも含めた信号出力回路の発振現象や高域雑音の増加を
未然に防止でき、かつ同一パッケージ上にマウントする
トランジスタとして利得帯域幅積の大きなデバイスが選
択可能なため、広帯域化が容易となる。なお本実施例で
は、電荷転送素子と同一パッケージ上にバッファ用のト
ランジスタがマウントされた場合を例に説明したが、こ
のトランジスタがマウントされていない場合にも有効で
ある。すなわち、抵抗素子の抵抗値をこの抵抗素子の出
力端に接続されるケーブル等の特性インピーダンスと同
じ値に設定することにより、インピーダンス整合の取れ
た駆動が可能となる。
第１図は本発明の一実施例であるCCDシフトレジスタ出
力部と信号出力回路を示す模式図、第２図は従来のCCD
シフトレジスタ出力部と信号出力回路を示す模式図であ
る。 １……CCDシフトレジスタの最終電荷転送電極、２……
出力ゲート電極、３……浮遊拡散領域、４……リセット
ゲート電極、５……リセットドレイン、６……オンチッ
プ出力増幅器、７……CCDシフトレジスタのパッケー
ジ、８……パッケージ７上にマウントされたバイポーラ
トランジスタ、９〜14……ボンディングパッド、16……
CCDシフトレジスタおよびオンチップ出力増幅器６と同
一基板上に形成された抵抗成分。
力部と信号出力回路を示す模式図、第２図は従来のCCD
シフトレジスタ出力部と信号出力回路を示す模式図であ
る。 １……CCDシフトレジスタの最終電荷転送電極、２……
出力ゲート電極、３……浮遊拡散領域、４……リセット
ゲート電極、５……リセットドレイン、６……オンチッ
プ出力増幅器、７……CCDシフトレジスタのパッケー
ジ、８……パッケージ７上にマウントされたバイポーラ
トランジスタ、９〜14……ボンディングパッド、16……
CCDシフトレジスタおよびオンチップ出力増幅器６と同
一基板上に形成された抵抗成分。
Claims (3)
- 【請求項１】MOSトランジスタから成る出力増幅器及び
前記出力増幅器の出力端がベースに接続されたバイポー
ラトランジスタを含んでなる電荷転送素子の信号出力回
路において、前記バイポーラトランジスタが前記出力増
幅器の形成された半導体基板と異なる半導体基板上に形
成され、かつ前記出力増幅器の出力端と前記バイポーラ
トランジスタのベースとの間に前記出力増幅器の半導体
基板上に形成された抵抗素子が挿入されていることを特
徴とする電荷転送素子の信号出力回路。 - 【請求項２】抵抗素子が拡散抵抗である請求項（１）記
載の電荷転送素子の信号出力回路。 - 【請求項３】抵抗素子が膜抵抗である請求項（１）記載
の電荷転送素子の信号出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152625A JP2803171B2 (ja) | 1989-06-14 | 1989-06-14 | 電荷転送素子の信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1152625A JP2803171B2 (ja) | 1989-06-14 | 1989-06-14 | 電荷転送素子の信号出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0318038A JPH0318038A (ja) | 1991-01-25 |
| JP2803171B2 true JP2803171B2 (ja) | 1998-09-24 |
Family
ID=15544472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1152625A Expired - Fee Related JP2803171B2 (ja) | 1989-06-14 | 1989-06-14 | 電荷転送素子の信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803171B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282880A (ja) * | 1988-09-20 | 1990-03-23 | Canon Inc | 光電変換装置 |
| JPH02264467A (ja) * | 1989-04-05 | 1990-10-29 | Mitsubishi Electric Corp | Ｃｃｄリニアイメージセンサの駆動装置 |
-
1989
- 1989-06-14 JP JP1152625A patent/JP2803171B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0318038A (ja) | 1991-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6759641B1 (en) | Imager with adjustable resolution | |
| JP2833522B2 (ja) | 半導体装置 | |
| JP3320335B2 (ja) | 光電変換装置及び密着型イメージセンサ | |
| US6049470A (en) | Package with reticulated bond shelf | |
| US5280511A (en) | Output circuit for a CCD with cascode depletion MOSFET loads and a feedback capacitor | |
| US5159186A (en) | Photoconversion device with capacitive compensation in shielded dark current element | |
| JP3284816B2 (ja) | 固体撮像装置 | |
| JP2903812B2 (ja) | 固体撮像装置 | |
| JP2803171B2 (ja) | 電荷転送素子の信号出力回路 | |
| JPH061829B2 (ja) | 二次元ｃｃｄイメージセンサ | |
| JP3355781B2 (ja) | 固体撮像装置 | |
| US20020024066A1 (en) | Solid-state image pickup device | |
| JP3978198B2 (ja) | 撮像装置 | |
| JP2897825B2 (ja) | 固体撮像装置 | |
| JP3200899B2 (ja) | 固体撮像装置 | |
| JP3208595B2 (ja) | 電荷転送装置 | |
| JPH0793415B2 (ja) | 固体エリアイメージセンサ | |
| JPH0442545A (ja) | 電荷転送素子の信号出力回路 | |
| JP2573683B2 (ja) | 電荷転送素子の出力回路 | |
| JPH025474A (ja) | 固体撮像装置 | |
| JP2828124B2 (ja) | 電荷転送装置 | |
| JP3130540B2 (ja) | 信号検出回路 | |
| JPH0786568A (ja) | 電荷転送装置 | |
| JPH07106545A (ja) | 固体撮像素子 | |
| JP2000223688A (ja) | 固体撮像装置およびカメラシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |