JPH0282880A

JPH0282880A - 光電変換装置

Info

Publication number: JPH0282880A
Application number: JP63233461A
Authority: JP
Inventors: Seiji Hashimoto; 誠二橋本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1988-09-20
Filing date: 1988-09-20
Publication date: 1990-03-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は光電変換装置に係り、特に複数のラインセンサ
より構成された光電変換装置に関する。

［従来の技術１ラインセンサはファクシミリ７の情報麩理装置に用いら
れており、例えばＣＣＤ　（Ｃｈａｒｇｅ　Ｃｏｕｐｌ
ｅｄ　Ｄｅｖｉｃｅ）型ラインセンサが知られている。

第６図はＣＣＤ型ラインセンサの一構成例を示す構成図
である。

第６図に示すように、ＣＣＤ型ラインセンサにおいて、
センナ部３０１の信号は転送ゲート３０２を通して各偶
・奇数画素ごとに別個に設けられた二つのアナログシフ
トレジスタ３０３に送゛られ、これらのアナログシフト
レジスタ３０３で転送されて、出力ゲート３０４で再び
１列の信号に整列され、その後プリアンプ３０５で増幅
されて外部に送り出される。アナログシフトレジスタ３
０３および転送ゲート３０２は駆動パルス回路３０６に
よって制御される。

近年、画像処理装置のカラーに伴ってカラー原稿を扱う
読取装置の需要が高まってきており、かかる読取装置に
用−いるカラーラインセンサとして、上記のようなライ
ンセンサを平行に三木配設してＲＧＢの各う・ｆンセン
サごとにＲＧＢの信号を取り出すものが用いられている
。

［発明が解決しようとする課題］このようなカラーラインセンサを構成する場合、単に上
述したＣＣＤ型ラインセンサを配設したものは受光部と
受光部との間の遮光部の占有面積が広くなり、カラーラ
インセンサを設けるチップの大きさが大きくなる問題点
があった。

［課題を解決するための手段］本発明の光電変換装置は、複数のラインセンサより構成
された光電変換装置において、該ラインセンサからの各
信号を選択的に蓄積するための共通の蓄積手段と、該蓄
積手段の信号を順次出力するため出力手段とを有するこ
とを特徴とする。

［作用］本発明の光電変換装置は、ラインセンサからの信号を蓄
積する蓄積手段を共通に用い、複数のラインセンサから
の各信号を選択的に順次出力手段に読み出し、この信号
を順次出力手段によって読み出すことにより、ラインセ
ンサの非受光部の占有面積を減少させ、チップの大きさ
を小さくすることを可能とするものである。

［実施例］以下、本発明の実施例を図面を用いて詳細に説明する。

本発明の詳細な説明に先だって本実施例に用いる光電変
換装置のラインセンサの光電変換セルの構成について説
明する。ここに示すラインセンサは、本出願人が特願昭
５９−２７３９５３において開示した、半導体領域に光
照射によって発生した電荷を蓄積し、所定の制御信号に
よって蓄積した電荷量に対応した信号を得るラインセン
サに基づくものである。なお本発明は、以下に説明する
ラインセンサに限定されず、ＭＯ５型ラインセンサ等に
も用いることができる。

第５図（Ａ）は、本実施例の光電変換装置に使用される
光電変換セルの一例の模式的断面図である。：ｆＳ５図
（Ｂ）は、上記光電変換セルの等価回路図である。

同図において、ｎ型シリコン基板２０１上にエピタキシ
ャル成長によりコレクタ領域となるｎ−″層２０２が形
成され、その中にｐベース領域２０３、更にｎ十エミッ
タ領域２０４が形成され、バイポーラトランジスタを構
成している。

隣接するｐベース領域２０３の間には、酸化膜２０７を
挟んでゲート電極２０８が形成されている。したがって
、隣接するｐベース領域２０３を各々ソース・ドレイン
領域としてＰチャネルＭＯＳトランジスタが構成されて
いる。

このＭＯＳトランジスタはノーマリオフ型であり、ゲー
ト電極２０８の電位が接地電位又は正電位であればＯＦ
Ｆ状態である。したがって、隣接セル間のｐベース領域
２０３は電気的に分離された状態となる。逆にゲート電
極２０８の電位がしきい値電位ｖｔｈを超える負電位で
あると、ＯＮ状態となり、各セルのｐベース領域２０３
は相互に導通した状態となる。なお、このようにＭＯＳ
）ランジスタによって素子分離が行われる光電変換装置
については、特願昭６２−０１７１５０において、光電
変換セルの構成が開示されている。

ゲート電極２０Ｂは不図示の駆動ラインに共通に接続さ
れ、ｐベース領域２０３の電位を制御するためのキャパ
シタ２０９は上記駆動ラインと異なる他の不図示の駆動
ラインに接続されている。

これらの駆動う・ｆンは酸化膜上に形成される。

さらに透明絶縁層２１１を形成した後、エミッタ電極２
１２を形成し、エミッタ電極２１２は列ごとに垂直ライ
ン２１３に接、統されている。また、コレクタ電極２１
４が基板２０１の裏面にオーミックコンタクト層を挟ん
で形成されている。

第１図は本９３ＩＪＪの光電変換装置の一実施例の回路
構成図である。

なお、本実施例はカラーラインセンサの場合について説
明し、簡易化のために各色のラインセンサの光電変換セ
ルは、各ラインごとに２つずつ、光電変換セルＳＩＩ”
Ｓ３２の６つのみ示しである。

同図において、光電変換セルＳｌｌ、Ｓ＋２はＲ（赤）
、光電変換セル５２１１　Ｓ２２はＧ（緑）、光電変換
セルＳ３１　、３３２はＢ（青）のラインセンサの光電
変換セルを示す、光電変換セルＳ目〜Ｓ３２のｎｐｎト
ランジスタのコレクタ電極には一定の正電圧Ｖｃｃが印
加されている。光電変換セル５ＩＩＩＳＩ、！のキャパ
シタ電極は共通に接続され、読出し動作およびリフレッ
シュ動作を行うためのパルスφＶＲ（Ｒ）が印加される
。同様に、光電変換セル５２１１　Ｓ２２のキャパシタ
電極にはパルスφＶＲ（Ｇ）が印加され、光電変換セル
５３１．Ｓ３２のキャパシタ電極にはパルスφＶＲ（Ｂ
）が印加される。光電変換セルＳｌｌ〜Ｓ３２のＭＯＳ
）ランジスタＱＩＩ”Ｑ３２のゲート電極は共通に接続
され、パルスφＲＦが印加される。このパルスφＲＦに
より光電変換セルＳ口〜５ｆｆｌのベースに所定の電圧
ＶＲＦが印加される。光電変換セルＳｌｌ　、　Ｓｏｌ
の間、光電変換セルＳｚ＋、Ｓｘ＋の間はそれぞれＭＯ
ＳトランジスタＱＩ１．Ｑ２１を介して接続され、光電
変換セルＳ＋２．３２１の間、光電変換セルＳ２１．Ｓ
３１の間はそれぞれＭＯＳ）ランジスタＱＩ２＋にｈ２
を介して接続される。既に第５図を用いて説明したよう
に、ＭＯＳ）ランジスタのゲート電極の制御によって素
子分離状態と電気的導通状態の制御の切り換えを行うこ
とができる。　また、光電変換セルＳｌｌ〜Ｓ３１のエ
ミッタ電極は垂直ラインＬ１にＰａ続され、光電変換セ
ルの３１２〜Ｓ３２のエミッタ電極は垂直ラインＬ２に
接続される。垂直ラインＬ＋、Ｌ２は各々ＭＯ５）ラン
ジスタＱｚ、Ｑｒ２を介してＭ８１用コンデンサＣ目　
、Ｃｒ２に接続され、またＭｏｓトランジスタＱｖｃ＋
　　＋　ＱＶＣ２に接続される。ＭＯＳ）ランジスタＱ
ｒ＋、Ｑｒ２のゲート電極は共通に接続され、パルスφ
丁が印加される。ＭＯＳ）ランジスタＱｖｃ＋　　＋　
ＱＶＣ２のゲート電極は共通に接続され、パルスφＶＣ
が印加される。このパルスφｖｃにより光電変換セルＳ
ｌｌ”Ｓ］ｌのエミッタに所定の電圧ＶＶＣが印加され
る。

また、蓄積用コンデンサＣＴＩ　、Ｃｒ２はＭＯＳ）ラ
ンジスタＱＨＩ　＊　ＱＨ２を介してバッフ７Ａｌ　お
よびＭＯＳトランジスタＱａｃに共通に接続される・ト
ランジスタＱＨＩ　＋　Ｑｌ１２は水平走査回路によっ
て制御され、順次ｆａ用コンデンサＣｒ＋　、Ｃｒｚに
蓄積された信号がバッファＡ１を等して転送される０Ｍ
０ＳトランジスタＱｅｃはパルスφｅｃによって制御さ
れる。

なお１本実施例においては、バッファＡＩ　は個々の蓄
積コンデンサに対応して設けず、複数の蓄積用コンデン
サ（本実施例では２個の蓄積用コンデンサが示されてい
る）に共通に接続され、浮遊容量の低減を図っている。

バッファＡ１は出力ラインＨに接続され、この出力ライ
ンＨはサンプル・ホールド回路に接続される。出力ライ
ンＨにはリフレッシュするためのトランジスタＱＨＣを
介して所定の電位ＶＨＣが印加される。

第２図、第３図および第４図は、上記光電変換装置の動
作を説明するためのタイミングチャートである。

第２図、第３図において、Ｔ１１はリフレッシュ動作、
蓄動作、転送動作、読み出し動作を行う区間をいうもの
とする。

まず９パルスφＲＦを“Ｌ”レベルにするとセンサのベ
ースは基準電圧ＶＲＦにリセットされる。この区間を完
全リフレッシュ区間と呼ぶ（図中Ｔ１は完全リフレッシ
ュ区間）。

次に、垂直信号線Ｌ＋、Ｌ２　に接続されたＭＯＳトラ
ンジスタＱｖｃ＋　　、　Ｑｖｃ２をパルスφυＣによ
りＯＮ状態として、光電変換セルＳｌｌ〜Ｓ３１のｎｐ
ｎトランジスタのエミッタの電位をＶＶＣとし、また、
パルスφｖＲ（Ｒ）　、パルスφＶＲ（Ｂ）　、パルス
φＶＲ（Ｇ）によりキャパシタンスＣＯＸを介して光電
変換セルＳｌｌ〜Ｓｔ＋のｎｐｎトランジスタのベース
電位を所定の電位ＶＢ　　（ＶＢ＞Ｖｖｃ）とする、こ
のとき、ベースに蓄積されたホールはエミッタから注入
される電子と再結合して消滅する。この区間を過渡リフ
レッシュ区間と呼ぶ（図中Ｔ２は過渡リフレッシュ区間
）、この過渡リフレッシュ動作によりベース電位は低下
し、その段階で不均一であった各光電変換セルＳｌｌ〜
Ｓｏｌのベース電位のバラツキは低減する。

次に、ＭＯＳ）ランジスタＱｖｃ＋　　、　ＱＶＣ２は
ＯＮ状１ムに保持しｎｐｎ）ランジスタのエミッタの電
位をＶｖｅとしたまま（図中第２図の場合）、パルスφ
ＶＲ（Ｒ）　、パルスφＶＲ（Ｂ）　、パルスφＶＲ（
Ｇ）を“Ｌ”レベルに低減させると、ｎｐｎ　トランジ
スタのベース電位はエミッタ電位に対して負電位となり
、逆バイアス状態となる。

この状態で光電変換セルＳｌｌ〜５３＋の受光部に光が
入射すると、光量に対応したキャリア（ここではホール
）がベースに蓄積される（図中Ｔ３は蓄積区間）、蓄積
動作中にｎｐｎトランジスタのエミッタの電位をＶＶＣ
とするのは、強い入射光に対しオーバーフローさせて、
偽信号の混入を防止するためである。なお、ＯＡ機器で
はセンサが飽和するような使い方はしないので、第３ｒ
ｇＪに示すように、ＭＯＳトランジスタＱｖｃ＋　　＋
　ＱＶＣ２をＯＦＦ状態として、ｎｐｎトランジスタの
エミッタを浮遊状態とする。

このように光電変換セルＳＩＩ”Ｓｆｆ＋について、蓄
積状態に移行させることができる。なお、本実施例の光
電変換装置においては、各光電変換セルのベースに蓄積
された電荷による信号を光電変換セルごとに選択的に読
み出すことができる。これは、光電変換セルＳ１１〜３
３１のｎｐｎトランジスタのベース電位Ｖｕはエミッタ
電位に対して、逆バイアス状態となっており、強制的に
ベース電位ｖ８がエミッタ電位に対して順方向にバイア
スされない限り、読み出されることがないためである。

すなわち、各光電変換セルからの信号を読み出す順序は
基本的にどの色のラインセンサからであってもよい、普
通できるだけ、各色の信号レベルのバランスを揃えたい
ので、本実施例では信号Ｇ、Ｂ、Ｈの順に読出すことに
する。

Ｇの光電変換セル５２１　、　Ｓ２２の蓄積を終了して
蓄積された電荷に対応する信号を読み出す前に、パルス
φ丁によってＭＯＳトランジスタＱＴＩ　。

ＱｒｚをＯＮ状態、パルスφｖｃによってＭＯＳトラン
ジスタＱｖｃ＋　　、　ＱＶＣ２をＯＮ状態としてコン
デンサＣｒ上の残留電荷の除去を行う、その後、パルス
φＶＲ（Ｇ）を”Ｈ”し代ルとすると、Ｇの光電変換セ
ル５２１　、　Ｓ２２のベースのみ順バイアス状態とな
り、＠号が、ｔＭ用コンデンサＣＭ、Ｃｒ２に転送され
る（図中Ｔ４は転送区間）。

次に、水平走査回路の走査により、順次蓄積用コンデン
サＣＴ１．ＣＴ２上の電荷を、バッファＡＩ　、サンプ
ル・ホールド回路を経てチップ外に読み出す（図中Ｔｓ
は読出区間）。

この時、出力ラインＨの浮遊容量に蓄積される電荷は水
平走査回路に加えられるφＨ１ｔφＨ２によって各コン
デンサからの信号が読み出されるたびにトランジスタＱ
ｕｃによって所定の電位Ｖ　ｕ　ｃにリセットされる。

サンプル・ホールド（Ｓ／Ｈ）信号はパルスφＨ１，φ
Ｈ２のタイミングに合わせて出力される。

次にＢの光電変換セルＳＤＩ＋５３２の蓄積を終了し、
蓄積された電荷に対応する信号の転送、読み出し動作に
移る。

信号を転送する前に垂直信号線Ｌｌ、Ｌ２　と蓄積用コ
ンデンサＣｒｌ、ＣＴＺ上の残留電荷をクリアし、φＶ
Ｒ（Ｂ）をＯＮ状態としてセンサ信号を蓄積用コンデン
サＣＴＩ　、　Ｃｒ２へ転送させる。転送が終了し、次
にＧの信号読み出しと同様にして信号の読み出しが行わ
れる。

Ｂの信号の読み出しが終了すると、次はＲの光電変換セ
ルＳＩ１．Ｓ１２の信号Ｒの転送、読み出しが行なわれ
る。

信号を転送する前に垂直信号線Ｌｌ、Ｌ２　とコンデン
サＣｒ＋　、Ｃ１２上の残留電荷をクリアし、φＶＭ　
（Ｒ）をＯＮ状態としてセンナ信号を蓄積用コンデンサ
ＣＴＩ　、　Ｃｒ２へ転送させる。転送が終了し、次に
Ｇの信号読み出しと同様にして信号の読み出しが行われ
る。

以上説明した本発明の実施例の光電変換装置は１次の効
果を有する。

（１）蓄積手段たる蓄積用コンデンサを１つにすると、
各色のラインセンサの光電変換セルごとにｔｊＭ用コン
デンサを設けた場合に比べて、３色のうち２色は光電変
換セルの蓄積時間が短かくなるが、これは読み出し時間
、即ち水平走査周波数を高速にすれば、相対的に蓄積時
間を長くすることができ、３色の蓄積時間の比をほぼ１
にすることができる。従来の回路では高速化は困難であ
ったが、本実施例では読み出し回路のブロック化により
、その問題点を解決することができる。

（２）各色信号は独立に読み出しを制御できるので各種
機器に応用できる。

（３）出力信号を線順次出力式としたので、後段の信号
処理回路を単純化することができる。

次に、本発明を適用した画像読取装置の一例を示す。

第７図は、画像読取装置の一例の概略的構成図である。

同図において、原稿５０１は読取り部５０５に対して相
対的に矢印Ｙ方向に機械的に移動する。

また、画像の読み取りは、イメージセンサ５０４によっ
て矢印Ｘ方向に走査することで行われる。

まず、光源５０２からの光は原稿５０１で反射し、その
反射光が結像光学系５０３を通してイメージセンサ５０
４上に像を結像する。これによって、イメージセンサ５
０４には入射光の強さに対応したキャリアが蓄積され、
光電変換されて画像信号として出力する。

この画像信号は、ＡＤ変換器５０６によりデジタル変換
され、画像処理部５０７内のメモリに画像データとして
取り込まれる。そして、シェーディング補正、色補正等
の処理が行われ、パソコン５０８又はプリンタ等へ送信
される。

こうしてＸ方向の走査の画像信号転送が終了すると、ｒ
ｇ稿５０１がＹ方向へ相対的に移動し、以下同様の動作
を繰り返すことで、原稿５０１の前画像を電気信号に変
換し画像情報として取り出すことができる。

［発明の効果］以上詳細に説明したように、本発明の光電変換によれば
、ラインセンサの非受光部の占有面積を減少させ、チッ
プの大きさを小さくすることができる。

また、読み出し回路のブロック化により、読み出し時間
を高速化することができる。さらに、各色信号は独立に
読み出しを制御できるので各種機器に応用でき、出力信
号を線順次出力式としだので、後段の信号処理回路を単
純化することができる。

【図面の簡単な説明】

第１図は本発明の光電変換装置の一実施例の回路構成図
である。第２図、第３図および第４図は、上記光電変換装置の動
作を説明するためのタイミングチャートである。第５図（Ａ）は１本発明の光電変換装置に使用される光
電変換セルの一例の模式的断面図である。第５図（Ｂ）は、上記光電変換セルの等価回路図である
。第６図はＣＣＤ型ラインセンサの一構成例を示す構成図
である。第７図は、画像読取装置の一例の概略的構成図である。・・・ＭＯＳトランジスタ、Ｌ　ｌ　　＋　Ｌ　２・・・垂直ライン、Ｈ・・・出力
ライン、Ｃマｌ　　、Ｃ１０・・・蓄積用コンデンサ。

Claims

【特許請求の範囲】

（１）複数のラインセンサより構成された光電変換装置
において、該ラインセンサからの各信号を選択的に蓄積するための
共通の蓄積手段と、該蓄積手段の信号を順次出力するた
め出力手段とを有することを特徴とする光電変換装置。
（２）光照射によって蓄積される電荷の蓄積時間が各ラ
インセンサごとにそれぞれ異なるように駆動された請求
項１記載の光電変換装置。