JPH0317512Y2 - - Google Patents
Info
- Publication number
- JPH0317512Y2 JPH0317512Y2 JP4253284U JP4253284U JPH0317512Y2 JP H0317512 Y2 JPH0317512 Y2 JP H0317512Y2 JP 4253284 U JP4253284 U JP 4253284U JP 4253284 U JP4253284 U JP 4253284U JP H0317512 Y2 JPH0317512 Y2 JP H0317512Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- voltage
- input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は輝度信号と色信号を加算する加算回路
に関するものである。
に関するものである。
(ロ) 従来技術
従来、ダイナミツクレンジを広く取る回路とし
て「トランジスタ回路の設計」（ラジオ技術社発
行）の第101項の第３・７図に示す様な回路があ
り、第１図はその一的な回路図である。
て「トランジスタ回路の設計」（ラジオ技術社発
行）の第101項の第３・７図に示す様な回路があ
り、第１図はその一的な回路図である。
第１図について図番を説明すると、１は直流電
源端子、２は電源ライン、３は所定の信号を入力
する入力端子、４，５，６，７は各々第１、第
２、第３及び第４の抵抗、８は第１のトランジス
タ、９は第２のトランジスタ、１０はダイオー
ド、１１は入力端子に入力した入力信号を所定の
信号として出力する出力端子である。
源端子、２は電源ライン、３は所定の信号を入力
する入力端子、４，５，６，７は各々第１、第
２、第３及び第４の抵抗、８は第１のトランジス
タ、９は第２のトランジスタ、１０はダイオー
ド、１１は入力端子に入力した入力信号を所定の
信号として出力する出力端子である。
第１図について回路構成及び回路動作を説明す
ると、第１及び第３の抵抗４，６の一端を、直流
電源端子１に直流電源電圧を入力した電源ライン
２と接続し、第１のトランジスタ８のベースを入
力端子３と接続し、またエミツタを第１の抵抗４
の他端と接続すると共にコレクタをダイオード１
０の一端及び第２のトランジスタ９のベースと接
続し、ダイオード１０の他端を第２の抵抗５の一
端と接続し、第２のトランジスタ９のコレクタを
第３の抵抗６の他端及び出力端子１１と接続する
と共にエミツタを第４の抵抗７の一端と接続し、
第２及び第４の抵抗５，７の他端を接地してい
る。
ると、第１及び第３の抵抗４，６の一端を、直流
電源端子１に直流電源電圧を入力した電源ライン
２と接続し、第１のトランジスタ８のベースを入
力端子３と接続し、またエミツタを第１の抵抗４
の他端と接続すると共にコレクタをダイオード１
０の一端及び第２のトランジスタ９のベースと接
続し、ダイオード１０の他端を第２の抵抗５の一
端と接続し、第２のトランジスタ９のコレクタを
第３の抵抗６の他端及び出力端子１１と接続する
と共にエミツタを第４の抵抗７の一端と接続し、
第２及び第４の抵抗５，７の他端を接地してい
る。
ここで第２及び第４の抵抗５，７の抵抗値、並
びにダイオード１０及び第２のトランジスタ９の
サイズを等しいとし、また第２のトランジスタ９
の電流増幅率を大きいとして、ダイオード１０、
第２のトランジスタ９、第２及び第４の抵抗５，
７よりカレントミラー回路を構成している。また
直流電源端子１に入力する直流電源電圧をVcc、
第１及び第３の抵抗４，６の抵抗値を各々R1、
R3、第１のトランジスタ８のベース、エミツタ
間電圧をVBE、入力端子３の直流電圧をV1、出力
端子１１の直流電圧をV2とすると、第１の抵抗
４によつて電圧降下した電圧により流れる電流は （Vcc−V1−VBE）／R1 … となり、前述の如くダイオード１０、第２のト
ランジスタ９、第２及び第４の抵抗５，７よりカ
レントミラー回路が構成されることから、第２の
トランジスタ９のエミツタ電流も同じ電流とな
る。また出力側の負荷インピーダンスを大きくと
ると第３の抵抗６に流れる電流もと同じ電流と
なる。故に第３の抵抗６により生ずる電圧降下は （Vcc−V1−VBE）R3／R1 … となり、より出力端子１１の直流電圧V2は V2＝Vcc＋（V1＋VBE−Vcc）R3／R1 … となる。
びにダイオード１０及び第２のトランジスタ９の
サイズを等しいとし、また第２のトランジスタ９
の電流増幅率を大きいとして、ダイオード１０、
第２のトランジスタ９、第２及び第４の抵抗５，
７よりカレントミラー回路を構成している。また
直流電源端子１に入力する直流電源電圧をVcc、
第１及び第３の抵抗４，６の抵抗値を各々R1、
R3、第１のトランジスタ８のベース、エミツタ
間電圧をVBE、入力端子３の直流電圧をV1、出力
端子１１の直流電圧をV2とすると、第１の抵抗
４によつて電圧降下した電圧により流れる電流は （Vcc−V1−VBE）／R1 … となり、前述の如くダイオード１０、第２のト
ランジスタ９、第２及び第４の抵抗５，７よりカ
レントミラー回路が構成されることから、第２の
トランジスタ９のエミツタ電流も同じ電流とな
る。また出力側の負荷インピーダンスを大きくと
ると第３の抵抗６に流れる電流もと同じ電流と
なる。故に第３の抵抗６により生ずる電圧降下は （Vcc−V1−VBE）R3／R1 … となり、より出力端子１１の直流電圧V2は V2＝Vcc＋（V1＋VBE−Vcc）R3／R1 … となる。
式より第１図の回路を増幅器として使用する
場合、第３の抵抗６の抵抗値R3は第１の抵抗４
の低抗値R1よりも大きい値を選ばなければなら
ない。そこで入力端子３を直流電圧V1に保持し
たままの状態である無信号時において R3＞R1 とすると、第３の抵抗６による電圧降下は第１の
抵抗４による電圧降下よりも大きいことから、出
力端子１１の直流電圧V2は、Ａ点からVBEだけ電
位の低い入力端子３の直流電圧V1よりも低くな
る。故に入力端子３の直流電圧V1が、直流電源
電圧Vccとアースとの中間の電圧になつている
と、出力端子１１の直流電圧V2はアースに近づ
くので、入力端子３に入力する入力信号の振幅を
大きくすると、第２のトランジスタ９の飽和によ
り出力端子１１から出力する出力信号の下側がク
リツプされ易く、増幅器のダイナミツクレンジが
狭くなつてしまう。そこで第２のトランジスタ９
のダイナミツクレンジを広く取る場合、出力端子
１１の直流電圧V2を前述の中間の電圧付近に設
定するには、入力端子３の前段にレベル・シフト
回路等を設けて入力端子３の直流電圧V1を前述
の中間の電圧よりも高くする必要が生じたりして
いた。
場合、第３の抵抗６の抵抗値R3は第１の抵抗４
の低抗値R1よりも大きい値を選ばなければなら
ない。そこで入力端子３を直流電圧V1に保持し
たままの状態である無信号時において R3＞R1 とすると、第３の抵抗６による電圧降下は第１の
抵抗４による電圧降下よりも大きいことから、出
力端子１１の直流電圧V2は、Ａ点からVBEだけ電
位の低い入力端子３の直流電圧V1よりも低くな
る。故に入力端子３の直流電圧V1が、直流電源
電圧Vccとアースとの中間の電圧になつている
と、出力端子１１の直流電圧V2はアースに近づ
くので、入力端子３に入力する入力信号の振幅を
大きくすると、第２のトランジスタ９の飽和によ
り出力端子１１から出力する出力信号の下側がク
リツプされ易く、増幅器のダイナミツクレンジが
狭くなつてしまう。そこで第２のトランジスタ９
のダイナミツクレンジを広く取る場合、出力端子
１１の直流電圧V2を前述の中間の電圧付近に設
定するには、入力端子３の前段にレベル・シフト
回路等を設けて入力端子３の直流電圧V1を前述
の中間の電圧よりも高くする必要が生じたりして
いた。
(ハ) 考案の目的
本考案は前記欠点を除去するものであり、出力
段のダイナミツクレンジを広げた加算回路を提供
することを目的とする。
段のダイナミツクレンジを広げた加算回路を提供
することを目的とする。
(ニ) 考案の構成
本考案は輝度信号と色信号を加算する加算回路
において、電源ラインとアース間に直列接続した
第１の抵抗、第１のトランジスタ、ダイオード及
び第２の抵抗と、前記電源ラインとアース間に直
列接続した第３の抵抗、第２のトランジスタ及び
第４の抵抗と、前記第１のトランジスタ、前記ダ
イオード及び前記第２の抵抗に並列接続した第３
のトランジスタ及び第５の抵抗より構成され、前
記第１のトランジスタのコレクタと前記第２のト
ランジスタのベース及び前記第１のトランジスタ
のエミツタと前記第３のトランジスタのコレクタ
とを各々接続し、前記第１のトランジスタのベー
スに輝度信号を入力する第１の入力端子を接続す
ると共に前記第３のトランジスタのベースに色信
号を入力する第２の入力端子を接続し、かつ前記
第２のトランジスタのコレクタと出力端子を接続
した加算回路である。
において、電源ラインとアース間に直列接続した
第１の抵抗、第１のトランジスタ、ダイオード及
び第２の抵抗と、前記電源ラインとアース間に直
列接続した第３の抵抗、第２のトランジスタ及び
第４の抵抗と、前記第１のトランジスタ、前記ダ
イオード及び前記第２の抵抗に並列接続した第３
のトランジスタ及び第５の抵抗より構成され、前
記第１のトランジスタのコレクタと前記第２のト
ランジスタのベース及び前記第１のトランジスタ
のエミツタと前記第３のトランジスタのコレクタ
とを各々接続し、前記第１のトランジスタのベー
スに輝度信号を入力する第１の入力端子を接続す
ると共に前記第３のトランジスタのベースに色信
号を入力する第２の入力端子を接続し、かつ前記
第２のトランジスタのコレクタと出力端子を接続
した加算回路である。
(ホ) 実施例
本考案の詳細を図示の実施例により具体的に説
明する。
明する。
第２図は本考案の加算回路を示す回路図であ
り、図番を説明すると、３は輝度信号を入力する
第１の入力端子、１２は色信号を入力する第２の
入力端子、１３は第３のトランジスタ、１４は第
５の抵抗である。尚、第１図と同一部分には同一
図番を付してある。
り、図番を説明すると、３は輝度信号を入力する
第１の入力端子、１２は色信号を入力する第２の
入力端子、１３は第３のトランジスタ、１４は第
５の抵抗である。尚、第１図と同一部分には同一
図番を付してある。
第２図について回路構成を説明すると、第２図
は第１図の回路に第２の入力端子１２、第３のト
ランジスタ１３及び第５の抵抗１４を付加したも
のであり、即ち第３のトランジスタ１３のベース
を第２の入力端子１２と接続し、またコレクタを
第１のトランジスタ８のエミツタ及び第１の抵抗
４の他端と接続すると共にエミツタを第５の抵抗
１４を介して接地し、その他の構成は第１図と同
様である。
は第１図の回路に第２の入力端子１２、第３のト
ランジスタ１３及び第５の抵抗１４を付加したも
のであり、即ち第３のトランジスタ１３のベース
を第２の入力端子１２と接続し、またコレクタを
第１のトランジスタ８のエミツタ及び第１の抵抗
４の他端と接続すると共にエミツタを第５の抵抗
１４を介して接地し、その他の構成は第１図と同
様である。
第２図において第１の抵抗４によつて電圧降下
した電圧により流れる電流はと同じであり、こ
の電流はＢ点より分流する。第３のトランジスタ
１３のコレクタに流れる電流をＩとすると、第１
のトランジスタ８のエミツタ電流は （Vcc−V1−VBE）／R1−Ｉ … となり、ダイオード１０、第２のトランジスタ
９、第２及び第４の抵抗５，７よりカレントミラ
ー回路が構成されることから、第２のトランジス
タ９のエミツタ電流ははと同じ電流となる。ま
た出力側の負荷インピーダンスを大きくとる為に
第３の抵抗６に流れる電流もと同じ電流とな
り、第３の抵抗６により生ずる電圧降下は （Vcc−V1−VBE）R3／R1−R3I） … となり、より出力端子１１の直流電圧V2′は V2′＝Vcc＋（V1＋VBE−Vcc）R3／R1＋R3I
… となる。
した電圧により流れる電流はと同じであり、こ
の電流はＢ点より分流する。第３のトランジスタ
１３のコレクタに流れる電流をＩとすると、第１
のトランジスタ８のエミツタ電流は （Vcc−V1−VBE）／R1−Ｉ … となり、ダイオード１０、第２のトランジスタ
９、第２及び第４の抵抗５，７よりカレントミラ
ー回路が構成されることから、第２のトランジス
タ９のエミツタ電流ははと同じ電流となる。ま
た出力側の負荷インピーダンスを大きくとる為に
第３の抵抗６に流れる電流もと同じ電流とな
り、第３の抵抗６により生ずる電圧降下は （Vcc−V1−VBE）R3／R1−R3I） … となり、より出力端子１１の直流電圧V2′は V2′＝Vcc＋（V1＋VBE−Vcc）R3／R1＋R3I
… となる。
第２図に示す本考案の回路を増幅器として使用
する場合、式において、 R3＞R1 としなければならないが、この同じ条件の下で
式及び式を比較すると、式よりも式の方が
出力端子１１の直流電圧がR3Iだけ高くなつてい
ることが解る。式のV2′がVcc／２になる様に
Ｉを選べば、第１及び第２の入力端子３，１２に
入力する入力信号の振幅を大きくして出力端子１
１から出力する出力信号の振幅を大きくした場
合、第１図に示す従来回路と比較して出力信号は
クリツプされにくく、出力段のダイナミツクレン
ジを広げることが可能となる。
する場合、式において、 R3＞R1 としなければならないが、この同じ条件の下で
式及び式を比較すると、式よりも式の方が
出力端子１１の直流電圧がR3Iだけ高くなつてい
ることが解る。式のV2′がVcc／２になる様に
Ｉを選べば、第１及び第２の入力端子３，１２に
入力する入力信号の振幅を大きくして出力端子１
１から出力する出力信号の振幅を大きくした場
合、第１図に示す従来回路と比較して出力信号は
クリツプされにくく、出力段のダイナミツクレン
ジを広げることが可能となる。
また、第２、第４及び第５の抵抗５，７，１４
の抵抗値を各々R2、R4及びR5とすると（R2＝
R4）、第１図に示す従来回路の電圧利得Gv1は Gv1≒R2R3／R1R4＝R3R1 … となり、 第２図に示す本考案の回路の電圧利得はGv2は Gv2≒R1R2R3／R1R4R5＝R3R5 … となる。
の抵抗値を各々R2、R4及びR5とすると（R2＝
R4）、第１図に示す従来回路の電圧利得Gv1は Gv1≒R2R3／R1R4＝R3R1 … となり、 第２図に示す本考案の回路の電圧利得はGv2は Gv2≒R1R2R3／R1R4R5＝R3R5 … となる。
第５の抵抗１４は第３のトランジスタ１３の帰
還抵抗であることから、明らかに R1＞R5 であり、式と式を比較すると Gv2＞Gv1 … となる。
還抵抗であることから、明らかに R1＞R5 であり、式と式を比較すると Gv2＞Gv1 … となる。
また第２図は輝度信号と色信号を加算する加算
回路であり、その動作を説明すると、第１の入力
端子３に輝度信号を入力し、第２の入力端子１２
に色信号を入力して加算するわけであるが、まず
第２の入力端子１２への色信号入力を一定として
第１の入力端子３への輝度信号入力を変化させる
場合、輝度信号が正方向に振れた時は、第１のト
ランジスタ８の帰還抵抗である第１の抵抗４によ
る電圧降下が小さくなり、第１のトランジスタ８
のエミツタ電流は減少する。そして前述の如くダ
イオード１０、第２のトランジスタ９、第２及び
第４の抵抗５，７よりカレントミラー回路を構成
していることから、第２のトランジスタ９のエミ
ツタ電流は減少して第１のトランジスタ８のエミ
ツタ電流と等しくなり、出力信号は正方向に振れ
る。逆に輝度信号が負方向に振れた時は、第１の
抵抗４による電圧降下が大きくなり、第１のトラ
ンジスタ８のエミツタ電流は増大して第２のトラ
ンジスタ９のエミツタ電流も増大し、前述と同様
に第１のトランジスタ８のエミツタ電流と等しく
なり、出力信号は負方向に振れる。
回路であり、その動作を説明すると、第１の入力
端子３に輝度信号を入力し、第２の入力端子１２
に色信号を入力して加算するわけであるが、まず
第２の入力端子１２への色信号入力を一定として
第１の入力端子３への輝度信号入力を変化させる
場合、輝度信号が正方向に振れた時は、第１のト
ランジスタ８の帰還抵抗である第１の抵抗４によ
る電圧降下が小さくなり、第１のトランジスタ８
のエミツタ電流は減少する。そして前述の如くダ
イオード１０、第２のトランジスタ９、第２及び
第４の抵抗５，７よりカレントミラー回路を構成
していることから、第２のトランジスタ９のエミ
ツタ電流は減少して第１のトランジスタ８のエミ
ツタ電流と等しくなり、出力信号は正方向に振れ
る。逆に輝度信号が負方向に振れた時は、第１の
抵抗４による電圧降下が大きくなり、第１のトラ
ンジスタ８のエミツタ電流は増大して第２のトラ
ンジスタ９のエミツタ電流も増大し、前述と同様
に第１のトランジスタ８のエミツタ電流と等しく
なり、出力信号は負方向に振れる。
次に第１の入力端子３への輝度信号入力を一定
として第２の入力端子１２への色信号入力を変化
させる場合、色信号が正方向に振れた時は、第３
のトランジスタ１３のコレクタ電流が増大するの
で第１のトランジスタ８のエミツタ電流は減少
し、前述と同様に出力信号は正方向に振れる。逆
に色信号が負方向に振れた時は、第３のトランジ
スタ１３のコレクタ電流が減少するので第１のト
ランジスタ８のエミツタ電流が増大し、前述と同
様に出力信号は負方向に振れる。従つて第２図は
非反転の増幅器となる。
として第２の入力端子１２への色信号入力を変化
させる場合、色信号が正方向に振れた時は、第３
のトランジスタ１３のコレクタ電流が増大するの
で第１のトランジスタ８のエミツタ電流は減少
し、前述と同様に出力信号は正方向に振れる。逆
に色信号が負方向に振れた時は、第３のトランジ
スタ１３のコレクタ電流が減少するので第１のト
ランジスタ８のエミツタ電流が増大し、前述と同
様に出力信号は負方向に振れる。従つて第２図は
非反転の増幅器となる。
(ヘ) 考案の効果
本考案の加算回路によれば、簡単な構成により
加算回路における出力段のダイナミツクレンジを
広げることができ、生産においてコストダウンが
可能となる等の利点が得られる。
加算回路における出力段のダイナミツクレンジを
広げることができ、生産においてコストダウンが
可能となる等の利点が得られる。
第１図は出力段のダイナミツクレンジを広く取
る一般的な回路図、第２図は本考案の加算回路を
示す回路図である。 主な図番の説明、２……電源ライン、３……第
１の入力端子、４……第１の抵抗、５……第２の
抵抗、６……第３の抵抗、７……第４の抵抗、８
……第１のトランジスタ、９……第２のトランジ
スタ、１０……ダイオード、１１……出力端子、
１２……第２の入力端子、１３……第３のトラン
ジスタ、１４……第５の抵抗。
る一般的な回路図、第２図は本考案の加算回路を
示す回路図である。 主な図番の説明、２……電源ライン、３……第
１の入力端子、４……第１の抵抗、５……第２の
抵抗、６……第３の抵抗、７……第４の抵抗、８
……第１のトランジスタ、９……第２のトランジ
スタ、１０……ダイオード、１１……出力端子、
１２……第２の入力端子、１３……第３のトラン
ジスタ、１４……第５の抵抗。
Claims (1)
- 輝度信号と色信号を加算する加算回路におい
て、電源ラインとアース間に直列接続した第１の
抵抗、第１のトランジスタ、ダイオード及び第２
の抵抗と、前記電源ラインとアース間に直列接続
した第３の抵抗、第２のトランジスタ及び第４の
抵抗と、前記第１のトランジスタ、前記ダイオー
ド及び前記第２の抵抗に並列接続した第３のトラ
ンジスタ及び第５の抵抗より構成され、前記第１
のトランジスタのコレクタと前記第２のトランジ
スタのベース及び前記第１のトランジスタのエミ
ツタと前記第３のトランジスタのコレクタとを
各々接続し、前記第１のトランジスタのベースに
輝度信号を入力する第１の入力端子を接続すると
共に前記第３のトランジスタのベースに色信号を
入力する第２の入力端子を接続し、かつ前記第２
のトランジスタのコレクタと出力端子を接続した
ことを特徴とする加算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253284U JPS60155278U (ja) | 1984-03-24 | 1984-03-24 | 加算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253284U JPS60155278U (ja) | 1984-03-24 | 1984-03-24 | 加算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60155278U JPS60155278U (ja) | 1985-10-16 |
| JPH0317512Y2 true JPH0317512Y2 (ja) | 1991-04-12 |
Family
ID=30553373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4253284U Granted JPS60155278U (ja) | 1984-03-24 | 1984-03-24 | 加算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60155278U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2787641B2 (ja) * | 1992-12-22 | 1998-08-20 | 三菱電機株式会社 | 差動減算器回路およびａ／ｄ変換器 |
-
1984
- 1984-03-24 JP JP4253284U patent/JPS60155278U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60155278U (ja) | 1985-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0317512Y2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JPH04135307A (ja) | 折れ線特性回路 | |
| JP3058087B2 (ja) | 利得可変増幅器 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JP2695787B2 (ja) | 電圧−電流変換回路 | |
| JP3257491B2 (ja) | 電圧電流変換回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPS6223136Y2 (ja) | ||
| JPH0438568Y2 (ja) | ||
| JPH0336096Y2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP4206553B2 (ja) | 電圧・電流変換回路 | |
| JPH01213008A (ja) | 増幅回路 | |
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JPS6223133Y2 (ja) | ||
| JP2602984Y2 (ja) | 差動増幅回路 | |
| JP3063432B2 (ja) | 電圧制御増幅回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JPS6119547Y2 (ja) | ||
| JPS6119540Y2 (ja) | ||
| JP3051600B2 (ja) | 電流発生回路 |