JPH03166787A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH03166787A JPH03166787A JP1307232A JP30723289A JPH03166787A JP H03166787 A JPH03166787 A JP H03166787A JP 1307232 A JP1307232 A JP 1307232A JP 30723289 A JP30723289 A JP 30723289A JP H03166787 A JPH03166787 A JP H03166787A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- heat
- conductor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000002966 varnish Substances 0.000 claims description 6
- 230000009477 glass transition Effects 0.000 claims 3
- 238000010030 laminating Methods 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 abstract description 34
- 230000008646 thermal stress Effects 0.000 abstract description 9
- 238000009413 insulation Methods 0.000 abstract description 7
- 230000006378 damage Effects 0.000 abstract description 4
- 238000010276 construction Methods 0.000 abstract 1
- 230000035882 stress Effects 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、電子計算機、通信機器等に用いられる高密度
の配線基板の構造に関する. [従来の技術] 従来、絶縁層を用いて配線基板を形或する場合には、第
2A図に示すように、有機物絶縁層2上に直接、回路を
形威していた. しかし、第2B図に示すように,多層の回路を形成する
場合には、上記の構造ではクラックが発生し、問題があ
った.つまり、上層の導体4aの層または上層の有機物
絶縁層2aを形或する工程においては、下層回路および
絶縁層などに、形状に起因する、大きな熱応力6が、第
2B図に示す矢印の方向に負荷されることが多い,この
ため、切欠部において,クラックが発生し、有機物絶縁
/[72,2aや導体4の層に、同図に示すような破壊
7が生じる. このような破壊7が、導体4の層や有機物絶縁層2,2
aに生ずると,その部分の接触状態が振動等によって変
化して、ノイズを生じたり,また,断線となることがあ
る.このため,歩留りの低下や、製品としての信頼性が
低下するという問題が起きる. 上記の問題を解決する手段として、特開昭6l−123
57号公報に記載の技術がある.第3図に、上記の技術
を示す. この技術は有機物IIAm層2と導体4の層との間に、
Ta,OBやSin.から成る応力支持層5を設ける構
造となっている。また、上層も同様に、有機物絶縁層2
aと導体4aの層との間に応力支持層5aを設ける. この応力支持PfJ5,5aにより、さらに上層の絶縁
層を形成する工程で発生する熱応力に耐えることが可能
である. [発明が解決しようとする課題] 上記従来技術は、熱応力に耐える層としては有効であっ
た. しかし、この従来の技術には、次のような問題点がある
.すなわち、基板に電源投入中に、基板内で熱が発生す
ることがあり、この発生した熱については、上記従来技
術は,全く考慮していない6この発熱が生じた場合につ
いて、第3図により、説明する. 同図において,応力支持層5は,基板1上に形威された
有機物絶縁層2と導体4の層との間に,設けられている
。上層も同様に,有機物絶縁層2aと導体4aの層との
間に、応力支持層5aが設けられている. この応力支持層5,5aは、上層の絶縁層を形或する工
程で発生する熱応力には耐えることが可能である。
の配線基板の構造に関する. [従来の技術] 従来、絶縁層を用いて配線基板を形或する場合には、第
2A図に示すように、有機物絶縁層2上に直接、回路を
形威していた. しかし、第2B図に示すように,多層の回路を形成する
場合には、上記の構造ではクラックが発生し、問題があ
った.つまり、上層の導体4aの層または上層の有機物
絶縁層2aを形或する工程においては、下層回路および
絶縁層などに、形状に起因する、大きな熱応力6が、第
2B図に示す矢印の方向に負荷されることが多い,この
ため、切欠部において,クラックが発生し、有機物絶縁
/[72,2aや導体4の層に、同図に示すような破壊
7が生じる. このような破壊7が、導体4の層や有機物絶縁層2,2
aに生ずると,その部分の接触状態が振動等によって変
化して、ノイズを生じたり,また,断線となることがあ
る.このため,歩留りの低下や、製品としての信頼性が
低下するという問題が起きる. 上記の問題を解決する手段として、特開昭6l−123
57号公報に記載の技術がある.第3図に、上記の技術
を示す. この技術は有機物IIAm層2と導体4の層との間に、
Ta,OBやSin.から成る応力支持層5を設ける構
造となっている。また、上層も同様に、有機物絶縁層2
aと導体4aの層との間に応力支持層5aを設ける. この応力支持PfJ5,5aにより、さらに上層の絶縁
層を形成する工程で発生する熱応力に耐えることが可能
である. [発明が解決しようとする課題] 上記従来技術は、熱応力に耐える層としては有効であっ
た. しかし、この従来の技術には、次のような問題点がある
.すなわち、基板に電源投入中に、基板内で熱が発生す
ることがあり、この発生した熱については、上記従来技
術は,全く考慮していない6この発熱が生じた場合につ
いて、第3図により、説明する. 同図において,応力支持層5は,基板1上に形威された
有機物絶縁層2と導体4の層との間に,設けられている
。上層も同様に,有機物絶縁層2aと導体4aの層との
間に、応力支持層5aが設けられている. この応力支持層5,5aは、上層の絶縁層を形或する工
程で発生する熱応力には耐えることが可能である。
しかし、基板に電源を投入中に発生する熱の放散に対し
ては、全く考慮がされていない。従って、電源投入中の
基板の発熱により,応力支持層5,5aおよび有機物絶
縁層2,2aは熱を蓄え、これらの温度は上昇する.こ
の結果、これらの層が熱膨張11を生じ、両者の熱膨張
率の違いによって、応力支持層5に割れ、剥離が生じ,
さらに導体4の層にも、割れなどが生じる。
ては、全く考慮がされていない。従って、電源投入中の
基板の発熱により,応力支持層5,5aおよび有機物絶
縁層2,2aは熱を蓄え、これらの温度は上昇する.こ
の結果、これらの層が熱膨張11を生じ、両者の熱膨張
率の違いによって、応力支持層5に割れ、剥離が生じ,
さらに導体4の層にも、割れなどが生じる。
このため,上記の配線基板は、信頼性が低く、また,こ
の配線基板を用いた計算機などの製品は.故障,誤動作
が生じやすいものとなる。
の配線基板を用いた計算機などの製品は.故障,誤動作
が生じやすいものとなる。
本発明の目的は,導体や抵抗体等の破壊、断線のない信
頼性の高い配線基板を提供することにある. [課題を解決するための手段] 上記目的は,配線基板に,熱を放散させる層を設けるこ
とにより達或できる. 上記目的は、絶縁層と導体層との間に,電源投入中に発
生する熱を拡散し、逃すための熱拡散体を設けることに
より達或できる。
頼性の高い配線基板を提供することにある. [課題を解決するための手段] 上記目的は,配線基板に,熱を放散させる層を設けるこ
とにより達或できる. 上記目的は、絶縁層と導体層との間に,電源投入中に発
生する熱を拡散し、逃すための熱拡散体を設けることに
より達或できる。
また,抵抗体層を設けた配線基板においては、抵抗体層
と絶縁層との間に,熱拡散体を設けることにより達或で
きる。
と絶縁層との間に,熱拡散体を設けることにより達或で
きる。
また,製造工程において機械的強度が問題となる場合は
、積層された眉間で生じた応力を支持する層を設けるこ
とにより、上記目的を達成できる。
、積層された眉間で生じた応力を支持する層を設けるこ
とにより、上記目的を達成できる。
上記熱拡散体の厚さは、機械的強度および熱放散の点で
は、厚い程有効となるが、コストや熱拡散体形或後の加
工等を考慮すると、0.2〜10μm程度の厚さとする
のが適当である。
は、厚い程有効となるが、コストや熱拡散体形或後の加
工等を考慮すると、0.2〜10μm程度の厚さとする
のが適当である。
さらに,上記熱拡散体を設けた高密度多層配線基板を、
電子計算機,通信機器等の回路部として用いることによ
り、故障や誤動作を防止し,信頼性の向上を図ることが
できる. [作用] 本発明に係る配線基板においては、電源投入中に、配線
基板に発生した熱を、熱拡散体を通して、周囲に均等に
拡散し、逃がす。
電子計算機,通信機器等の回路部として用いることによ
り、故障や誤動作を防止し,信頼性の向上を図ることが
できる. [作用] 本発明に係る配線基板においては、電源投入中に、配線
基板に発生した熱を、熱拡散体を通して、周囲に均等に
拡散し、逃がす。
従って,絶縁層や抵抗体等の一部に、局所的に熱が蓄え
られることはない。よって、絶縁層や導体等の熱膨張率
が違っても,これらの部分的膨張による,回路等の破壊
や機能低下は生じない.特に、熱拡散体の上に、主な熱
発生源となる抵抗体を設けた場合は,抵抗体で発生した
熱を,熱拡散体を通じて、周囲に均等に拡散し,逃す.
そのため,抵抗体や絶縁層の局所的蓄熱による部分的膨
張は生ぜず、回路の破壊等は起らない.従って、本発明
によれば,内部に抵抗体を設けた高密度多層配線基板の
信頼性を低下させることがない. なお、配線基板上に,積層された層間で生じた応力を支
持する層を設けた場合は、製造工程において発生する応
力を、比較的強度の高い,これらの層が支えるため、絶
縁層や導体に強い応力がかからない. 従って、製造工程において発生する熱応力による、製造
工程中の導体、抵抗体の破断等を防止できる. [実施例] 次に,本発明の実施例について図面を参照して説明する
. 本発明の第1の実施例について説明する6第1図は、本
発明に係る多層配線基板の第1の実施例を説明するため
の、各製造段階における多層配線基板の断面図である。
られることはない。よって、絶縁層や導体等の熱膨張率
が違っても,これらの部分的膨張による,回路等の破壊
や機能低下は生じない.特に、熱拡散体の上に、主な熱
発生源となる抵抗体を設けた場合は,抵抗体で発生した
熱を,熱拡散体を通じて、周囲に均等に拡散し,逃す.
そのため,抵抗体や絶縁層の局所的蓄熱による部分的膨
張は生ぜず、回路の破壊等は起らない.従って、本発明
によれば,内部に抵抗体を設けた高密度多層配線基板の
信頼性を低下させることがない. なお、配線基板上に,積層された層間で生じた応力を支
持する層を設けた場合は、製造工程において発生する応
力を、比較的強度の高い,これらの層が支えるため、絶
縁層や導体に強い応力がかからない. 従って、製造工程において発生する熱応力による、製造
工程中の導体、抵抗体の破断等を防止できる. [実施例] 次に,本発明の実施例について図面を参照して説明する
. 本発明の第1の実施例について説明する6第1図は、本
発明に係る多層配線基板の第1の実施例を説明するため
の、各製造段階における多層配線基板の断面図である。
第1図(d)は、本実施例の最終製造段階における配線
基板の一部の断面図である。
基板の一部の断面図である。
同図において、本実施例の配線基板は、基板1上に、ポ
リイミドワニスのような有機物からなる有機物絶縁層2
を形威し、この有機物絶縁層2の上に、0.2μm −
1 0μmの厚さのSiからなる熱拡散層3を形威し
ている。この熱拡散層3の上には、所望の形状にエッチ
ングされた導体4の層が形威されている. さらに、導体4の層の上に有機物絶縁層2a.その有機
物絶縁層2aの上に熱拡散層3a、その熱拡散層3aの
上に導体4aの層が順次形威され、上層の有機物絶縁M
2aと,熱拡散層3aとの同一場所に、スルーホール1
0aを形威し、上層の導体4aと、下層の導体4とを接
続している。
リイミドワニスのような有機物からなる有機物絶縁層2
を形威し、この有機物絶縁層2の上に、0.2μm −
1 0μmの厚さのSiからなる熱拡散層3を形威し
ている。この熱拡散層3の上には、所望の形状にエッチ
ングされた導体4の層が形威されている. さらに、導体4の層の上に有機物絶縁層2a.その有機
物絶縁層2aの上に熱拡散層3a、その熱拡散層3aの
上に導体4aの層が順次形威され、上層の有機物絶縁M
2aと,熱拡散層3aとの同一場所に、スルーホール1
0aを形威し、上層の導体4aと、下層の導体4とを接
続している。
また、Siを熱拡散層の材料として選んだのは、次の理
由による。
由による。
熱拡散層として必要な性質には,良好な熱伝導率,低い
熱膨張率、および、比較的高い機械強度等がある.Si
の熱伝導率は. 0 . 2cal/cvdegと良好
であり,熱膨張率は、9.6X10−’/”Cと比較的
低く、機械強度は、Sin,と同程度の強度を持つ. 従って,Siは、上記必要な性質を満たすので、熱拡散
層の材料として好適である. ただし、Siは、通常.LSI等で導電性材料としても
用いられることがあるため、回路の下に熱拡散層として
、SiW!Jを形成することは、通電の点で問題となる
可能性がある。しかし、不純物濃度を低く設定すること
により、その抵抗率を、2X1010μΩ・ω程度とす
ることができ、CuやAlの数μΩ・国という抵抗率に
比べ,はるかに高く、通電の点で問題とはならない.な
お,熱拡散層の材料としては,Siの他に,S l a
N4v A 1zOss Wg T a等のように、
熱良導体であると同時に機械的強度も高い物質でもよい
. また、上記熱拡散層の厚さは、強度および熱放散の点で
は、厚いほど有効であるが、層を形或する時間および、
スルーホール形戒などの後加工までを考慮すると、0.
2μm〜10μmの厚さが適当である。
熱膨張率、および、比較的高い機械強度等がある.Si
の熱伝導率は. 0 . 2cal/cvdegと良好
であり,熱膨張率は、9.6X10−’/”Cと比較的
低く、機械強度は、Sin,と同程度の強度を持つ. 従って,Siは、上記必要な性質を満たすので、熱拡散
層の材料として好適である. ただし、Siは、通常.LSI等で導電性材料としても
用いられることがあるため、回路の下に熱拡散層として
、SiW!Jを形成することは、通電の点で問題となる
可能性がある。しかし、不純物濃度を低く設定すること
により、その抵抗率を、2X1010μΩ・ω程度とす
ることができ、CuやAlの数μΩ・国という抵抗率に
比べ,はるかに高く、通電の点で問題とはならない.な
お,熱拡散層の材料としては,Siの他に,S l a
N4v A 1zOss Wg T a等のように、
熱良導体であると同時に機械的強度も高い物質でもよい
. また、上記熱拡散層の厚さは、強度および熱放散の点で
は、厚いほど有効であるが、層を形或する時間および、
スルーホール形戒などの後加工までを考慮すると、0.
2μm〜10μmの厚さが適当である。
次に、本実施例の多層配線基板の製造方法の一例につい
て説明する。
て説明する。
第1図(a)は製造工程の第1段階を示す。これは次の
工程から或る. セラミック、金属または有機物等からなる基板l上に、
ポリイミドワニスのような有機物を塗布,焼威し、平滑
な面をもつ有機物絶縁層2を形或する。
工程から或る. セラミック、金属または有機物等からなる基板l上に、
ポリイミドワニスのような有機物を塗布,焼威し、平滑
な面をもつ有機物絶縁層2を形或する。
次に,この有機物絶縁層2の上に,Si層を熱拡散層3
として、公知技術であるスパッタリングによって0.2
〜10Pmの厚さに或膜する.この熱拡散層3の上に、
AQまたはCuの導体4の層を、スパッタリングにより
1〜5μmの厚さに形成する. 次に、第2段階を第1図(b)に示す。
として、公知技術であるスパッタリングによって0.2
〜10Pmの厚さに或膜する.この熱拡散層3の上に、
AQまたはCuの導体4の層を、スパッタリングにより
1〜5μmの厚さに形成する. 次に、第2段階を第1図(b)に示す。
この工程は、上記のA. flまたはCuの導体4の層
を公知技術であるフォトエッチング技術により、エッチ
ングし、回路パターンを形成し、導体4の配線とする工
程である。
を公知技術であるフォトエッチング技術により、エッチ
ングし、回路パターンを形成し、導体4の配線とする工
程である。
次に、第3段階を第1図(c)に示す.この工程は、上
記の導体4bおよび熱拡散層3の上に、ポリイミドワニ
スを塗布,焼成し,有機物絶縁層2aを形成し、その後
,公知技術であるフォトエッチング技術によりスルーホ
ール10を形或する工程である. 次に、第4段階を第1図(d)に示す。
記の導体4bおよび熱拡散層3の上に、ポリイミドワニ
スを塗布,焼成し,有機物絶縁層2aを形成し、その後
,公知技術であるフォトエッチング技術によりスルーホ
ール10を形或する工程である. 次に、第4段階を第1図(d)に示す。
この工程は、まず、上記スルーホール10を有する有機
物絶縁層2aの上に,熱拡散層3aを形成する.次に、
フォトエッチング技術により、熱拡散層3aにスルーホ
ール10aを形成する。次に,この熱拡散層3aの上に
、AQまたはCuの導体4aの層をスパッタリングによ
って威膜し、上記と同様に,フォトエッチング技術によ
り,回路パターンを形成する. 上記一連の工程により、熱拡散層3,3aを設けた2層
配線基板が得られる. 同様の工程を繰り返すことにより、所望の多層配線基板
を得ることができる. 上記の方法により製造された多層配線基板は,電源投入
中において、基板に発生した熱を、局所的に蓄えさせる
ことなく、熱拡散層により,周囲に均一に拡散し,逃す
. 従って、有機物絶縁層2,2aと導体4,4aの熱膨張
差による、割れの発生などを防止でき,このような割れ
による種々の不具合が生じないので、信頼性の高い多層
配線基板を得ることができる. 第4図は、本発明に係る多層配線基板の第2の実施例を
示す断面図である。
物絶縁層2aの上に,熱拡散層3aを形成する.次に、
フォトエッチング技術により、熱拡散層3aにスルーホ
ール10aを形成する。次に,この熱拡散層3aの上に
、AQまたはCuの導体4aの層をスパッタリングによ
って威膜し、上記と同様に,フォトエッチング技術によ
り,回路パターンを形成する. 上記一連の工程により、熱拡散層3,3aを設けた2層
配線基板が得られる. 同様の工程を繰り返すことにより、所望の多層配線基板
を得ることができる. 上記の方法により製造された多層配線基板は,電源投入
中において、基板に発生した熱を、局所的に蓄えさせる
ことなく、熱拡散層により,周囲に均一に拡散し,逃す
. 従って、有機物絶縁層2,2aと導体4,4aの熱膨張
差による、割れの発生などを防止でき,このような割れ
による種々の不具合が生じないので、信頼性の高い多層
配線基板を得ることができる. 第4図は、本発明に係る多層配線基板の第2の実施例を
示す断面図である。
同図において、本実施例の配線基板は、基板1上に,ポ
リイミドワニスのような有機物等からなる有機物絶縁層
2を形成し、この有機物絶a暦2の上に,0.2μm〜
工0μmの厚さのSiからなる熱拡散層3を形成してい
る。この熱拡散層3の上には,応力支持層であるSL,
N,層8が、?0nm程度形成されており、このSL3
N4層8の上に、抵抗素子となる,Cr,W等の材料を
主成分とする抵抗体9の層が形成される。さらに、この
抵抗体9の層の上に、AI2,Cu等からなる導体4の
層が形威されている。
リイミドワニスのような有機物等からなる有機物絶縁層
2を形成し、この有機物絶a暦2の上に,0.2μm〜
工0μmの厚さのSiからなる熱拡散層3を形成してい
る。この熱拡散層3の上には,応力支持層であるSL,
N,層8が、?0nm程度形成されており、このSL3
N4層8の上に、抵抗素子となる,Cr,W等の材料を
主成分とする抵抗体9の層が形成される。さらに、この
抵抗体9の層の上に、AI2,Cu等からなる導体4の
層が形威されている。
これらの層の上に、有機物絶縁層2a、熱拡敗層3a,
Si3N4層8aおよび導体4aの層が、順次,積層し
て形成されている。
Si3N4層8aおよび導体4aの層が、順次,積層し
て形成されている。
上層の有機物絶縁層2aと、熱拡散層3aとの同一場所
に、スルーホール10bを形或し、上層の導体4aと、
下層の導体4とを接続している。
に、スルーホール10bを形或し、上層の導体4aと、
下層の導体4とを接続している。
なお,応力支持層の材料としては、Si■N4の他、S
i O,, T a,O,, A 1,0,等でもよ
い。
i O,, T a,O,, A 1,0,等でもよ
い。
次に、本実施例の多層配線基板の製造方法の一例につい
て説明する. 同図において,セラミック、金属等からなる基板1上に
、ポリイミドワニスのような有機物等を塗布焼成し、平
滑な面をもつ有機物絶縁N2が形成されている。
て説明する. 同図において,セラミック、金属等からなる基板1上に
、ポリイミドワニスのような有機物等を塗布焼成し、平
滑な面をもつ有機物絶縁N2が形成されている。
この有機物絶縁層2の表面上には、公知技術であるスパ
ッタリングによって、熱拡散層3であるS i ffJ
が形成されている。さらに、このSi層の表面上には、
公知技術であるRFスパッタリングによって、SL,N
4層8が、50nm程度形成されている。このSL,N
4層8の表面上に、公知技術であるスパッタリングによ
り、Cr,W等の材料を主或分とする抵抗体9の層が形
或されており、さらにこの抵抗体9の層の表面上にAf
l,Cuの導体4の層が形成される。この抵抗体9の層
と導体4の層は、公知技術であるフォトエッチング法に
より,抵抗素子および配線とされている。
ッタリングによって、熱拡散層3であるS i ffJ
が形成されている。さらに、このSi層の表面上には、
公知技術であるRFスパッタリングによって、SL,N
4層8が、50nm程度形成されている。このSL,N
4層8の表面上に、公知技術であるスパッタリングによ
り、Cr,W等の材料を主或分とする抵抗体9の層が形
或されており、さらにこの抵抗体9の層の表面上にAf
l,Cuの導体4の層が形成される。この抵抗体9の層
と導体4の層は、公知技術であるフォトエッチング法に
より,抵抗素子および配線とされている。
これらの層の上に、上記と同様の方法により,さらに、
有機物絶縁層2a、熱拡散層3a、si,N4層8aお
よび導体4aの層を形或することを繰り返すことにより
、所望の多層配線基板を得ることができる。
有機物絶縁層2a、熱拡散層3a、si,N4層8aお
よび導体4aの層を形或することを繰り返すことにより
、所望の多層配線基板を得ることができる。
本実施例における,熱拡散層3,3aは.上記第1の実
施例における熱拡散層と同様に作用する。
施例における熱拡散層と同様に作用する。
Si3NJt8t 8aは、製造工程中において発生す
る熱応力による,導体、抵抗体等の変形や割れを防止す
る。また、Si,N4層8,8aは,11!気的絶縁物
であるので、熱拡散層3と抵抗体9の層との電気的絶縁
、および,熱拡散層3aと導体4aの層との電気的絶縁
を確実にする.さらに,製造工程中において,抵抗体9
の層と熱拡散層3との、相互拡散を防止し、抵抗素子の
劣化を防ぐ効果もある. 従って、本実施例は,第1の実施例と同様に、熱による
抵抗の変化を防止でき、有機物絶縁層2,2aと導体4
,4aの熱膨張差による、割れの発生を防止するだけで
はなく、Si.N,層8,8aの存在により,層間の機
械的強度,電気的絶綽性の向上,抵抗素子の劣化防止を
図り、一層信頼性の高い多層配線基板を得ることができ
る。
る熱応力による,導体、抵抗体等の変形や割れを防止す
る。また、Si,N4層8,8aは,11!気的絶縁物
であるので、熱拡散層3と抵抗体9の層との電気的絶縁
、および,熱拡散層3aと導体4aの層との電気的絶縁
を確実にする.さらに,製造工程中において,抵抗体9
の層と熱拡散層3との、相互拡散を防止し、抵抗素子の
劣化を防ぐ効果もある. 従って、本実施例は,第1の実施例と同様に、熱による
抵抗の変化を防止でき、有機物絶縁層2,2aと導体4
,4aの熱膨張差による、割れの発生を防止するだけで
はなく、Si.N,層8,8aの存在により,層間の機
械的強度,電気的絶綽性の向上,抵抗素子の劣化防止を
図り、一層信頼性の高い多層配線基板を得ることができ
る。
上記多層配線基板の適用の実施例としては、高性能計算
機、通信機器等の高密度多層配線基板として用いられる
例がある. [発明の効果] 本発明によれば、電源投入中において,配線基板内に発
生する熱を、熱伝導率の高い層が、発熱部位より広い面
積に均等に伝え、拡散する。従って、局所的な蓄熱を防
止し,蓄熱による昇温を原因とする熱応力によって生じ
る配線、抵抗体の断線等を防止することができる. また、電子計算機や通信機器等に、本発明に係る多層配
線基板を用いることにより,それらの信頼性の向上が図
れる。
機、通信機器等の高密度多層配線基板として用いられる
例がある. [発明の効果] 本発明によれば、電源投入中において,配線基板内に発
生する熱を、熱伝導率の高い層が、発熱部位より広い面
積に均等に伝え、拡散する。従って、局所的な蓄熱を防
止し,蓄熱による昇温を原因とする熱応力によって生じ
る配線、抵抗体の断線等を防止することができる. また、電子計算機や通信機器等に、本発明に係る多層配
線基板を用いることにより,それらの信頼性の向上が図
れる。
第工図(a)から(d)までは、本発明に係る多層配線
基板の第1の実施例の各製造段階における断面図,第2
A図は従来の多層配線基板の断面図、第2B図は従来の
多層配線基板の製造工程における応力状況および割れを
示す断面図、第3図は応力支持層を有する多層配線基板
の導体および応力支持層の割れを示す断面図、第4図は
本発明に係る多層配線基板の第a実施例を示す断面図で
ある。 l・・・基板、2,2a,2b・・・有機物絶縁層,3
,3a・・・熱拡散層、4,4a,・・・導体,5,5
a・・・応力支持層、6・・・熱応力、7・・・破壊、
8,8a・・・Si3N.層.9−・・抵抗体.10,
−10a,10b・・・スルーホーノレ, 11・・・熱膨張.
基板の第1の実施例の各製造段階における断面図,第2
A図は従来の多層配線基板の断面図、第2B図は従来の
多層配線基板の製造工程における応力状況および割れを
示す断面図、第3図は応力支持層を有する多層配線基板
の導体および応力支持層の割れを示す断面図、第4図は
本発明に係る多層配線基板の第a実施例を示す断面図で
ある。 l・・・基板、2,2a,2b・・・有機物絶縁層,3
,3a・・・熱拡散層、4,4a,・・・導体,5,5
a・・・応力支持層、6・・・熱応力、7・・・破壊、
8,8a・・・Si3N.層.9−・・抵抗体.10,
−10a,10b・・・スルーホーノレ, 11・・・熱膨張.
Claims (10)
- 1.配線基板内における発生熱を拡散させる層を有する
ことを特徴とする配線基板。 - 2.基板上に、絶縁層と、導体層および/または抵抗体
層とを有する配線基板において、発熱部位に近接して、
熱を拡散させる層を設けたことを特徴とする配線基板。 - 3.基板上に、絶縁層と、導体層および/または抵抗体
層とを有する配線基板において、熱拡散体を設けたこと
を特徴とする配線基板。 - 4.基板上に、絶縁層と、導体層と、抵抗体層とを積層
して構成される配線基板において、絶縁層と抵抗体層と
の間に熱拡散体を設け、抵抗体で発生する熱を放散する
構造としたことを特徴とする配線基板。 - 5.基板上に、ポリイミドワニスからなる絶縁層と、導
体層と、抵抗体層とを積層して構成される配線基板にお
いて、上記絶縁層が、局所的にガラス転移温度を超える
こと、を防止する層を設けたことを特徴とする配線基板
。 - 6.基板上に、絶縁層と、導体層と、抵抗体層とを積層
して構成される配線基盤において、発熱する抵抗体層か
ら受熱する面の面積よりも、広い範囲に、熱を拡散する
層を設けたことを特徴とする配線基板。 - 7.積層された層間で生じた応力を支持する層を設けた
構造であることを特徴とする請求項1,2,3,4,5
または6記載の配線基板。 - 8.請求項1もしくは2記載の熱を拡散させる層、請求
項3もしくは4記載の熱拡散体、請求項5記載の局所的
にガラス転移温度を超えることを防止する層、または、
請求項6記載の抵抗体層で発生する熱を拡散する層、の
各層の材料として、Siを用いることを特徴とする配線
基板。 - 9.請求項1もしくは2記載の熱を拡散させる層、請求
項3もしくは4記載の熱拡散体、請求項5記載の局所的
にガラス転移温度を超えることを防止する層、または、
請求項6記載の抵抗体層で発生する熱を拡散する層、の
各層の厚みが、0.2〜10μmであることを特徴とす
る配線基板。 - 10.回路の少なくとも一部を、請求項1,2,3,4
,5,6,7,8,9または10記載の配線基板を用い
て構成した電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1307232A JP2634469B2 (ja) | 1989-11-27 | 1989-11-27 | 配線基板 |
US07/618,407 US5285016A (en) | 1989-11-27 | 1990-11-27 | Wiring board provided with a heat bypass layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1307232A JP2634469B2 (ja) | 1989-11-27 | 1989-11-27 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03166787A true JPH03166787A (ja) | 1991-07-18 |
JP2634469B2 JP2634469B2 (ja) | 1997-07-23 |
Family
ID=17966628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1307232A Expired - Lifetime JP2634469B2 (ja) | 1989-11-27 | 1989-11-27 | 配線基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5285016A (ja) |
JP (1) | JP2634469B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154696A (ja) * | 1997-08-01 | 1999-02-26 | Mitsubishi Electric Corp | 高周波多層誘電体基板およびマルチチップモジュール |
KR20020090847A (ko) * | 2001-05-29 | 2002-12-05 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
JP2012195452A (ja) * | 2011-03-16 | 2012-10-11 | Fujitsu Ltd | 電子部品及び電子部品組立装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8343186B2 (en) | 2004-04-06 | 2013-01-01 | Arthrex, Inc. | Fully threaded suture anchor with transverse anchor pin |
US9521999B2 (en) | 2005-09-13 | 2016-12-20 | Arthrex, Inc. | Fully-threaded bioabsorbable suture anchor |
US8821541B2 (en) | 1999-02-02 | 2014-09-02 | Arthrex, Inc. | Suture anchor with insert-molded rigid member |
TW556329B (en) * | 1999-02-26 | 2003-10-01 | Hitachi Ltd | Wiring board, its production method, semiconductor device and its production method |
US7003641B2 (en) * | 2000-01-31 | 2006-02-21 | Commvault Systems, Inc. | Logical view with granular access to exchange data managed by a modular data and storage management system |
US7993369B2 (en) | 2000-06-22 | 2011-08-09 | Arthrex, Inc. | Graft fixation using a plug against suture |
KR100688514B1 (ko) * | 2005-01-05 | 2007-03-02 | 삼성전자주식회사 | 다른 종류의 mcp를 탑재한 메모리 모듈 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS549867U (ja) * | 1977-06-24 | 1979-01-23 | ||
JPH0163136U (ja) * | 1987-10-15 | 1989-04-24 | ||
JPH0268980A (ja) * | 1988-09-03 | 1990-03-08 | Sharp Corp | 印刷配線板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3617816A (en) * | 1970-02-02 | 1971-11-02 | Ibm | Composite metallurgy stripe for semiconductor devices |
JPS5365969A (en) * | 1976-11-26 | 1978-06-12 | Tokyo Shibaura Electric Co | Multilayer circuit board and method of producing same |
US4993148A (en) * | 1987-05-19 | 1991-02-19 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a circuit board |
US4782381A (en) * | 1987-06-12 | 1988-11-01 | Hewlett-Packard Company | Chip carrier |
-
1989
- 1989-11-27 JP JP1307232A patent/JP2634469B2/ja not_active Expired - Lifetime
-
1990
- 1990-11-27 US US07/618,407 patent/US5285016A/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS549867U (ja) * | 1977-06-24 | 1979-01-23 | ||
JPH0163136U (ja) * | 1987-10-15 | 1989-04-24 | ||
JPH0268980A (ja) * | 1988-09-03 | 1990-03-08 | Sharp Corp | 印刷配線板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154696A (ja) * | 1997-08-01 | 1999-02-26 | Mitsubishi Electric Corp | 高周波多層誘電体基板およびマルチチップモジュール |
KR20020090847A (ko) * | 2001-05-29 | 2002-12-05 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
JP2012195452A (ja) * | 2011-03-16 | 2012-10-11 | Fujitsu Ltd | 電子部品及び電子部品組立装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2634469B2 (ja) | 1997-07-23 |
US5285016A (en) | 1994-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6614212B2 (ja) | 配線構造体 | |
JPH03166787A (ja) | 配線基板 | |
JPH031538A (ja) | 半導体装置 | |
JP2004319745A (ja) | 半導体装置およびその製造方法 | |
JP2009016575A (ja) | 半導体装置 | |
JPH03151656A (ja) | 半導体素子実装用基板 | |
JP2003069230A (ja) | 薄膜多層配線基板 | |
JP3565872B2 (ja) | 薄膜多層配線基板 | |
JPH0832244A (ja) | 多層配線基板 | |
JPH05206134A (ja) | 半導体装置とその製造方法 | |
KR100510937B1 (ko) | 반도체 장치 | |
JP2002313791A (ja) | 回路配線およびその製造方法 | |
JPH01196141A (ja) | 配線層を有する半導体装置 | |
KR920001913B1 (ko) | 패턴층을 이용한 반도체 제조방법 | |
JP4089054B2 (ja) | 回路基板およびその製造方法 | |
KR100450238B1 (ko) | 반도체 소자 제조 방법 | |
JPH0645448A (ja) | 半導体装置 | |
JPH0567687A (ja) | 半導体装置及びその製造方法 | |
JPH06349828A (ja) | 集積回路装置の製造方法 | |
JPS6043845A (ja) | 多層配線部材の製造方法 | |
JP2000200818A (ja) | エレクトロマイグレ―ション評価用teg | |
JPS61150234A (ja) | 電子装置 | |
JPS629646A (ja) | 半導体装置の製造方法 | |
JPH10116829A (ja) | 半導体装置における多層配線 | |
JPH04345838A (ja) | 配線板 |