JPH03155650A

JPH03155650A - 半導体集積回路装置の製造方法

Info

Publication number: JPH03155650A
Application number: JP29743989A
Authority: JP
Inventors: Yoshiyuki Yamada; 山田　淑之
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-08-10
Filing date: 1989-11-17
Publication date: 1991-07-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は半導体集積回路装置の製造方法に係わり、特
に素子分離技術に関するものである。

（従来の技術）半導体集積回路装置の素子分離は、古くはＰＮ接合分離
法によっていたが、半導体集積回路装置の高速高集積化
が進むにつれ、酸化膜分離法に移行していった。しかし
、近年、素子の高速化は更に進み、高速化に必要な寄生
容量の削減を素子分離によっても行う必要が生じてきた
。

最近になって基板面に対して垂直に膜をエツチングする
異方性エツチング技術である反応性イオンエツチング（
Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ−−以下１
？、１．Ｅ、と呼ぶ）を利用したトレンチ分離法が開発
されており、このトレンチ分離法と酸化膜分離法を併用
した新しい分離法の実用化が進められている。

以下、従来技術として、酸化膜分離法とトレンチ分離法
を併用した分離法をバイポーラ型半導体に応用した場合
の基本工程を第３図の工程説明図に従って説明する。

第３図（Ａ）において、３０１はシリコン基板であり、
Ｐ型基板３．０１ａにＮ７型埋込層３０１ｂとＮ−型エ
ピタキシャル層３０１Ｃを生成して構成されている。こ
のシリコン基板３０１上に熱酸化法により第１のシリコ
ン酸化膜３０２と、ＣＶＤ法により第１のシリコン窒化
Ｉｆ！３０３を形成し、この２層膜に、公知のフォトリ
ソグラフィ技術を用いてフォトレジスト３０４°をマス
クとして開口部３０５を設ける。そして、フォトレジス
ト３０４を残したまま、開口部３０５を通して等方性工
・ンチングによりシリコン基板３０１をエツチングし、
酸化膜分Ｗｓ領域となる幅の広い溝３０６を形成する。

次に第３図（Ｂ）に示すようにフォトレジスト３０４を
除去した後、第１のシリコン窒化膜３０３をマスクとし
て溝部（基板３０１）を熱酸化し、該溝部に分離酸化膜
となる第２のシリコン酸化１１１３０７を形成する。

次に第３図（ｃ）　に示すように全面にＣＶＤ法により
第３のシリコン酸化ｗＡ３０８を形成した後、この第３
のシリコン酸化ＩＩ！！！３０８と第２のシリコン酸化
膜３０７のトレンチ分離領域部分に、公知のフォトリソ
グラフィ技術を用いてフォトレジスト３０９をマスクと
して開口部３１０を形成する。

次にフォトレジスト３０９を取り除いた後、露出した第
３のシリコン酸化膜３０８をマスクにしてＲ，１，Ｅ、
によってシリコン基板３０１を垂直にエツチングするこ
とにより、このシリコン基板３０１に前記開口部３１０
に連続して、Ｎ０型埋込層３０１ｂを貫通して第３図（
Ｄ）に示す幅の狭い清３１１を形成する。続いて、第３
図（［１）に示すように第３のシリコン酸化１ｇ３０８
を除去した上で、溝３１１の内面に熱酸化法により第４
のシリコン酸化１１１３１２を形成する。

次に第３図（Ｅ）に示すように全表面に多結晶シリコン
層３１３を厚（堆積させ、溝３１１と開口部３１０を該
多結晶シリコン層３１３で完全に埋め戻す。

その後、公知のエツチング技術により多結晶シリコン層
３１３のエッチバックを行い、該多結晶シリコン層３１
３を第３図（Ｆ）　に示すように溝３１１と開口部３１
０にのみ残す。その後、同図のように多結晶シリコンＪ
ｉｉ３１３の表面をシリコン酸化膜３１４に変換し、さ
らに素子形成領域３１５上の残存第１のシリコン窒化膜
３０３と第１のシリコン酸化膜３０２を除去して分離工
程を終了する。

以上のような分離法では、溝３１１がＩＣ型埋込層３０
１ｂを貫いて形成されており、Ｎ゛型埋込層３０１ｂと
Ｐ型基板３０１ａとの接合面はＮ゛型埋込層３０１ｂ底
面に形成されるだけであり、従来の酸化膜のみの分離法
に比べ接合面積が減少するとともに接合容量も減少し、
素子の高速化を可能にする。また、素子形成領域３１５
は、選択酸化法で形成された酸化膜３０７の側壁に接し
ており、従来のトレンチのみの分離法に比べ、幅の狭い
溝３１１を作成した際のエツチングのダメージの影響が
直接素子形成領域３１５に及ぶのを防いでいる。酸化膜
分離法とトレンチ分離法を併用した分離法は、このよう
に酸化膜分離法とトレンチ分離法の長所を合わせ持って
おり、実用化が進められている。

（発明が解決しようとする課題）しかしながら、上記のような従来の方法では、トレンチ
分離領域となる領域を決定するためのフォトリソグラフ
ィ工程（第３図（ｃ）工程）において合わせずれが発生
した場合には、酸化膜骨Ｍ　ｔＪ域（酸化膜３０７形成
領域）の内側の適切な位置にトレンチ分離領域（溝３１
１形成部分）を形成することが困難となる問題点がある
。そして、酸化膜分離領域の内側の適切な位置にトレン
チ分離領域を形成できなかワた場合は、第４図に示すよ
うに酸化膜分離領域（酸化膜３０７）の側面の傾斜によ
りトレンチ分離領域（溝３１１）の形状が乱れ、応力集
中による結晶欠陥を誘発したり（第４図のａ点）、素子
形成領域３１５と重なることにより、素子形成領域３１
５とトレンチ分離領域との間に酸化膜分離領域（酸化膜
３０７）がなくなってしまい（第４図のｂ点）、溝形成
のエツチングの際、露出した素子形成領域３１５の結晶
が乱れるというエツチングダメージの影響で素子の特性
が劣化するという問題点が発生する。ここで、素子形成
領域３１５がトレンチ分離領域と直接接することを避け
るため、あらかじめマスクの合わせ余裕を考慮しておく
という方法もあるが、Ｎ゛型埋込１１３０１ｂとＰ型基
板３０１ａ間の接合容量の増大による寄生容量の増大と
分離領域の増加を伴ない、高速化、高集積化への妨げに
なるという問題点があった。つまり、第５図（ａｌ、（
ｂ）に示すように、マスク合わせ余裕を考慮すると、Ｎ
゛型埋込層３０１ｂとＰ型基板３０１ａ間の接合部分の
幅がＳからざへ広がり、接合容量が増大し、寄生容量が
増加し、かつ分離領域が合わせ余裕により２２分増加す
る。その結果、高速化、高集積化が妨げられる。

また、上記従来の方法では、選択酸化工程により酸化膜
分離領域の分離酸化膜（第２のシリコン酸化膜３０７）
を形成しているため、いわゆるバーズビークやバーズヘ
ッドによって表面に段差が生じる問題点があった。この
段差は、後の金属配線層の形成時に、当該部分を横切る
配線層の断線不良を引き起し、配線の偉績性を低下させ
ることになる。また、上記選択酸化工程は高温熱処理工
程なので、シリコン基板３０１内のＮ０型埋込層３０１
ｂの上方拡散を生じさせ、素子特性を劣化させる問題点
もある。

この発明（第１ないし第３のこの発明）は上記の点に鑑
みなされたもので、その目的は、酸化膜分離法とトレン
チ分離法を併用した分離法において、酸化膜骨ｊ！１９
！域の内側の適切な位置に正確にトレンチ分離法の溝を
形成できる半導体集積回路装置の製造方法を提供するこ
とにある。

さらに第２および第３のこの発明は、酸化膜骨ｊ！！　
６Ｎ域の分離酸化膜形成時の表面段差の発生および素子
特性の劣化も防止できる半導体集積回路装置の製造方法
を提供することを目的とする。

（課題を解決するための手段）この発明（第１ないし第３のこの発明）では、酸化膜分
離法とトレンチ分離法を併用した分離法において、酸化
膜分離領域の内側の適切な位置にトレンチ分離法の溝を
セルファラインで形成する。

さらに第２および第３のこの発明では、酸化膜分離領域
の分離酸化膜をＣＶＤ法で形成する。詳細には第１ない
し第３のこの発明は次のような製造方法とする。

第１のこの発明では、まず、半導体基板上に耐酸化性の
第１の膜と、酸化膜である第２の膜と、多結晶半導体で
ある第３の膜と、耐酸化性膜である第４の膜を順次生成
する。これら多層膜におおむね垂直な側壁面を有する開
口部を形成する。その開口部の側壁面に耐酸化性膜であ
る第５の膜を生成する。その第５の膜と前記第４の膜を
マスクとして前記開口部底部およびその周辺部の基板表
面を酸化し、開口部より広く分離酸化膜である第６の膜
を形成する。その後、第４．第５の膜を除去した後、前
記第３の膜をマスクとして前記第６の膜に、側壁面がお
おむね垂直な開口部を前記多層膜の開口部に対応して形
成する。その後、第３の膜を除去した後、前記第２の膜
をマスクとして前記半導体基板に、側壁面がおおむね垂
直な溝を前記開口部に連続して形成する。

第２のこの発明では、まず、半導体基板上に耐酸化性の
第１の膜と、酸化膜である第２の膜と、多結晶半導体で
ある第３の膜を順次生成する。この３層膜のうち第３．
第２の膜におおむね垂直な側壁面を有する開口部を形成
する。その後、第３の膜の表面を酸化膜である第４の膜
に変換する。

その第４の膜をマスクとして前記開口部底部の第１の膜
を除去して前記開口部を第１の膜まで貫通させた後、そ
の開口部底部から半導体基板を等方的にエツチングし、
前記開口部より広い溝を基板に形成する。その溝をＣＶ
Ｄ法で酸化膜である第５の膜で充填する。その後、第３
の膜をマスクとする異方性エツチングを行うことにより
、前記開口部に連続する開口部を前記第５の膜に形成す
る。

その後、第２の膜をマスクとして前記半導体基板に、側
壁面がおおむね垂直な溝を前記開口部に連続して形成す
る。

第３のこの発明では、まず、半導体基板上に耐酸化性の
第１の膜と、酸化膜である第２の膜と、多結晶半導体で
ある第３の膜を順次生成する。この３層膜のうち第３．
第２の膜におおむね垂直な側壁面を有する開口部を形成
する。その後、第３の膜の表面を酸化膜である第４の膜
に変換する。

その第４の膜をマスクとして前記開口部底部の第１の膜
を除去して前記開口部を第１の膜まで貫通させた後、そ
の開口部底部から半導体基板を等方的にエツチングし、
前記開口部より広い溝を基板に形成する。その溝をＣＶ
Ｄ法で酸化膜である第５の膜で充填する。その際同時に
第５の膜が側壁に生成した前記開口部の残りの空間部分
に、レジスト層の形成とエッチバックによりセルファラ
インでレジストパターンを形成する。そのレジストパタ
ーンと第３の膜をマスクとする異方性エツチングを行う
ことにより、前記開口部の側壁の前記第５の膜を除去し
、同時、にその除去部に連続する開口部を前記基板の溝
内の充填第５の膜に形成する。その後、残存充填第５の
膜と第２の膜をマスクとして前記半導体基板に、前記第
５の膜の開口部に連続する、側壁面がおおむね垂直な溝
を形成する。

（作　用）上記第１のこの発明においては、第４．第５の膜をマス
クとして半導体基板に分離酸化膜としての第６の膜を形
成した後、第４．第５の膜を除去し、第３の膜をマスク
として第６の膜をエツチングすることにより、多層膜（
第１ないし第４の膜）に−度に開けた開口部に対応して
前記第６の膜（分離酸化ＷＡ）の中央部にセルファライ
ンで開口部が形成される。さらに、第３の膜の除去後、
第２の膜をマスクとして前記第６の膜の開口部底部の半
導体基板をエツチングすれば、前記開口部に連続して、
第６の膜（酸化膜骨ＭｗＩ域）の中央部（適切位置）に
セルファラインで位置してトレンチ分離用の溝が半導体
基板に形成されることになる。

次に上記第２のこの発明においては、半導体基板に等方
性エツチングで形成した溝を分離酸化膜である第５の膜
で埋めた後、第３の膜をマスクとする異方性エツチング
を行うことにより、前記第５の膜（分離酸化膜）の中央
部にセルファラインで開口部が形成される。さらに、第
２の膜をマスクとして前記第５の膜の開口部底部の半導
体基板をエツチングすることにより、前記開口部に連続
して、第５の膜（酸化膜分離領域）の中央部（適切位置
）にセルファラインで位置してトレンチ分離用の溝が半
導体基板に形成されることになる。

次に上記第３のこの発明においては、半導体基板に等方
性エツチングで形成した溝を分離酸化膜である第５の膜
で埋め、さらに第１ないし第３の膜の開口部内に、側壁
の第５の膜部分を除いてセルファラインでレジストパタ
ーンを形成した後、該レジストパターンと第３の膜をマ
スクとする異方性エツチングを行うことにより、前記側
壁の第５の膜が除去され、さらにその除去部に連続して
開口部が前記溝内の充填第５の膜（分離酸化１ｌＩＫ）
に、その端部より内側に一定距離入った位置においてセ
ルファラインで形成される。さらに、その充填第５の膜
と第２の膜をマスクとして、充填第５の膜の開口部底部
の半導体基板をエツチングすることにより、前記開口部
に連続して、充填第５の膜（酸化膜分離領域）の端部よ
りその内側に一定距離入った適切位置においてセルファ
ラインでトレンチ分離用の溝が半導体基板に形成される
ことになる。

さらに上記第２および第３のこの発明においては、等方
性エツチングで半導体基板に形成された溝内にＣＶＤ法
で分離酸化膜が形成される。この方法によれば、バーズ
ヘッドやバーズビークの発生がなく、平坦性に優れると
ともに、高温の熱処理工程を伴わないので、半導体基板
内の埋込層が上方拡散することもない。

（実施例）以下この発明の実施例を図面を参照して説明する。

第１図はこの発明の第１の実施例を示す工程断面図であ
る。この第１の実施例を最初に説明する。

第１図（Ａ）において、１０１はシリコン基板であり、
Ｐ型基板１０１ａ上にＮ゛型埋込層１０１ｂとＮ−型エ
ピタキシャル層１０１ｃを形成して構成される。このシ
リコン基板１０１上の全面に、厚さ０．０５ａｍ程度の
シリコン酸化１ｔ！Ｊ１０２と、厚さ０．２ｎ程度のシ
リコン窒化膜１０３と、厚さ０．２５〜０．３５ｎ程度
のシリコン酸化膜１０４と、厚さ０．２〜０．３ｎ程度
の多結晶シリコン膜１０５と、厚さ０．２　ｎ程度のシ
リコン窒化膜１０６を順次形成する。ここで、シリコン
酸化膜１０２は熱酸化法で形成され、他の膜１０３〜１
０６はＣＶＤ法で形成される。次に、これら多層膜上に
フォトレジスト１０８をバターニングし、それをマスク
として多層膜をエツチングすることにより、この多層膜
に、トレンチ分離領域に対応するかたちで開口部１０７
を形成する。ただし、この時、シリコン酸化１１！！１
１０２だけはエツチングせず、全面に残す。また、エツ
チング法として異方性エッチングを採用することにより
、開口部１０７の側壁はおおむね垂直に形成する。

次にフォトレジスト１０８を除去した後、開口部１０７
を含む全表面に第１図（Ｂ）　に示すように、厚さ０．
２−程度のシリコン窒化膜１０９をＣＶＤ法で形成する
。

その後、異方性エツチングでシリコン窒化膜１０９をエ
ツチングすることにより、このシリコン窒化膜１０９を
第１図（ｃ）に示すように開口部１０７の側壁部にのみ
残す、この時、シリコン酸化膜１０２も開口部１０７部
分からエツチング除去する。その後、前記側壁シリコン
窒化膜１０９とシリコン窒化Ｗ４１０６およびシリコン
酸化膜１０２をマスクとして、開口部１０７底部のシリ
コン基板１０１を等方性エツチングにより０．３〜０．
５−程度エツチングする。これにより、シリコン基板１
０１には、開口部１０７を中央にして該開口部１０７よ
り広く溝１１０が形成される。

その後、シリコン窒化膜１０６°および１０９をマスク
として溝部のシリコン基板１０１を熱酸化することによ
り、第１図（Ｄ）　に示すように該溝部、換言すれば開
口部１０７底部およびその周辺部の基板１０１に、前記
開口部１０７ならびに溝部より広（分離酸化膜としての
シリコン酸化膜１１１を形成する。

次に第１図（Ｅ）に示すようにシリコン窒化膜１０６．
１０９を異方性エツチングで除去した後、多結晶シリコ
ン膜１０５をマスクとしてシリコン酸化！ｉｌｌ　１１
を異方性エツチングでエツチングすることにより、この
シリコン酸化膜１１１の中央部に、側壁がおおむね垂直
な開口部１１２を前記開口部１０７に一致して形成する
。

その後、第１図（Ｆ）に示すように多結晶シリコン膜１
０５を除去した後、今度はシリコン酸化膜１０４をマス
クとして開口部１１２底部のシリコン基板１０１を異方
性エツチングで２〜４層程度エツチングすることにより
、このシリコン基板１０１に前記開口部１１２に連続し
て、前記シリコン酸化膜１１１の中央部に位置して、側
壁がおおむね垂直なトレンチ分離用の溝１１３を形成す
る。

その後、溝１１３の内壁に第１図（Ｇ）に示すように厚
さ５００人程度のシリコン酸化膜１１４を熱酸化形成す
る。その後、全表面に多結晶シリコン層１１５を厚く堆
積させ、開口部１０７゜１１２および溝１１３を完全に
埋めた後、該多結晶シリコン層１１５をエッチバックす
ることにより、この多結晶シリコン層１１５を同第１図
（Ｇ）に示すように開口部１１２と溝１１３内にのみ残
す。

その後、シリコン酸化膜１０４を除去した後、シリコン
窒化膜１０３をマスクとして、埋込み多結晶シリコン層
１１５の表面に第１図（Ｈ）に示すように酸化膜１１６
を厚さ１０００〜２０００人程度に熱酸化形成する。そ
の後、同図のように基板１０１表面のシリコン窒化膜１
０３とシリコン酸化膜１０２を除去することにより、分
離工程を終了する。

第２図はこの発明の第２の実施例を示す。次にこの第２
の実施例を説明する。

第２図（＾）において、２０１はシリコン基板であり、
Ｐ型基板２０１ａ上にＮ０型埋込層２０１ｂとＮ“型エ
ピタキシャル層２０１ｃを形成して構成される。このシ
リコン基板２０１上の全面に、厚さ０．０５μ程度のシ
リコン酸化膜２０２と、厚さ０．２層程度のシリコン窒
化ＷＡ２０３と、厚さ０．２５〜０．３５μ程度のシリ
コン酸化膜２０４と、厚さ０．３〜０．４層程度の多結
晶シリコン膜２０５を順次形成する。ここで、シリコン
酸化膜２０２は熱酸化法で形成され、他の膜２０３〜２
０５はＣＶＤ法で形成される。

次に、これら多層膜上に第２図（Ｂ）に示すようにフォ
トレジスト２０６をパターニングし、それをマスクとし
て多結晶シリコン膜２０５およびシリコン酸化膜２０４
をエツチングすることにより、この２層の膜２０５，２
０４に開口部を形成する。

ここで、開口部は、幅の狭い開口部２０７と、幅の広い
開口部２０８を形成する。また、エツチング法としては
異方性エツチングを用いる。この異方性エツチングによ
り、開口部２０７．２０８の側壁は、おおむね垂直に形
成される。更にエツチング法をより詳細に説明すれば、
このエツチングには例えば平行平板型エツチング装置を
用い、多結晶シリコン膜２０５ではＳＦ、とＣｚＣＩＦ
ｓの混合ガスを用い圧力０．１５Ｔｏｒｒ下でエツチン
グを行い、またシリコン酸化膜２０４ではＣＨＦ５とＣ
Ｆ４　とＡｒの混合ガスを用い圧力１．５　Ｔｏｒｒ下
でエツチングを行う。

次にフォトレジスト２０６を除去後、熱酸化を行うこと
により、第２図（ｃ）に示すように多結晶シリコン膜２
０５の表面を厚さ０．１５〜０．２５７Ｉｌ程度のシリ
コン酸化膜２０９に変換する。その後、そのシリコン酸
化膜２０９をマスクとして異方性エツチングを行うこと
により、前記開口部２０７゜２０８底部のシリコン窒化
膜２０３を除去する。

この時、シリコン酸化Ｗ４２０２もエツチングし、開口
部２０７，２０８の底部から除去する。これにより、開
口部２０７，２０８はシリコン基板２０１面まで貫通し
た開口部となる。なお、上記異方性エツチングは、例え
ばカソードカップル型異方性エツチング装置（ＲＩＥ）
を用い、ＣｌＩＦ５とＣｘＦｉの混合ガスにより圧力５
Ｐａの条件下で行う。

次に、開口部２０７．２０８の底部からシリコン基板２
０１を０．８〜１ｎ程度等方性エツチングすることによ
り、第２図（Ｄ）に示すようにシリコン基板２０１に、
開口部２０７，２０８を中央にして該開口部２０７，２
０８より広く溝２１０゜２１１を形成する。その後、熱
酸化を行って溝２１０．２１１の内壁に厚さ０．０５−
程度のシリコン酸化１１Ａ２１２を生成する。

その後、前述のようにしてシリコン基板を等方性エツチ
ングした深さと同程度の厚さのシリコン酸化膜２１３を
減圧ＣＶＤ法により生成させ、このシリコン酸化Ｍ２２
３（分＃酸化膜）で第２図（Ｅ）に示すように溝２１０
，２１１を埋める。この時、シリコン酸化膜２１３はシ
リコン酸化膜２０９上にも形成される。さらにシリコン
酸化膜２１３は幅の狭い開口部２０７にも生成されて核
間口部２０７を埋める。一方、幅の広い開口部２０Ｂに
おいては、その側壁に所定厚さに付着するように前記シ
リコン酸化膜２１３が生成する。

その後・側壁にシリコン酸化膜２１３が生成した幅の広
い開口部２０Ｂ内に第２図（Ｆ）に示すようにフォトレ
ジストのダミーパターン２１４を形ｔｃする。その後ミ
全面にフォトレジスト２１５を塗布して表面を平坦化す
る。

その後、フォトレジスト２１５とフォトレジストのダミ
ーパターン２１４を厚さ０．５〜１４残してエッチバッ
クする。これにより、第２図（Ｇ）に示すように、幅の
広い開口部２０８内に、側壁のシリコン酸化膜２１３を
挾んでレジストパターン２１６がセルファラインで形成
される。このレジストパターン２１６は勿論フォトレジ
スト２１５とフォトレジストのダミーパターン２１４の
一部からなる。なお、フォトレジストのダミーパターン
２１４は、第２図（Ｆ）　　の工程でフォトレジスト２
１５を塗布した時、表面の平坦化を容易にするため形成
したものであるが、このダミーパターン２１４が無くて
も表面の平坦化が容易である場合には不要であり、フォ
トレジスト２１５を塗布するだけでよい。

次に、レジストパターン２１６および多結晶シリコン膜
２０５をマスクとしてシリコン酸化膜およびシリコン窒
化膜の異方性エツチングを行う。

すると、第２図（Ｈ）に示すように表面のシリコン酸化
１！！２１３とシリコン酸化膜２０９が除去される。さ
らに幅の狭い開口部２０７においては、該開口部２０７
を埋めているシリコン酸化膜２１３が除去されるととも
に、多結晶シリコン膜２０５からはみ出たシリコン酸化
ＪＩ！２０４，２０２およびシリコン窒化膜２０３の端
部が除去され、前記開口部２０７が若干拡がって再度開
口される。

さらにその開口部２０７底部のシリコン酸化膜２１３．
２１２が除去され、シリコン酸化１１！２１３゜２１２
（分離酸化膜）の中央部に開口部２１７が形成される。

一方、幅の広い開口部２０８側においては、その側壁の
シリコン酸化膜２１３と、多結晶シリコン膜２０５から
はみ出たシリコン酸化膜２０４，２０２およびシリコン
窒化膜２０３の端部が除去され、開口部２１８が形成さ
れる。

さらにその開口部２１８底部のシリコン酸化膜２１３．
２１２が除去されることにより、このシリコン酸化膜２
１３，２１２　（分離酸化膜）にその端部から一定距離
内側に入った位置において開口部２１９が形成される。

なお、この時の異方性エツチングは、例えば平行平板型
エツチング装置を使い、ＣＨＦ５とＣＦ４　とＡｒの混
合ガスて圧力１．５丁ｏｒｒで行う。

次に、第２図（１）に示すようにレジストパターン２１
６を除去した後、シリコン酸化膜２０４とシリコン酸化
膜２１３をマスクとしてシリコン基板２０１を２〜４ｎ
程度異方性エツチングする。

これにより、シリコン基板２０１には、開口部２１７．
２１９の各りに連続して、開口部２１７側においては分
離酸化膜の中央に位置して側壁がおおむね垂直なトレン
チ分離用の溝２２０が形成され、開口部２１９側におい
ては分離酸化膜の端よりその内側に一定距離入った位置
にて同様にトレンチ分離用の溝２２１が形成される。な
お、この時の異方性エツチングは、例えばＲＩＥ装置を
用い、５ｉＣ１４とＮ！の混合ガスで圧力ａＰａ下で行
う。

また、この時の異方性エツチングにより、シリコン酸化
膜２０４上の多結晶シリコン膜２０５が同時に除去され
る。

その後、溝２２０，２２１の内壁に第２図（Ｊ）に示す
ように厚さ０．０５ｎ程度のシリコン酸化膜２２２を熱
酸化形成する。その後、全表面に多結晶シリコン層２２
３を厚く堆積させ、開口部２０７．２０８，２１７，２
１９および溝２２０゜２２１を完全に埋めた後、該多結
晶シリコン層２２３をエッチバックすることにより、こ
の多結晶シリコン層２２３を同第２図（Ｊ）に示すよう
に開口部２１７と溝２２０内、および開口部２１９と溝
２２１内にのみ残す。この時、埋込み多結晶シリコン層
２２３の上面は開口部２１７，２１９の上端より０．１
ｐ程度低い位置にあるようにエッチバックする。

その後、シリコン酸化！！１２０４を除去した後、シリ
コン窒化膜２０３をマスクとして埋込み多結晶シリコン
層２２３の表面に第２図（Ｋ）に示すようにシリコン酸
化膜２２４を厚さ０．１〜０．２−程度熱酸化形成する
。その後、同図のように基板２０１表面のシリコン窒化
膜２０３とシリコン酸化膜２０２を除去することにより
、分離工程を終了する。

（発明の効果）以上詳細に説明したように、第１ないし第３のこの発明
の製造方法によれば、酸化膜分離法とトレンチ分離法を
併用した分離法において、酸化膜分離領域の中央や、該
領域の端部から内側に一定距離入った適切位置にセルフ
ァラインでトレンチ分離法の溝を形成できるので、従来
技術に比較してフォトリソグラフィ工程が１回減り工程
が簡単になるとともに、トレンチ分離法の溝を良好な形
状に再現性よく形成することができる。このことから、
安定した分離特性および素子特性を得ることが可能とな
る。また、セルファラインによれば、フォトリソグラフ
ィ工程の場合のマスク合わせ余裕を考慮する必要がない
ので、−層の微細化が可能となる。また、第２および第
３のこの発明によれば、等方性エツチングで基板に形成
した溝内にＣＶＤ法で分離酸化膜を形成しているので、
バーズビークやバーズヘッドの発生がなく平坦性に優れ
るとともに、高温の熱処理工程が伴わないので半導体基
板内の埋込層が上方拡散することがなく、素子特性の劣
化を防止できる。

【図面の簡単な説明】

第１図はこの発明の半導体集積回路装置の製造方法の第
１の実施例を示す工程断面図、第２図はこの発明の第２
の実施例を示す工程断面図、第３図は従来の製造方法を
示す工程断面図、第４図は従来の方法における溝部の乱
れを示す断面図、第５図は合わせ余裕の有無による相違
を示す断面図である。１０１・・・シリコン基板、１０３・・・シリコン窒化
膜、１０４・・・シリコン酸化膜、１０５・・・多結晶
シリコン膜、１０６・・・シリコン窒化膜、１０７・・
・開口部、１０９・・・シリコン窒化膜、１１１・・・
シリコン酸化膜、１１２・・・開口部、１１３・・・溝
、１１４・・・シリコン酸化膜、１１５・・・多結晶シ
リコン層、１１６・・・酸化膜、２０１・・・シリコン
基板、２０３・・・シリコン窒化膜、２０４・・・シリ
コン酸化膜、２０５・・・多結晶シリコン膜、２０７．
２０８・・・開口部、２０９・・・シリコン酸化膜、２
１０．２１１・・・溝、２１６・・・レジストパターン
、２１７．２１８２１９・・・開口部、２２０．２２１
・・・溝、２２２・・・シリコン酸化膜、２２３・・・
多結晶シリコン膜。ネＪ！−ＩＩＦｌの纂１の芙墳５ダ）第１　図本斐の！ｌ！ｌの芙た脅”り第１図本脚プ閂め第ｊＩ７）大先例第１図本整日８のｖ１２の３（、旋イラ°１第２図１ζ七トＢ月の諮〜２／）夫か！イタ１１第２図半槽す島プ舊２の笑芦すテＩ斗Ａも一門の第２の叉戻賢伝）第２図３０ｊａイ之来技ヤ３！３〆０１ａオ芝来杉Ｕ社

Claims

【特許請求の範囲】

（１）（ａ）半導体基板上に耐酸化性の第１の膜と、酸
化膜である第２の膜と、多結晶半導体である第３の膜と
、耐酸化性膜である第４の膜を順次生成する工程と、（ｂ）これら多層膜におおむね垂直な側壁面を有する開
口部を形成する工程と、（ｃ）その開口部の側壁面に耐酸化性膜である第５の膜
を生成する工程と、（ｄ）その第５の膜と前記第４の膜をマスクとして前記
開口部底部およびその周辺部の基板表面を酸化し、開口
部より広く分離酸化膜である第６の膜を形成する工程と
、（ｅ）その後、第４、第５の膜を除去した後、前記第３
の膜をマスクとして前記第６の膜に、側壁面がおおむね
垂直な開口部を前記多層膜の開口部に対応して形成する
工程と、（ｆ）その後、第３の膜を除去した後、前記第２の膜を
マスクとして前記半導体基板に、側壁面がおおむね垂直
な溝を前記開口部に連続して形成する工程と、（ｇ）その溝の内壁に絶縁膜である第７の膜を生成し、
さらにその溝内と前記第６の膜の開口部内を充填物で埋
める工程とを具備してなる半導体集積回路装置の製造方
法。
（２）（ａ）半導体基板上に耐酸化性の第１の膜と、酸
化膜である第２の膜と、多結晶半導体である第３の膜を
順次生成する工程と、（ｂ）この３層膜のうち第３、第２の膜におおむね垂直
な側壁面を有する開口部を形成する工程と、（ｃ）その
後、第３の膜の表面を酸化膜である第４の膜に変換する
工程と、（ｄ）その第４の膜をマスクとして前記開口部底部の第
１の膜を除去して前記開口部を第１の膜まで貫通させた
後、その開口部底部から半導体基板を等方的にエッチン
グし、前記開口部より広い溝を基板に形成する工程と、（ｅ）その溝をＣＶＤ法で酸化膜である第５の膜で充填
する工程と、（ｆ）その後、第３の膜をマスクとする異方性エッチン
グを行うことにより、前記開口部に連続する開口部を前
記第５の膜に形成する工程と、（ｇ）その後、第２の膜
をマスクとして前記半導体基板に、側壁面がおおむね垂
直な溝を前記開口部に連続して形成する工程と、（ｈ）その溝の内壁に絶縁膜である第６の膜を形成し、
さらにその溝内と前記第５の膜の開口部内を充填物で埋
める工程とを具備してなる半導体集積回路装置の製造方
法。
（３）（ａ）半導体基板上に耐酸化性の第１の膜と、酸
化膜である第２の膜と、多結晶半導体である第３の膜を
順次生成する工程と、（ｂ）この３層膜のうち第３、第２の膜におおむね垂直
な側壁面を有する開口部を形成する工程と、（ｃ）その
後、第３の膜の表面を酸化膜である第４の膜に変換する
工程と、（ｄ）その第４の膜をマスクとして前記開口部底部の第
１の膜を除去して前記開口部を第１の膜まで貫通させた
後、その開口部底部から半導体基板を等方的にエッチン
グし、前記開口部より広い溝を基板に形成する工程と、（ｅ）その溝をＣＶＤ法で酸化膜である第５の膜で充填
する工程と、（ｆ）その際同時に第５の膜が側壁に生成した前記開口
部の残りの空間部分に、レジスト層の形成とエッチバッ
クによりセルフアラインでレジストパターンを形成する
工程と、（ｇ）そのレジストパターンと第３の膜をマスクとする
異方性エッチングを行うことにより、前記開口部の側壁
の前記第５の膜を除去し、同時にその除去部に連続する
開口部を前記基板の溝内の充填第５の膜に形成する工程
と、（ｈ）その後、残存充填第５の膜と第２の膜をマスクと
して前記半導体基板に、前記第５の膜の開口部に連続す
る、側壁面がおおむね垂直な溝を形成する工程と、（ｉ）その溝の内壁に絶縁膜である第６の膜を形成し、
さらにその溝内と前記第５の膜の開口部を充填物で埋め
る工程とを具備してなる半導体集積回路装置の製造方法
。