JPS63293946A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の拡散層上へのコンタクト孔形成
に関するものである。

従来の技術 半導体装置の高集積・高密度化の要求にともない、ます
ます微細化が進められているが、その製造において異な
るマスク間でのパターン合わせずれが問題となってきて
いる。したかってマスク設計においてはそのパターン合
わせずれを考慮したマスク合わせ余裕を持たせることが
必要となり、このことが微細な素子の実現を難しくして
いる。

以下では説明の簡略化のため、素子間分離のための厚い
絶縁膜領域を絶縁分離領域と呼び、厚い絶縁膜を形成し
ない領域をトランジスタ形成領域と呼び、両者の境界を
分離境界と呼ぶ。

まず、従来のコンタクト孔形成前後の工程について順を
追って説明する。第２図ｄ〜Ｃに、工程順に従来の半導
体装置の断面図を示した。例えばＰ型のＳｉ基板１上に
絶縁分離領域２を例えば選択酸化法により形成した後、
ゲート酸化膜３を形成する。このときゲート酸化膜３が
形成された部分がトランジスタ形成領域となる。ゲート
酸化膜３形成後、ゲート電極形成工程を経て、トランジ
スタのソース・ドレイン拡散層４を形成するために例え
ば八８のイオン注入が行われる（第２図ａ）。

引き続いて層間絶縁膜５として例えばＣＶ　Ｄ　Ｓ　１
０２が堆積される（第２図ｂ）。この層間絶縁膜５にソ
ース・ドレイン拡散層４へのコンタクト孔６が開けられ
、その後例えばＡ１合金による配線層７を形成して素子
が完成される（第２図Ｃ）。このコンタクト孔６は、マ
スク合わせずれやコンタクト孔寸法の制御性などを考慮
して、分離境界から一定の距離を離して形成される。こ
の距離ｌをマスク合わせ余裕と称するが、例えば１μｍ
の設計ルールにおいては０．５〜１．６μｍとなってい
る。

第３図に、マスク合わせ余裕を適切に設定していない不
良例の断面図を示す。図より理解できるように、コンタ
クト孔６に堆積されたＡ１合金７が、拡散層４上だけで
なく、反対導電型である基板１との境界あるいは基板１
に直接接するようになっている。この場合配線層７と基
板１との間で電流リークを生ずるかあるいは短絡し、半
導体装置の不良原因となる。なお、ここではマスク合わ
せ余裕を小さくしたときの不良について述べたが、マス
ク合わせ余裕をある程度大きく設定しても、コンタクト
孔の寸法が所望の寸法よυ大きくなりすぎた場合には、
同様の不良が発生する。

発明が解決しようとする問題点 このように、従来の半導体装置においては、トランジス
タ形成領域中の拡散層へのコンタクト孔を、マスク合わ
せ余裕として分離境界から一定の距離を離して形成する
必要があυ、このマスク合わせ余裕の存在が半導体装置
の高密度化を妨げているという問題点を有していた。

本発明はかかる点に鑑みてなされたもので、簡易なマス
クパターンの変更により、コンタクト孔のマスク合わせ
余裕が不必要な半導体装置の製造方法を提供することを
目的とする。

問題点を解決するための手段 本発明は、半導体基板上の拡散層へのコンタクト孔を形
成すべき箇所に近接する分離境界近傍にこの境界に平行
で基板面に対して側壁が６ｏ度以上の角度をもち絶縁分
離領域側に凸となる段差を形成し、この段差上に層間絶
縁膜を堆積した後、前記コンタクト孔を異方的にエツチ
ングするととにより形成するものである。

作　　　用 本発明は上記した方法により、段差側壁に自己整合的に
層間絶縁膜材料が残存し、これが分離境界付近で基板が
露出することを防ぐので、マスク合わせ余裕を不要とす
るものである。

実施例 本発明の実施例を第１図ａ〜ｄに、工程を順に追った断
面図で示す。例えばＰ型のＳｉ基板１上に絶縁分離領域
２を例えば選択酸化法により形成した後、ゲート酸化膜
３を形成する工程までは従来例と同様である（第１図ａ
）。次にゲート電極の形成工程を経るが、このとき拡散
層へのコンタクト孔を形成すべき箇所に近接する分離境
界近傍に、ゲート材料である例えばポリシリコン８のパ
ターンを形成する（第１図ｂ）。このポリシリコン８の
パターンは、通常のゲート電極パターン形成のためのマ
スクにパターンを付加するだけで得られるもので、その
トランジスタ形成領域側の側面を異方性エツチングによ
り基板面に対してほぼ垂直に形成する。次に微細なトラ
ンジスタの高電界効果をやわらげるＬ　Ｄ　Ｄ　（Ｌｉ
ｇｈｔｌｙ　ＤｏｐｅｄＤｒａｉｎ　　）構造採用のだ
めの例えばＣＶ　Ｄ　Ｓ　ｉ　０２のサイドウオール・
スペーサを形成する。このサイドウオール・スペーサの
形成は、例えば厚さ２５０ｎｍのＣＶ　Ｄ　Ｓ　ｉＯ２
膜の堆積を行った後、異方性エツチングを施すことによ
りなされる。この工程により、前記した分離境界近傍の
ポリシリコンパターン８の側面にもサイドウオール・ス
ペーサ９が形成されるが、これは異方性エツチングによ
って形成されるので、その側面９ａは基板面に対して６
０度以上の角度θを有する。その後従来例と同様に例え
ばＡｓのイオン注入により拡散層４を形成し、層間絶縁
膜として例えばＣＶ　Ｄ　Ｓ　ｉ　Ｏ２を堆積しく第１
図Ｃン、この膜にソース・ドレイン拡散層４へのコンタ
クト孔６を開ける。このときコンタクト孔ｅは分離境界
からマスク合わせ余裕の距離を離して形成する必要はな
く、分離境界上に掛かってもよい。このコンタクト孔形
成のためのエツチング技術としては、例えばＣＨＦ　３
ガスを用いた反応性イオンエツチング技術などの異方性
エツチングを用いる。このときサイドウオール・スペー
サ９の側面９ａが基板面に対して６０度以上の角度を有
しているため、サイドウオール・スベ〜す９の側面にも
更に層間絶縁膜材料による第２のサイドウオール１ｏが
形成される。その後、例えばＡ１合金を用いた配線層７
を形成して素子を完成させる（第１図ｄ）。例えばポリ
シリコン８の膜厚を３００ｎｍと設定したときに、サイ
ドウオール・スペーサ９の横幅として約０．２６μｍが
得られ、第２のサイドウオール１ｏの横幅として約０．
２μｍが得られる。従ってポリシリコンの側面から約０
．４６μｍ　離れた位置で、拡散層４と配線層７とが接
することになり（実質的なコンタクト孔６の端はポリシ
リコン８の側面の位置に自己整合的に決定される）、分
離境界がポリシリコン８の側面から０．４６μｍ以内に
くるように設定すれば、コンタクト孔６をマスク合わせ
余裕を考慮しないで分離境界付近に設定しても、第３図
に示したような配線層７と基板１との接触不良を生ずる
事はない。

なお、上記実施例において、ＬＤＤ構造採用のためにサ
イドウオール・スペーサ９が存在したが、これは本発明
の実施において必ずしも必要なものではなく、ポリシリ
コン８の側面の位置を分離境界に設定すれば、側面は基
板面に対して＃ヨホ垂直であり６０度以上の角度を有す
るので上記第２のサイドウオールが形成され充分な効果
を発揮する。

また、６０度以上の角度を有する段差を形成するものと
して、ポリシリコンの側壁やサイドウオール・スペーサ
を用いたが、他の材料を用いてもよいことは言うまでも
ない。

発明の効果 以上のように、本発明によれば分離境界近傍に形成した
凸状の段差に自己整合的に拡散層と配線層が接触するコ
ンタクト孔が得られるので、分離境界と拡散層へのコン
タクト孔との間にマスク合　゛わせ余裕を必要とせず、
半導体装置の高密度化に大きく寄与するという効果を有
する。また、コンタクト孔の形成のだめのフォトリング
ラフィ工程やエツチング工程におけるコンタクト孔寸法
の制御性が充分でなく、コンタクト孔寸法が大きくなっ
た場合にも、本発明によればマスク合わせ余裕に起因す
る不良を発生することがないという効果を有し、半導体
装置の製造に有用である。

【図面の簡単な説明】

第１図は本発明における実施例を示す製造工程の断面図
、第２図は従来の製造工程を示す断面図、第３図は従来
の製造工程における不良例の断面図である。 １・・・・・・基板、２・・・・・・絶縁分離膜、４・
・・・・・拡散層、６・・・・・・層間絶縁膜、６・・
・用コンタクト孔、７・・印・配線層、８・・・・・・
ポリシリコン、９・・・・・・サイドウオー　ル・２　
ヘ−９、１０・・・・・・サイドウオール、１１・・・
・・・ＣＶ　Ｄ　！３１０２　。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名１・
−墓　　荻 ２−１１！縁分敬履 ４−　拡　散層 ５−°−漕間絶ｎ膜 ６−　コンタクト孔 ７−１！線４ 第２図

Claims (1)

【特許請求の範囲】
1. 半導体基板上の拡散層へのコンタクト孔を形成すべき箇
   所に近接する素子間分離のための厚い絶縁膜領域と該厚
   い絶縁膜を形成しない領域との境界近傍に、該境界に平
   行で基板面に対して側壁が６０度以上の角度をもち厚い
   絶縁膜領域側に凸となる段差を形成し、該段差上に層間
   絶縁膜を堆積した後、前記コンタクト孔を異方的にエッ
   チングして形成することにより、前記境界を該層間絶縁
   膜材料で被覆することを特徴とする半導体装置の製造方
   法。