JP2553698B2 - 時分割マルチタスク実行装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は一つの中央演算処理装置（以下CPUと呼ぶ）
を用いて、二つ以上のタスク（仕事）を時分割並行処理
をし、かつ、タスク毎に任意にメモリアクセスのバス幅
を指定することができる時分割マルチタスク実行装置に
関するものである。

従来の技術 マイクロプロセッサーを利用してタスクを実行する場
合、一つのCPUに対して、レジスタ群，スタックポイン
タ，ステータスレジスタ等からなる一組のレジスタファ
イルを準備し、CPUからの命令に応じてレジスタファイ
ルに必要なデータを転送しながらタスクを実行する方式
のものが多い。ところが、この方式では常時一つのタス
クしか実行できないから実行効率が悪くなる。そこで従
来から、一つのCPUに対して設けられた一組のレジスタ
ファイルを時分割で使用し、複数のタスクを時分割で実
行する方式が考えられている。そのうち、最も典型的な
ものは、CPUの一命令毎にタスクを切り替える方式であ
る。ところがこの方式は、タスクを切り替えるたびに、
それまでレジスタファイルに格納されていたデータを、
一旦メモリ（スタック）領域に退避させ、次のタスクに
必要なデータを別のメモリ一空間等からレジスタファイ
ルに呼び込む操作が必要となる。このデータの切り替え
時間中はタスクを実行することができず、従って時間的
なロスが大きくなる。

このような問題点を解決するために、一つのCPUに対
して複数のレジスタファイルを準備し、CPUの命令に従
ってマルチプレクサを切り替え、複数のレジスタファイ
ルを順次切り替えながら複数のタスクを時分割で実行す
る方式も考えられている。このようにすれば、一つのタ
スクに対して一組のレジスタファイルが準備されている
から、切り替え時にデータを退避させたり、呼び込んだ
りする必要はなく、従って時間的なロスは少なくなる。
しかし、この場合でも複数のタスクの切り替え設定はプ
ログラムによって設定しなければらなない。このため、
ユーザーがユーザーの仕様に合わせてプログラムを作成
するには相当大きな負担がかかることになる。

また、メモリアクセスのビット幅においては、ビット
幅の異なるメモリを１システム内に設ける場合、CPUが
十分に対応できず、メモリのビット幅を一種類に統一，
制限を加える方法がとられており、システク構築に対す
る柔軟性が欠けていた。

発明が解決しようとする課題 このように、従来複数のタスクを一つのCPUで実行さ
せる場合には、各タスクの切り替え設定をプログラムで
設定しなければならないため、ユーザーに大きな負担を
かけ、また、メモリアクセス幅に対し、CPUが十分対応
できないため、システム設計に制限を加えるという問題
があった。

本発明は、このような従来の問題を解決する時分割マ
ルチタスク実行装置を提供するものである。

課題を解決するための手段 この目的を達成するために本発明の時分割マルチタス
ク実行装置は、複数のタスクをそれぞれ実行する複数の
タスク実行キューに対して共通の１組の制御用レジスタ
群とキュー切り替え制御部，メモリアクセス幅制御部を
設け、これらの制御用レジスタ群とキュー切り替え制御
部，メモリアクセス幅制御部の管理下で複数のタスク実
行キューに一つのCPUを時分割で占有させ、複数のタス
クを時分割並行処理し、かつタスク毎に任意にメモリア
クセスのビット幅を指定できるように構成したものであ
る。

作用 このようにすれば、ユーザーが自らの仕様に合わせて
制御用レジスタ群中のレジスタに必要な情報をセットす
るだけでタスクの実行仕様を設定することができる。こ
のためユーザーがプログラムに対する十分な知識を持っ
ていなくてもレジスタという、いわゆるハードウェア上
に１または０の情報をセットするだけで希望する仕様を
設定することができ、システム構築に柔軟性が加わる。

実施例 以下本発明の一実施例について図面を参照しながら説
明をする。

第１図は本発明の一実施例の基本的な構成を示すもの
である。この実施例の時分割マルチタスク実行装置は一
つのマイクロプロセッサで実現され、一つのCPU（図示
せず）に対して８つのタスク実行キュー（以下単にキュ
ーと呼ぶ）０〜７が設けられている。各キュー０〜７は
それぞれレジスタ群，データレジスタ，アドレスポイン
タ等からなるレジスタファイル８を備えており、各レジ
スタファイル８内にストアされたデータやアドレスを参
照しながらタスクを実行する。これらのキュー０〜７の
実行順序やメモリアクセスのビット幅を制御するため
に、全てのキュー０〜７に対して共通の制御用レジスタ
群９とキュー切り替え制御部10とメモリアクセス幅制御
部13が設けられている。すなわち複数のキュー０〜７
は、制御用レジスタ群９とキュー切り替え管理部10とメ
モリアクセス幅制御部13の管理下でひとつのCPUを時分
割で占有し、任意にメモリアクセス幅を変えながら、最
大８個のタスクを時分割並行処理する。

制御用レジスタ群９は、メモリアクセス幅制御レジス
タ11と、キュー切り替えスケジューリングレジスタ12と
で構成されている。プログラムカウンタ14は各キュー０
〜７レジスタファイル８内にあるレジスタからのアドレ
スを受けて、現在実行中の命令あるいは次命令移行のア
ドレスを示す。ROM15には、いわゆるオブジェクトコー
ドがストアされており、プログラムカウンタ14からのア
ドレスに従って順次命令を実行する。RAM16は命令の実
行に伴って発生する様々なデータを逐次読み書きをす
る。各ブロック間に示された矢印線および中央の線17
は、データまたはアドレスのバスラインである。

メモリアクセス幅制御レジスタ11は、メモリアクセス
の際のビット幅をタスク毎に設定するレジスタであり、
第２図に示すように、ビットポジションbP0〜bP7の８つ
のポジションを持ち、実行させるキューのビットを“1"
にセットすることで16ビットアクセスに、また“0"にク
リアすることで８ビットアクセスを指定することができ
る。キュー切り替えレジスタ12は、実行させるキューの
ビットを“1"にセットすることでキューを実行可能にさ
せることができるレジスタである。第３図にその構成を
示す。キュー切り替え制御部10はこのキュー切り替えス
ケジューリングレジスタ12を参照してキューを時間ロス
なしで切り替える。

次にキュー切り替えとバスアクセスの基本動作および
レジスタの設定方法について述べる。

キュー０〜７は０から７の順番で自動的にキューが切
り替わる。第４図はキュー２・キュー３・キュー７でユ
ーザープログラムを実行し、なおかつ自動キュー切り替
えを実行している例である。横軸は時間を示しており縦
軸はその時間CPUをどのキューが占有しているのかを示
す。

キュー2,3,7を自動的に切り替える場合のキュー切り
替えモードレジスタ12とメモリアクセス幅制御レジスタ
11の設定を第５図に示す。メモリアクセス幅制御レジス
タ11のbp2とbp7の位置に“1"が設定されているため、キ
ュー２とキュー７がメモリをアクセスする場合、16ビッ
トのバス幅でアクセスし、キュー３は８ビットのバス幅
でアクセスをする。

発明の効果 このようにすれば、ユーザーが自らの仕様に合わせ
て、制御用レジスタ群中のレジスタに必要な情報をセッ
トするだけでタスクの実行仕様とメモリアクセス仕様を
設定することができる。従ってユーザーがプログラムに
対する十分な知識を持っていなくてもレジスタという、
いわゆるハードウェア上に“1"または“0"の情報をセッ
トするだけで希望する仕様を設定することができ、マル
チタスク実行仕様を設定するにあたってのユーザーの負
担を大きく軽減することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の時分割マルチタスク実行装
置のブロック図、第２図はメモリアクセス幅制御レジス
タ11の構成を示した概念図、第３図はキュー切り替えレ
ジスタ12の構成を示した概念図、第４図はキュー2,3,7
が自動的に切り替わる場合の動作例を示したタイミング
図、第５図は第４図の動作のレジスタの設定例を示した
概念図である。 ０〜７……タスク実行キュー、８……レジスタファイ
ル、９……制御用レジスタ群、10……切り替え制御部、
11……メモリアクセス幅制御レジスタ、12……キュー切
り替えスクジューリングレジスタ、13……メモリアクセ
ス幅制御部、14……プログラムカウンタ、15……ROM、1
6……RAM、17……バスライン。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】制御用レジスタ群およびキュー切り替え制
   御部の管理下で複数のタスク実行キューでひとつのCPU
   を時分割に占有させ、上記複数のタスク実行キューによ
   り複数のタスクを時分割並行処理するように構成した時
   分割マルチタスク実行装置であって、 上記制御用レジスタ群の中に、メモリアクセスのバス幅
   を任意設定可能なレジスタをタスク毎に設けたことを特
   徴とする時分割マルチタスク実行装置。