JPH02115958A - データ転送制御方式 - Google Patents
データ転送制御方式Info
- Publication number
- JPH02115958A JPH02115958A JP26803488A JP26803488A JPH02115958A JP H02115958 A JPH02115958 A JP H02115958A JP 26803488 A JP26803488 A JP 26803488A JP 26803488 A JP26803488 A JP 26803488A JP H02115958 A JPH02115958 A JP H02115958A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- area
- task
- data
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000013507 mapping Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 5
- 238000011068 loading method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は、データ転送制御方式に係り、特に、標準的な
71゛クロプロセツサを搭載したワークスチーシコン、
端末装置等に大容量記憶部を備えることを可能とするた
めに、標準的なマイクロプロセッサのアーキテクチャ制
約の下で、アドレス空間を拡大するために用いて好適な
データ転送制御方式に関する。
71゛クロプロセツサを搭載したワークスチーシコン、
端末装置等に大容量記憶部を備えることを可能とするた
めに、標準的なマイクロプロセッサのアーキテクチャ制
約の下で、アドレス空間を拡大するために用いて好適な
データ転送制御方式に関する。
標準的なマイクロプロセッサを搭載したワークステージ
:Iン、端末装置等に大容量記4g部を備えることを可
能とする従来技術として、例えば、特開昭59−191
666号公報等に記載された技術が知られている。
:Iン、端末装置等に大容量記4g部を備えることを可
能とする従来技術として、例えば、特開昭59−191
666号公報等に記載された技術が知られている。
この種従来技術は、記憶領域を複数のバンク域により構
成し、その一方のバンク域をプログラム域に、他方のバ
ンク域をデータ域として区別して割り当て、プログラム
リードとデータリードとでバンク域を検知し、メモリ領
域を切り替えて使用するものである。この従来技術は、
プログラム作成時に、データ域を意識する必要があると
同時に、データのロード、プログラムのロード等、バン
ク域へのローディング手段が複雑となり、プログラミン
グ及びシステム構築上難解なものであった。
成し、その一方のバンク域をプログラム域に、他方のバ
ンク域をデータ域として区別して割り当て、プログラム
リードとデータリードとでバンク域を検知し、メモリ領
域を切り替えて使用するものである。この従来技術は、
プログラム作成時に、データ域を意識する必要があると
同時に、データのロード、プログラムのロード等、バン
ク域へのローディング手段が複雑となり、プログラミン
グ及びシステム構築上難解なものであった。
前記従来技術は、バンク域を意識することなく処理プロ
グラムを作成するという点について配慮されておらず、
プログラミング時に、常に、プログラム域、データ域を
意識しながらプログラムを記述しなければならないとい
う問題点、プログラムとデータを区別してバンク域にロ
ードする機能を必要とするという問題点、及び、実際の
処理実行において、プログラムがデータを必要とする毎
に、バンク域の切り替えが発生し処理性能を悪化させる
という問題点を有している。
グラムを作成するという点について配慮されておらず、
プログラミング時に、常に、プログラム域、データ域を
意識しながらプログラムを記述しなければならないとい
う問題点、プログラムとデータを区別してバンク域にロ
ードする機能を必要とするという問題点、及び、実際の
処理実行において、プログラムがデータを必要とする毎
に、バンク域の切り替えが発生し処理性能を悪化させる
という問題点を有している。
本発明の目的は、前記従来技術の問題点を解決し、プロ
グラミング時のプログラム記述の難かしさを解決し、バ
ンク域ロード環境の複雑さを解消し、頻繁に発生するバ
ンク切り替えによるオーバヘッドを極力少なくして、装
置の高性能化を図ることを可能にしたデータ転送制御方
式を提供することにある。
グラミング時のプログラム記述の難かしさを解決し、バ
ンク域ロード環境の複雑さを解消し、頻繁に発生するバ
ンク切り替えによるオーバヘッドを極力少なくして、装
置の高性能化を図ることを可能にしたデータ転送制御方
式を提供することにある。
本発明によれば、前記目的は、記憶領域を複数のタスク
単位のそれぞれを割り当てるバンク域に分割し、タスク
制御と同期してバンク域を切り替え、実行プログラム系
が、?!数のバンク域のそれぞれを意識することな(、
異なるバンク域に対して必要なデータの書き込み、読み
出しを行い得るようにすることにより達成される。
単位のそれぞれを割り当てるバンク域に分割し、タスク
制御と同期してバンク域を切り替え、実行プログラム系
が、?!数のバンク域のそれぞれを意識することな(、
異なるバンク域に対して必要なデータの書き込み、読み
出しを行い得るようにすることにより達成される。
また、前記目的は、タスク間データアクセスマクロが発
行されたとき、前記バンク域とタスクとの対応関係に基
づいて、アクセスの対象となるバンク域の要求データア
ドレスをウィンドウ域にマツピングし、ウィンドウを開
くことにより、要求データを写像するとともに、マクロ
要求タスクに対し、データアクセスアドレスをウィンド
ウ域に自動的に変換するようにし、データを要求したタ
スクが、バンク域を切り替えることなく、他のバンクの
データをアクセスできるようにすることにより達成され
る。
行されたとき、前記バンク域とタスクとの対応関係に基
づいて、アクセスの対象となるバンク域の要求データア
ドレスをウィンドウ域にマツピングし、ウィンドウを開
くことにより、要求データを写像するとともに、マクロ
要求タスクに対し、データアクセスアドレスをウィンド
ウ域に自動的に変換するようにし、データを要求したタ
スクが、バンク域を切り替えることなく、他のバンクの
データをアクセスできるようにすることにより達成され
る。
バンク域とタスク単位とを対応させることにより、全体
の処理をタスク化してプログラミングすれば、プログラ
ムとデータとを分離することなくプログラムを記述する
ことが可能となる。全体の処理を構成する各タスクは、
任意のバンク域に順次コーディングされ、この時点で、
タスクとバンク域との対応関係が自動的に生成される。
の処理をタスク化してプログラミングすれば、プログラ
ムとデータとを分離することなくプログラムを記述する
ことが可能となる。全体の処理を構成する各タスクは、
任意のバンク域に順次コーディングされ、この時点で、
タスクとバンク域との対応関係が自動的に生成される。
タスクの切り替え時、この対応関係に基づいて、バンク
域が切り替えられ、実行プログラム自体は、バンク域を
意識することなく走行可能となる。
域が切り替えられ、実行プログラム自体は、バンク域を
意識することなく走行可能となる。
バンク域にローディングされた各タスクは、事象発生の
都度、バンク対応表に記述されたタスク番号と照合され
、切り替えバンク域が決定される。
都度、バンク対応表に記述されたタスク番号と照合され
、切り替えバンク域が決定される。
これによって選択されたバンク域内のプログラムは、次
の事象発生まで、または、そのプログラムが事象を発生
させるまで走行を続ける。このプログラム走行中に、他
のタスク域のデータに対するアクセスが必要となった場
合、このプログラムは、要求タスク名称とアクセスアド
レスとをパラメータとして、ウィンドウオープンマクロ
を発行することにより、要求タスクのデータ域を示すア
ドレスを取得することができる。
の事象発生まで、または、そのプログラムが事象を発生
させるまで走行を続ける。このプログラム走行中に、他
のタスク域のデータに対するアクセスが必要となった場
合、このプログラムは、要求タスク名称とアクセスアド
レスとをパラメータとして、ウィンドウオープンマクロ
を発行することにより、要求タスクのデータ域を示すア
ドレスを取得することができる。
前述した動作により、本発明は、プログラムの実行を、
事象と事象との間でバンク切り替えを行うことなく走行
させることができる。また、本発明は、このようなプロ
グラムの実行が可能であることにより、プログラミング
の上でも、プログラムとデータとを区別して記述する必
要がなくなる。
事象と事象との間でバンク切り替えを行うことなく走行
させることができる。また、本発明は、このようなプロ
グラムの実行が可能であることにより、プログラミング
の上でも、プログラムとデータとを区別して記述する必
要がなくなる。
さらに、本発明は、不必要にバンク切り替えを行う必要
がなく、処理全体としての性能を劣化させることも防止
できる。
がなく、処理全体としての性能を劣化させることも防止
できる。
以下、本発明によるデータ転送制御方式の一実施例を図
面により詳細に説明する。
面により詳細に説明する。
第1図は本発明が適用されるマイクロプロセッサを用い
る処理装置の構成を示すブロック図、第2図は記憶装置
の構成を示す図、第3図は記憶装置内の記憶内容を説明
する図、第4図は本発明の一実施例による制御方式の概
念図、第5図はウィンドウ域に対するバンク域のデータ
の写像を説明する図である。第1図〜第5図において、
1はマイクロプロセッサ、2は記憶装置、3は表示装置
、4は入力装置、5はファイル、11.31はタスクス
ケジューラ、12.32はバンクテーブル、13はバン
ク切り替え制御部、14はウィンドウ開閉制御部、15
はアドレス変換制御部、20は共通域、21〜2nはバ
ンク域、41はオペレーティングシステム、50はハー
ドウェア域、51はウィンドウ域、53はアクセスデー
タ域、54はアクセス対象データである。
る処理装置の構成を示すブロック図、第2図は記憶装置
の構成を示す図、第3図は記憶装置内の記憶内容を説明
する図、第4図は本発明の一実施例による制御方式の概
念図、第5図はウィンドウ域に対するバンク域のデータ
の写像を説明する図である。第1図〜第5図において、
1はマイクロプロセッサ、2は記憶装置、3は表示装置
、4は入力装置、5はファイル、11.31はタスクス
ケジューラ、12.32はバンクテーブル、13はバン
ク切り替え制御部、14はウィンドウ開閉制御部、15
はアドレス変換制御部、20は共通域、21〜2nはバ
ンク域、41はオペレーティングシステム、50はハー
ドウェア域、51はウィンドウ域、53はアクセスデー
タ域、54はアクセス対象データである。
本発明が適用される処理装置は、第1図に示すように、
タスクスケジュールの実行、プログラムの実行制御等を
行うマイクロプロセッサlと、バンク域とタスク番号と
を対応させた情報、プログラム自体等を記憶する記憶装
置2と、CRT等による表示装置3と、キーボード等に
よる入力装置4と、ファイル5とにより構成されている
。
タスクスケジュールの実行、プログラムの実行制御等を
行うマイクロプロセッサlと、バンク域とタスク番号と
を対応させた情報、プログラム自体等を記憶する記憶装
置2と、CRT等による表示装置3と、キーボード等に
よる入力装置4と、ファイル5とにより構成されている
。
記憶装置2は、第2図に示すように、複数のバンク域2
1〜2nと、これらのバンク域に共通な領域である、プ
ログラム実行可能な共通域20、入出力装置のためのハ
ードウェア制御用メモリ領域50及びウィンドウ域51
とにより構成されている。そして、この記憶装置内に格
納される記憶内容は、第3図に示すように、事象発生に
基づく制御を行うタスクスケジューラ31、バンク域と
タスク番号とを関連付けるバンクテーブル32、何も記
憶されていない前述のウィンドウ域51及びバンク域2
1〜2nに記憶されるタスクと呼ぶ実際の実行プログラ
ム1〜nである。
1〜2nと、これらのバンク域に共通な領域である、プ
ログラム実行可能な共通域20、入出力装置のためのハ
ードウェア制御用メモリ領域50及びウィンドウ域51
とにより構成されている。そして、この記憶装置内に格
納される記憶内容は、第3図に示すように、事象発生に
基づく制御を行うタスクスケジューラ31、バンク域と
タスク番号とを関連付けるバンクテーブル32、何も記
憶されていない前述のウィンドウ域51及びバンク域2
1〜2nに記憶されるタスクと呼ぶ実際の実行プログラ
ム1〜nである。
前述のようなハードウェア構成を有する本発明の一実施
例における制御方式を概念的に示しているのが第4図で
あり、この制御方式は、オペレーティングシステム41
と、記憶装置2のバンク域21〜2n内に記憶されてい
る実行プログラムl〜nとにより構成されており、また
、オペレーティングシステム41は、タスクスケジュー
ラ11、バンクテーブル12、バンク切り替え制御部1
3、ウィンドウ開閉制御部14及びアドレス変換制御部
15により構成されている。
例における制御方式を概念的に示しているのが第4図で
あり、この制御方式は、オペレーティングシステム41
と、記憶装置2のバンク域21〜2n内に記憶されてい
る実行プログラムl〜nとにより構成されており、また
、オペレーティングシステム41は、タスクスケジュー
ラ11、バンクテーブル12、バンク切り替え制御部1
3、ウィンドウ開閉制御部14及びアドレス変換制御部
15により構成されている。
いま、事象発生があれば、オペレーティングシステム4
1内のタスクスケジューラ11が動作を開始し、該タス
クスケジューラ11は、バンクテーブル12を参照する
ことにより、該当処理タスク対応バンク域を認識し、そ
の結果に基づいて、バンク切り替え制御部13を起動し
、該当処理タスク対応のバンク域21〜2nの切り替え
を行う。
1内のタスクスケジューラ11が動作を開始し、該タス
クスケジューラ11は、バンクテーブル12を参照する
ことにより、該当処理タスク対応バンク域を認識し、そ
の結果に基づいて、バンク切り替え制御部13を起動し
、該当処理タスク対応のバンク域21〜2nの切り替え
を行う。
この結果、マイクロプロセッサ1の制御対象は、切り替
えられたバンク域内の実行プログラムとなり、マイクロ
プロセッサ1は、以後、新たな事象発生まで、この実行
プログラムを制御することになる。
えられたバンク域内の実行プログラムとなり、マイクロ
プロセッサ1は、以後、新たな事象発生まで、この実行
プログラムを制御することになる。
このプログラム実行中、このプログラムから他の特定の
バンク域へのデータアクセス要求が行われると、前述し
た事象発生となるが、この場合、タスクスケジューラ1
1によるバンク域の切り替えでなく、その制御は、ウィ
ンドウ開閉制御部14に渡される。ウィンドウ開閉制御
部14は、これにより、アクセス要求バンク域と、要求
対象タスク番号とをパラメータとして、バンクテーブル
12を参照し、ウィンドウ域51に写影すべきバンク域
のアドレスを、アドレス変換制御部15を起動して、ア
ドレス変換させることにより決定する。
バンク域へのデータアクセス要求が行われると、前述し
た事象発生となるが、この場合、タスクスケジューラ1
1によるバンク域の切り替えでなく、その制御は、ウィ
ンドウ開閉制御部14に渡される。ウィンドウ開閉制御
部14は、これにより、アクセス要求バンク域と、要求
対象タスク番号とをパラメータとして、バンクテーブル
12を参照し、ウィンドウ域51に写影すべきバンク域
のアドレスを、アドレス変換制御部15を起動して、ア
ドレス変換させることにより決定する。
ウィンドウ開閉制御部14は、このようにして、データ
アクセス要求対象バンク域が定まった後、ウィンドウ域
を開くことにより、アクセスしたいタスクのデータ内容
をウィンドウ域に写像し、その後、ウィンドウ域アドレ
スを、データ要求事象を発生させたプログラムに対して
連絡する。これにより、データアクセス要求を行ったプ
ログラムは、ウィンドウ域に写像されたデータを取り込
むことが可能となり、バンク切り替えを行わずに他バン
ク域のデータをアクセスできる。
アクセス要求対象バンク域が定まった後、ウィンドウ域
を開くことにより、アクセスしたいタスクのデータ内容
をウィンドウ域に写像し、その後、ウィンドウ域アドレ
スを、データ要求事象を発生させたプログラムに対して
連絡する。これにより、データアクセス要求を行ったプ
ログラムは、ウィンドウ域に写像されたデータを取り込
むことが可能となり、バンク切り替えを行わずに他バン
ク域のデータをアクセスできる。
このような、ウィンドウ域51へのデータの写像による
他バンク域へのデータアクセスの様子を概念的に示した
のが第5図である。すなわち、第5図は、データアクセ
スの対象バンク域52におけるアクセス対象となるデー
タ域53内のアクセス要求データ54が、ウィンドウ開
閉制御部14により、ウィンドウ域51内に一旦写像さ
れ、この写像されたデータが、経路56を介して、デー
タアクセスを要求したバンク域55により取り込まれる
ことを示している。
他バンク域へのデータアクセスの様子を概念的に示した
のが第5図である。すなわち、第5図は、データアクセ
スの対象バンク域52におけるアクセス対象となるデー
タ域53内のアクセス要求データ54が、ウィンドウ開
閉制御部14により、ウィンドウ域51内に一旦写像さ
れ、この写像されたデータが、経路56を介して、デー
タアクセスを要求したバンク域55により取り込まれる
ことを示している。
以上説明したように、本発明によれば、プログラム記述
におけるバンク域の認識という繁雑さを解消することが
でき、プログラミングの作業効率を向上させることがで
きる。また、バンク域の切り替えを行うことなく、他の
バンク域に対するデータのアクセスを行うことができる
ので、バンク域の切り替えに要する処理時間を無くし、
システム全体の処理性能を向上させることができる。
におけるバンク域の認識という繁雑さを解消することが
でき、プログラミングの作業効率を向上させることがで
きる。また、バンク域の切り替えを行うことなく、他の
バンク域に対するデータのアクセスを行うことができる
ので、バンク域の切り替えに要する処理時間を無くし、
システム全体の処理性能を向上させることができる。
第1図は本発明が適用されるマイクロプロセッサを用い
る処理装置の構成を示すブロック図、第2図は記憶装置
の構成を示す図、第3図は記憶装置内の記憶内容を説明
する図、第4図は本発明の一実施例による制御方式の概
念図、第5図はウィンドウ域に対するバンク域のデータ
の写像を説明する図である。 1・・・・・・・・・マイクロプロセッサ、2・・・・
・・・・・記憶装置、3・・・・・・・・・表示装置、
4・・・・・・・・・入力装置、5・・・・・・・・・
ファイル、11.31・・・・・・・・・タスクスケジ
ューラ、12.32・・・・・・・・・バンクテーブル
、13・・・・・・・・・バンク切り替え制御部、14
・・・・・・・・・ウィンドウ開閉制御部、15・・・
・・・・・・アドレス変換制御部、20・・・・・・・
・・共通域、21〜2n・・・・・・・・・バンク域、
41・・・・・・・・・オペレーティングシステム、5
0・・・・・・・・・ハードウェア域、51・・・・・
・・・・ウィンドウ域、53・・・・・・・・・アクセ
スデータ域、54・・・・・・・・・アクセス対象デー
タ。 代 理 人 弁理士 小 川 勝 男(外1名)第1図 第3図 第2図
る処理装置の構成を示すブロック図、第2図は記憶装置
の構成を示す図、第3図は記憶装置内の記憶内容を説明
する図、第4図は本発明の一実施例による制御方式の概
念図、第5図はウィンドウ域に対するバンク域のデータ
の写像を説明する図である。 1・・・・・・・・・マイクロプロセッサ、2・・・・
・・・・・記憶装置、3・・・・・・・・・表示装置、
4・・・・・・・・・入力装置、5・・・・・・・・・
ファイル、11.31・・・・・・・・・タスクスケジ
ューラ、12.32・・・・・・・・・バンクテーブル
、13・・・・・・・・・バンク切り替え制御部、14
・・・・・・・・・ウィンドウ開閉制御部、15・・・
・・・・・・アドレス変換制御部、20・・・・・・・
・・共通域、21〜2n・・・・・・・・・バンク域、
41・・・・・・・・・オペレーティングシステム、5
0・・・・・・・・・ハードウェア域、51・・・・・
・・・・ウィンドウ域、53・・・・・・・・・アクセ
スデータ域、54・・・・・・・・・アクセス対象デー
タ。 代 理 人 弁理士 小 川 勝 男(外1名)第1図 第3図 第2図
Claims (1)
- 1、アドレス空間が複数のバンク域及びウィンドウ域に
分割された記憶装置を備えるマイクロコンピュータシス
テムにおいて、前記複数のバンク域がタスク対応に割り
当てられており、前記複数のバンク域の選択、切り替え
を制御する手段と、該手段による切り替えとタスクスケ
ジュールとが同期してタスク対応の実行プログラムの実
行を制御する処理系とを備え、バンク域にウィンドウ域
をマツピングし、このウィンドウ域に対応するバンク域
のデータをウィンドウ域に写像することにより、実行プ
ログラム系が、他のバンク域を意識することなく、異な
る他のバンクのデータに対するアクセスを行うことを可
能としたことを特徴とするデータ転送制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26803488A JPH02115958A (ja) | 1988-10-26 | 1988-10-26 | データ転送制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26803488A JPH02115958A (ja) | 1988-10-26 | 1988-10-26 | データ転送制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02115958A true JPH02115958A (ja) | 1990-04-27 |
Family
ID=17452958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26803488A Pending JPH02115958A (ja) | 1988-10-26 | 1988-10-26 | データ転送制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02115958A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03154130A (ja) * | 1989-11-10 | 1991-07-02 | Mita Ind Co Ltd | タスクスイッチング方式 |
WO1998013759A1 (fr) * | 1996-09-27 | 1998-04-02 | Hitachi, Ltd. | Machine de traitement de donnees et systeme de traitement de donnees |
-
1988
- 1988-10-26 JP JP26803488A patent/JPH02115958A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03154130A (ja) * | 1989-11-10 | 1991-07-02 | Mita Ind Co Ltd | タスクスイッチング方式 |
WO1998013759A1 (fr) * | 1996-09-27 | 1998-04-02 | Hitachi, Ltd. | Machine de traitement de donnees et systeme de traitement de donnees |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4742450A (en) | Method to share copy on write segment for mapped files | |
JPH0330897B2 (ja) | ||
EP0387871B1 (en) | Extended memory address control system | |
JPH02115958A (ja) | データ転送制御方式 | |
JPS63172343A (ja) | 命令先取り方式 | |
JPS63244152A (ja) | 拡張記憶装置アクセス制御装置 | |
JP2746189B2 (ja) | ファイルアクセス制御システム | |
JPH0324644A (ja) | マルチボリュームにおけるファイルの自動拡張方式 | |
JPH0713824A (ja) | データ管理方法 | |
JPS6019267A (ja) | デ−タ処理システム | |
JPS63142416A (ja) | 入出力制御方式 | |
JPS5816546B2 (ja) | ペ−ジ制御デ−タ処理システム制御方式 | |
JP2517977B2 (ja) | 仮想計算機における入出力割込み制御方式 | |
JP2535584B2 (ja) | 実記憶固定処理計算機 | |
JPS63213043A (ja) | 外部記憶装置上のフアイル処理方式 | |
JPS6345669A (ja) | マルチプロセツサシステム | |
JPH0546412A (ja) | マルチタスク制御装置 | |
JPH04291642A (ja) | キャッシュ制御方式 | |
JPS6039265A (ja) | デ−タ転送方式 | |
JPS59172187A (ja) | 動的アドレス変換制御方式 | |
JPH01273153A (ja) | 仮想記憶制御方式 | |
JPH04340143A (ja) | ディジタル計算機 | |
JPS60198661A (ja) | 入出力制御方式 | |
JPS62164134A (ja) | ハ−ドウエアスタツク制御方式 | |
JPS61248152A (ja) | プロシ−ジヤ切替制御方式 |