JPH03136513A - クロック信号の前縁および後縁の両方でデータをサンプルできるｂ型フリップフロップにｄ型フリップフロップを変換する装置 - Google Patents

クロック信号の前縁および後縁の両方でデータをサンプルできるｂ型フリップフロップにｄ型フリップフロップを変換する装置

Info

Publication number
JPH03136513A
JPH03136513A JP2175488A JP17548890A JPH03136513A JP H03136513 A JPH03136513 A JP H03136513A JP 2175488 A JP2175488 A JP 2175488A JP 17548890 A JP17548890 A JP 17548890A JP H03136513 A JPH03136513 A JP H03136513A
Authority
JP
Japan
Prior art keywords
flop
type flip
input
circuit
exclusive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2175488A
Other languages
English (en)
Other versions
JPH06103829B2 (ja
Inventor
Michele Bellin
ミケレ・ベリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPH03136513A publication Critical patent/JPH03136513A/ja
Publication of JPH06103829B2 publication Critical patent/JPH06103829B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、Ｄ型フリップフロップと、出力がこのＤ型
フリップフロップのクロック入力に接続された排他的オ
ア回路と、この排他的オア回路と接続された遅延回路手
段とを具備し、クロック信号の前縁および後縁の両方で
データをサンプリングすることのできるＢ型フリップフ
ロップにＤ型フリップフロップを変換する装置に関する
ものである。
［従来の技術］ 回路部品の分野において、Ｄ型フリップフロップはクロ
ック信号の前縁および後縁の両方でその入力におけるデ
ータをサンプリングすることができない点で問題がある
ことが知られている。
この制限は現在では、Ｄ型フリップフロップのクロック
入力が排他的オア回路の出力に接続され、この排他的オ
ア回路の入力の一つに遅延素子が結合されてそれにより
Ｄ型フリップフロップ自身のクロック入力に特定の期間
のパルスを得ることが可能である回路装置によって克服
されている。
この遅延素子は遅延ラインまたは縦続接続のゲートのい
ずれかにより構成することができる。前者の場合には遅
延時間が短すぎ、後者の場合には長すぎる遅延時間が生
じる。
短い遅延時間に関しては、そのような値は知られている
が、それを得る過程ははフリ・ツブフロップ自身のコス
トと比較にならない非常に高いコストになる。
長い遅延時間に関しては、そのようなパラメータを優先
的に較正することは近似的にしかできない。それはその
ような場合には使用される論理部品の温度およびパラメ
ータに依存するからである。
さらに理論的遅延時間は回路に使用されたゲートの数に
応じて段階的にしか変化できない。
しかしながら遅延時間値の選択は無視できるファクター
ではなく、フリップフロップの品質特性は最大切替え周
波数および最小パルス幅の両方の観点からそれに影響さ
れる。
さらに詳しく説明すると、遅延時間値の正確な選択は重
要であり、サンプリングされる信号の最小期間を較正す
るために考慮され、さらに使用されるフリップフロップ
の特性の関数であることを考慮しなければならない。例
えばもしも“Ｄ”がサンプリングされる信号の最小期間
を示すならば、２／Ｄより大きい最大切替え周波数を有
するフリップフロップを使用することが必要である。
このことから遅延時間の理想的な値は最小パルス幅と上
記のＤ／２との間に位置することが必要であることが判
る。
［発明の解決すべき課題］ このような問題を解決するために、適当な遅延ラインに
より供給電圧および温度の関数と同じ時間的変化にした
がうことのできる前記のＤ型フリップフロップと同一の
フリップフロップを単一回路中で構成することが提案さ
れる。
そのような方法を利用することによってこの発明の目的
は、Ｄ型フリップフロップをクロック信号の前縁および
後縁の両者でその入力におけるデータをサンプリングす
ることのできるＢ型フリップフロップに変換するための
回路装置を実現し、提供することによって従来技術に関
する前述の欠点を克服することである。これは遅延素子
をタイミングに対して臨界的ではなく、使用するフリッ
プフロップのタイミング要求に自動的に適合させること
を可能にする。
［課題解決のための手段］ これらの目的および以下の説明から明らかとなるその他
の目的は、この発明によるＢ型フリップフロップにＤ型
フリップフロップを変換する装置によって達成される。
この装置は、第１のＤ型フリップフロップと、出力がこ
のＤ型フリップフロップのクロック入力に接続された排
他的オア回路と、この排他的オア回路と接続された遅延
回路手段とを具備し、クロック信号の前縁および後縁の
両方でその入力におけるデータをサンプリングすること
のできるＢ型フリップフロップにＤ型フリップフロップ
を変換する回路装置であり、遅延回路手段は第２のＤ型
フリップフロップから構成され、その出力Ｑ、ＱＮはそ
れぞれＢ型フリップフロップの出力Ｑ、ＱＮであり、そ
の入力ＤはＢ型フリップフロップのＢ入力であり、その
クロック入力は排他的オア回路に接続され、排他的オア
回路は２個の入力を備え、その第１の入力はＢ型フリッ
プフロップのクロック入力であり、第２の入力は第１の
Ｄ型フリップフロップのＤ入力に接続され、このＤ入力
は同じ第１のＤ型フリップフロップのＱＮ出力と短絡さ
れていることを特徴とする特 この発明のさらに特徴とする点および効果は、添付図面
を参照にして以下説明するクロック信号の前縁および後
縁の両方でその入力におけるデータをサンプリングする
ことのできるＢ型フリップフロップにＤ型フリップフロ
ップを変換する回路装置の好ましい実施例の詳細な説明
により明白であろう。しかしながらこれらの実施例は単
なる説明のためのものであってこの発明を限定するもの
ではない。
［実施例］ 図面を参照すると、■は単一の回路装置に集積されたい
わゆるＢ型フリップフロップを全体として示している。
その内部には排他的オア回路３と接続された第１のＤ型
フリップフロップ２およびこの第１のＤ型フリップフロ
ップ２と同一の第２のＤ型フリップフロップ４とを具備
している。
Ｂ型フリップフロップ１は符号５で示されたＢ入力と、
符号６で示されたＱ出力と、符号７で示された第２のＱ
Ｎ出力と、符号８で示されたクロック入力ＣＫとを有し
ている。
Ｂ型フリップフロップｌのＢ入力５は第２のＤ型フリッ
プフロップ４のＤ入力４ａに直接接続され、一方同じＤ
型フリップフロップ４のＱ出力４ｂはＢ型フリップフロ
ップのＱ出力６に直接接続されている。Ｄ型フリップフ
ロップ４のクロック人力４ｄは排他的オア回路３の出力
３ｃおよびフリップフロップ２のクロック人力２ｄと接
続されている。
第２のＤ型フリップフロップ４の出力４ｃはＢ型フリッ
プフロップのＱＮ出カフに直接接続されている。
Ｂ型フリップフロップｌのクロック人力８は排他的オア
回路３の入力の一つ３ｂに直接接続され、一方同じ池内
オア回路３の他方の入力３ａは第１のＤ型フリップフロ
ップ２のＤ入力２ａに接続され、この人力２ａは第１の
Ｄ型フリップフロップ２のＱＮ出力２ｃと短絡されてい
る。出力２ｂ、すなわち第１のＤ型フリップフロップ２
のＱ出力は回路的に接続されず前記のようにクロック入
力は排他的オア回路３の出力３ｃと接続され、図に２ｄ
で示されている。
主として構造的な説明がなされた後でこの発明の装置の
動作を以下説明する。
各クロック転移において、フリップフロップ４はスイッ
チングを行い、それは除数２による割算器として動作し
、したがって同時にフリップフロップ２のクロック人力
２ｄの反転を与え、したがって次の転移に対する予備配
置を与える。
伝播遅延は通常最小パルス幅に等しいかそれより大きい
から、両方のフリップフロップに対してこの最後のもの
は最小クロック幅が排他的オア回路３による遅延時間が
追加されなければならないフリップフロップ２の伝播時
間に依存する特徴を示す。
さらに詳細に説明すると、フリップフロップ２の伝播時
間はサンプリングされ、フリップフロップ４によって表
された遅延素子に割当てられるより小さい時間ユニット
と一致し、一方排他的オア回路３の伝播時間は適当な許
容誤差マージンを確保する。
２個のフリップフロップの時間設定はフリップフロップ
２と排他的オア回路３の伝播時間の合計がサンプリング
されるべきパルスの最小期間の半分よりも小さくなけれ
ばならないことを考慮に入れることにより得られる。
まとめると、排他的オア回路３の遅延時間を無視するな
らば小さいほうの遅延時間ｔはフリップフロップ４の伝
播時間に対応するという考えに到達する。
したがってこの発明は所期の目的を達する。事実このよ
うにして要求される回路構成が本質的に回路自身のパラ
メータ設定が困難である場合にも実現することが可能で
ある。
さらにこのようにして、現在市販の電子部品では得るこ
とができないＢ型フリップフロップと呼ばれる新しいデ
ィスクリートな集積部品が提供され、それは通信分野に
おいて例えばクロックによるデータ流ＲＺの再読出しに
使用されることができる。Ｂ型フリップフロップの使用
により、フリップフロップ自身の同じ周波数で動作する
ことができる。
構造的な相違、および技術的実際的変形が存在しても回
路および、または等価的回路部品の使用は特許請求の範
囲に記載された発明の記載的範囲に含まれることは明白
である。
【図面の簡単な説明】
第１図は、この発明の１実施例の回路のブロック図であ
る。 ｌ・・・Ｂ型フリップフロップ、２，４・・・Ｄ型フリ
ップフロップ、８・・・排他的オア回路。

Claims (2)

    【特許請求の範囲】
  1. （１）第１のＤ型フリップフロップと、出力がこのＤ型
    フリップフロップのクロック入力に接続された排他的オ
    ア回路と、この排他的オア回路と接続された遅延回路手
    段とを具備し、クロック信号の前縁および後縁の両方で
    その入力におけるデータをサンプリングすることのでき
    るＢ型フリップフロップにＤ型フリップフロップを変換
    する回路装置において、 前記遅延回路手段は第２のＤ型フリップフロップから構
    成され、その出力Ｑ，ＱＮはそれぞれＢ型フリップフロ
    ップの出力Ｑ，ＱＮであり、その入力ＤはＢ型フリップ
    フロップのＢ入力であり、そのクロック入力は前記排他
    的オア回路に接続され、 前記排他的オア回路は２個の入力を備え、その第１の入
    力はＢ型フリップフロップのクロック入力であり、第２
    の入力は前記第１のＤ型フリップフロップのＤ入力に接
    続され、このＤ入力は同じ第１のＤ型フリップフロップ
    のＱＮ出力と短絡されていることを特徴とする回路装置
    。
  2. （２）チップ上に集積された単一のディスクリート部品
    として構成されている請求項１記載の回路装置。
JP2175488A 1989-07-04 1990-07-04 クロック信号の前縁および後縁の両方でデータをサンプルできるｂ型フリップフロップにｄ型フリップフロップを変換する装置 Expired - Lifetime JPH06103829B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT21088A/89 1989-07-04
IT8921088A IT1236578B (it) 1989-07-04 1989-07-04 Dispositivo per la trasformazione di un flip flop di tipo d in un flip flop denominato di tipo b in grado di campionare i dati sui fronti di salita e sui fronti di discesa del segnale di clock.

Publications (2)

Publication Number Publication Date
JPH03136513A true JPH03136513A (ja) 1991-06-11
JPH06103829B2 JPH06103829B2 (ja) 1994-12-14

Family

ID=11176551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2175488A Expired - Lifetime JPH06103829B2 (ja) 1989-07-04 1990-07-04 クロック信号の前縁および後縁の両方でデータをサンプルできるｂ型フリップフロップにｄ型フリップフロップを変換する装置

Country Status (4)

Country Link
US (1) US5081370A (ja)
EP (1) EP0406786A1 (ja)
JP (1) JPH06103829B2 (ja)
IT (1) IT1236578B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007236672A (ja) * 2006-03-09 2007-09-20 Olympia:Kk 遊技機及びその警報制御装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557225A (en) * 1994-12-30 1996-09-17 Intel Corporation Pulsed flip-flop circuit
EP0773627A1 (en) * 1995-11-07 1997-05-14 STMicroelectronics S.r.l. Flip-flop circuit
US6115318A (en) * 1996-12-03 2000-09-05 Micron Technology, Inc. Clock vernier adjustment
US5940608A (en) 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
FR2823636A1 (fr) 2001-04-18 2002-10-25 Kuhn Sa Machine de fenaison, notamment une faucheuse avec un dispositif groupeur d'andains
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4506165A (en) * 1982-06-30 1985-03-19 At&T Bell Laboratories Noise rejection Set-Reset Flip-Flop circuitry
US4540903A (en) * 1983-10-17 1985-09-10 Storage Technology Partners Scannable asynchronous/synchronous CMOS latch
JPS6152019A (ja) * 1984-08-21 1986-03-14 Nec Corp 論理回路
US4677318A (en) * 1985-04-12 1987-06-30 Altera Corporation Programmable logic storage element for programmable logic devices
NL8501887A (nl) * 1985-07-01 1987-02-02 Oce Nederland Bv Fasedetector.
EP0310377B1 (en) * 1987-10-02 1992-06-10 Kawasaki Steel Corporation Programmable input/output circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007236672A (ja) * 2006-03-09 2007-09-20 Olympia:Kk 遊技機及びその警報制御装置
JP4673773B2 (ja) * 2006-03-09 2011-04-20 株式会社オリンピア 遊技機

Also Published As

Publication number Publication date
IT1236578B (it) 1993-03-16
US5081370A (en) 1992-01-14
IT8921088A0 (it) 1989-07-04
EP0406786A1 (en) 1991-01-09
JPH06103829B2 (ja) 1994-12-14

Similar Documents

Publication Publication Date Title
JPH03136513A (ja) クロック信号の前縁および後縁の両方でデータをサンプルできるｂ型フリップフロップにｄ型フリップフロップを変換する装置
JPH04288607A (ja) クロック信号切り換え回路
JPH0292012A (ja) パルス発生回路
JP2641276B2 (ja) ２段式同期装置
US4331926A (en) Programmable frequency divider
JP2543108B2 (ja) 同期パルス発生装置
JP2556918Y2 (ja) Ｉｃ試験装置の波形制御回路
JP2798125B2 (ja) ディジタル信号同期化回路
JP3662411B2 (ja) トリガ回路
JP2621205B2 (ja) 分周回路
JPH08125644A (ja) クロックの同期化回路
JPH02250674A (ja) インバータのオンディレイ回路
JP3051937B2 (ja) 可変計数パルス信号発生装置
JPH04186913A (ja) エッジ検出回路
KR940000643Y1 (ko) 플립플롭 회로를 이용한 동기펄스 발생회로
SU428544A1 (ru) Устройство для временного сжатия входного сигнала
JPS6128422Y2 (ja)
JPH0336812A (ja) 同期回路
JPS642247B2 (ja)
JP2000068820A (ja) 集積回路
JPH0786889A (ja) パルス信号発生回路
JPH03204251A (ja) クロック同期回路
JPH05108196A (ja) クロツクパルス切換回路
JPH0529924A (ja) ９分周回路
JPS6022542B2 (ja) 同期化回路