JPH0310410A - 絶対値回路 - Google Patents
絶対値回路Info
- Publication number
- JPH0310410A JPH0310410A JP14634389A JP14634389A JPH0310410A JP H0310410 A JPH0310410 A JP H0310410A JP 14634389 A JP14634389 A JP 14634389A JP 14634389 A JP14634389 A JP 14634389A JP H0310410 A JPH0310410 A JP H0310410A
- Authority
- JP
- Japan
- Prior art keywords
- input
- absolute value
- transistor
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 210000003127 knee Anatomy 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は絶対値回路に係り、特に入力電圧の絶対値を低
インピーダンスの電圧で出力する絶対値回路に関する。
インピーダンスの電圧で出力する絶対値回路に関する。
第5図は、従来のこの橡の絶対値回路の回路図である。
給5図を参照すると、正転入力が基準゛電位に接続され
た第1の演算増幅器3と、アノードがこの出力に接続さ
れ、カソードがこの反転入力lこ接続された第1のダイ
オード6と、カソードがこの出力に接続された第2のダ
イオード5と、演算増幅器30反転入力とダイオード5
のアノードとの間に接続された第1の抵抗8と、■XN
信号入力、@子1と演算増幅器3の反転入力端に接続さ
れた第2の抵抗7と、正転入力が基準電位に接続され九
m2の演算増幅器4と、ダイオード5のアノードと演算
増幅器40反転入力との間に接続されたdX3の抵抗l
Oと、反転入力と出力との間に接続されな第4の抵抗1
1とs VIN信号入力端子lと演算増幅器40反転入
力との間に接続された第5の抵抗9とから構成されてい
る。そして■IN信号を入力端子1に印加し、出力に■
XN信号の絶対値電圧T。ut を出力するようにした
ものである。
た第1の演算増幅器3と、アノードがこの出力に接続さ
れ、カソードがこの反転入力lこ接続された第1のダイ
オード6と、カソードがこの出力に接続された第2のダ
イオード5と、演算増幅器30反転入力とダイオード5
のアノードとの間に接続された第1の抵抗8と、■XN
信号入力、@子1と演算増幅器3の反転入力端に接続さ
れた第2の抵抗7と、正転入力が基準電位に接続され九
m2の演算増幅器4と、ダイオード5のアノードと演算
増幅器40反転入力との間に接続されたdX3の抵抗l
Oと、反転入力と出力との間に接続されな第4の抵抗1
1とs VIN信号入力端子lと演算増幅器40反転入
力との間に接続された第5の抵抗9とから構成されてい
る。そして■IN信号を入力端子1に印加し、出力に■
XN信号の絶対値電圧T。ut を出力するようにした
ものである。
次にこの従来回路の動作説明を行う。まず、VrN信号
か正の場合を考えるとこの時ダイオード5がオノシ、ダ
イオードがオフする。従って、この時の出力電圧VOU
T(+)は、次式となる。
か正の場合を考えるとこの時ダイオード5がオノシ、ダ
イオードがオフする。従って、この時の出力電圧VOU
T(+)は、次式となる。
ここでsRlは抵抗8の抵抗値、Rtは抵抗7の抵抗値
、Rsは抵抗10の抵抗値、R4は抵抗11の抵抗値%
R5は抵抗9の抵抗値である。
、Rsは抵抗10の抵抗値、R4は抵抗11の抵抗値%
R5は抵抗9の抵抗値である。
今、R1=R2=Rs/2 =R4=Rsとすると、前
記+1)式は次のようになる。
記+1)式は次のようになる。
Your(+) ” 2VIN −VIN= VIN
′1(2)次にMIN信号が負の場合を考えると、
この時ダイオード5がオフし、ダイオード6がオンする
。
′1(2)次にMIN信号が負の場合を考えると、
この時ダイオード5がオフし、ダイオード6がオンする
。
従って、演算増幅器3の出力はダイオード60順方向電
圧VFであり、ダイオード5がオフしているから、抵抗
8,104こは電流が流れない。従って1この時のAs
の出力電圧VOUT(−)は次式となる。
圧VFであり、ダイオード5がオフしているから、抵抗
8,104こは電流が流れない。従って1この時のAs
の出力電圧VOUT(−)は次式となる。
ここで、前記の条件と同様に、R4”R11なら、前記
(3)式は次のようiこなる。
(3)式は次のようiこなる。
VOUT(−) = −Vxs °°°” 1
4)負のVfN信号の絶対値が正の値に変換される。
4)負のVfN信号の絶対値が正の値に変換される。
前記f21 、 (41式より、入力信号VINと出力
電圧VOUT の関係は次のようになる。
電圧VOUT の関係は次のようになる。
vOUT=lVuil =151
このように、VINが正の時も負の時も出力は正になり
、結果として入力信号の絶対値が出力に得られる。
、結果として入力信号の絶対値が出力に得られる。
前述した従来の絶対値回路は、演算増幅器3゜4が2個
と、ダイオード5.6が2個、そして相対精度を必要と
する抵抗7.8,9,10.11が5本も必要であるか
ら、多くの高価な部品を必要とする欠点があった。又、
回路電流も、2個の演算増幅器3.4で消費する電流分
の他、5本の抵抗で消費する電流分もあり、消費電力が
大きいという欠点もあり九。
と、ダイオード5.6が2個、そして相対精度を必要と
する抵抗7.8,9,10.11が5本も必要であるか
ら、多くの高価な部品を必要とする欠点があった。又、
回路電流も、2個の演算増幅器3.4で消費する電流分
の他、5本の抵抗で消費する電流分もあり、消費電力が
大きいという欠点もあり九。
本発明の目的は、前記欠点が解決され、構成部品が少な
くて済み、消費電力も低減させた絶対値回路を提供する
ことにある。
くて済み、消費電力も低減させた絶対値回路を提供する
ことにある。
本発明の絶対値回路の構成は、反転入力がベースに印加
される第1のトランジスタ、及び第1の正転入力がベー
スに印加される第2のトランジスタを有する差動増幅器
と、前記第2のトランジスタのエミッタ及びコレクタに
各々共通接続され、かつベースに第2の正転入力が印加
される第3のトランジスタと、前記差動増幅器を入力段
とする演算増幅器と、前記反転入力と前記演算増幅器の
出力との間に接続された第1の抵抗と、一端が前記反転
入力に接続された第2の抵抗とを備え、前記第1の正転
入力と前記第2の抵抗の他端とを接続して信号入力端子
となし、前記第2の正転入力を基準電圧に接続したこと
をq!j徴とする。
される第1のトランジスタ、及び第1の正転入力がベー
スに印加される第2のトランジスタを有する差動増幅器
と、前記第2のトランジスタのエミッタ及びコレクタに
各々共通接続され、かつベースに第2の正転入力が印加
される第3のトランジスタと、前記差動増幅器を入力段
とする演算増幅器と、前記反転入力と前記演算増幅器の
出力との間に接続された第1の抵抗と、一端が前記反転
入力に接続された第2の抵抗とを備え、前記第1の正転
入力と前記第2の抵抗の他端とを接続して信号入力端子
となし、前記第2の正転入力を基準電圧に接続したこと
をq!j徴とする。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の絶対値回路を示す回路1で
ある。
ある。
第1図を参照すると、本実施例の絶対値回路は、エミッ
タとコレクタが各々相互接続されたNPNトランジスタ
22.23と、エミッタがトランジスタ22.23のエ
ミッタに共通接続され、トランジスタ22.23と差動
増幅器を構成するNPNトランジスタ21と、トランジ
スタ21.22とトランジスタ23の差動段の能動負荷
として働くカレントミラー回路29と、前記能動負荷l
こよリシングル・エンドに変換された信号を、電圧及び
4訛増幅する増幅段31と、共通接続されたトランジス
タ21.22.23のエミッタと負電源■−との間に接
続されて前記差動段バイアス用としての定電流源Ioと
、トランジスタ210ペースと、演算増幅器31の出力
端子2との間に接続された抵抗値RFを有する抵抗27
と、入力端子1とトランジスタ210ベース間に接続さ
れた抵抗値Rsを有する抵抗28とを含み、構成されて
いる。
タとコレクタが各々相互接続されたNPNトランジスタ
22.23と、エミッタがトランジスタ22.23のエ
ミッタに共通接続され、トランジスタ22.23と差動
増幅器を構成するNPNトランジスタ21と、トランジ
スタ21.22とトランジスタ23の差動段の能動負荷
として働くカレントミラー回路29と、前記能動負荷l
こよリシングル・エンドに変換された信号を、電圧及び
4訛増幅する増幅段31と、共通接続されたトランジス
タ21.22.23のエミッタと負電源■−との間に接
続されて前記差動段バイアス用としての定電流源Ioと
、トランジスタ210ペースと、演算増幅器31の出力
端子2との間に接続された抵抗値RFを有する抵抗27
と、入力端子1とトランジスタ210ベース間に接続さ
れた抵抗値Rsを有する抵抗28とを含み、構成されて
いる。
そして、共通接続されたトランジスタ22゜23のコレ
クタは、前記カレントミラー回8290入力端子に接続
され、トランジスタ21のコレクタは、カレントミラー
回路29の出力端子に接続されている。又、カレントミ
ラー回路の共通端子30は、正電源iV に接続され
る。トランジスタ230ベースは基準電位に接続され、
トランジスタ220ベースは抵抗28の一端と、入力端
子1に共通接続される。そして演算増幅631の出力が
、本絶対値回路の出力端子2となる。
クタは、前記カレントミラー回8290入力端子に接続
され、トランジスタ21のコレクタは、カレントミラー
回路29の出力端子に接続されている。又、カレントミ
ラー回路の共通端子30は、正電源iV に接続され
る。トランジスタ230ベースは基準電位に接続され、
トランジスタ220ベースは抵抗28の一端と、入力端
子1に共通接続される。そして演算増幅631の出力が
、本絶対値回路の出力端子2となる。
ここで、前記入力端子1に印加される入力16号VtS
が正の時、トランジスタ23はカットオフし、入力段は
トランジスタ21,220差動増IIgNb作をする。
が正の時、トランジスタ23はカットオフし、入力段は
トランジスタ21,220差動増IIgNb作をする。
この時、トランジスタ210ベース電位とトランジスタ
220ベース電位は、イマジナリ−ショートとなり、抵
抗2旧こ1!流は流れず、出力端子2の電位VOUT(
+)は、VINと同じ電圧が出力される。従って、全体
として電圧フォロワ動作となる。即ち、次式となる。
220ベース電位は、イマジナリ−ショートとなり、抵
抗2旧こ1!流は流れず、出力端子2の電位VOUT(
+)は、VINと同じ電圧が出力される。従って、全体
として電圧フォロワ動作となる。即ち、次式となる。
VOUT(+) = VIN “°°°°(6)次
に、入力信号VINが負の時の動作を考える。
に、入力信号VINが負の時の動作を考える。
この時、トランジスタ22はカットオフとなり、入力段
はトランジスタ21.230差動ノ着幅6Mh作をする
。そして、トランジスタ21.23のベース電位は、イ
マジナリーシ璽−トとなり、トランジスタ23のベース
はトランジスタ21のペース電位と同じ基準電位となる
。従って、全体として反転アンプ動作となる。即ち、こ
の時の出力電圧をVoot(−とすると、次式となる。
はトランジスタ21.230差動ノ着幅6Mh作をする
。そして、トランジスタ21.23のベース電位は、イ
マジナリーシ璽−トとなり、トランジスタ23のベース
はトランジスタ21のペース電位と同じ基準電位となる
。従って、全体として反転アンプ動作となる。即ち、こ
の時の出力電圧をVoot(−とすると、次式となる。
ここで、Rs=R,ならば、次式が得られる。
vOUT(−)ニーvIN@11(8)81式は、負の
入力電圧■INの反転、即ち正のMINが得られ次こと
を示す。よってmu記(6) −(8)式より、入力信
号VINが正の時も負の時も出力電圧VOUT は正と
なり、しかも入力信号の絶対値と等しい値となる。従っ
て、すべての入力信号に対して出力電圧VOUTは、次
式となる。
入力電圧■INの反転、即ち正のMINが得られ次こと
を示す。よってmu記(6) −(8)式より、入力信
号VINが正の時も負の時も出力電圧VOUT は正と
なり、しかも入力信号の絶対値と等しい値となる。従っ
て、すべての入力信号に対して出力電圧VOUTは、次
式となる。
Voot=lVtsl 1119)かくて、絶対値
回路が実現できたこ(!:lこなる。
回路が実現できたこ(!:lこなる。
この時の入力信号VIN対出力電圧Voυ↑の特性図を
第2図に示す。第2図から明白なように、前Jピ(9)
式の通りとなる。
第2図に示す。第2図から明白なように、前Jピ(9)
式の通りとなる。
本実施例は、従来の絶対値回路と異なり、相対精度を必
要とする抵抗は2本だけで、その他人力トランジスタを
1個追加した演算増幅器1個で、高梢壺の絶対値回路が
構成できる。
要とする抵抗は2本だけで、その他人力トランジスタを
1個追加した演算増幅器1個で、高梢壺の絶対値回路が
構成できる。
第3図は本発明の他の実施例の反転型の絶対値回路図を
示す回路図である。
示す回路図である。
第3−において、本実施例では、81図におけるトラン
ジスタ21.22.23を逆極性のPNPトランジスタ
21’、 22’、 23’に置き換え、定電流源Io
f)極性も反転にして、かつ正電源V+と前記PNP)
ランジスタ21’、 22’、 23’の共通接続され
之エミッタとの間に接続される。前記PNP)う/ジス
タの能動負荷として働くカレントミラー回路29′の共
通端子30′は負電源V一端に接続される。
ジスタ21.22.23を逆極性のPNPトランジスタ
21’、 22’、 23’に置き換え、定電流源Io
f)極性も反転にして、かつ正電源V+と前記PNP)
ランジスタ21’、 22’、 23’の共通接続され
之エミッタとの間に接続される。前記PNP)う/ジス
タの能動負荷として働くカレントミラー回路29′の共
通端子30′は負電源V一端に接続される。
その他の接続は、第1図と同じであるので、その説明を
省略する。
省略する。
本実施例において、入力信号VfNが負の時、トランジ
スタ23′はカットオフとなり、人力段はトランジスタ
21’、22’の差動増幅器動作をする。次に、入力信
号VINが正の時はトランジスタ22′がカットオフと
なり、入力段はトランジスタ21′。
スタ23′はカットオフとなり、人力段はトランジスタ
21’、22’の差動増幅器動作をする。次に、入力信
号VINが正の時はトランジスタ22′がカットオフと
なり、入力段はトランジスタ21′。
23′の差動増幅器動作をする。
基本動作は、第1図の場合と同様であるのでその陰の説
明を省略する。結果として、入出力の関係式は、第4図
に示すように、次式となる。
明を省略する。結果として、入出力の関係式は、第4図
に示すように、次式となる。
VOUT=lVINl ” ・ (10
)即ち、入力電圧の絶対値の反転出力が得られる。
)即ち、入力電圧の絶対値の反転出力が得られる。
以上説明したように、本発明は、2本の抵抗と、入力差
動段にトランジスタを1個追加した1個の演算増幅器だ
けで済み、しかも高精度の杷対値回路が実現できるとい
う効果があり、%lこ他の実施例1こも示すように、入
力差動段のトランジスタの極性を反対lこするだけで、
反転型の絶対値回路が簡単に実現できるという効果もあ
る。
動段にトランジスタを1個追加した1個の演算増幅器だ
けで済み、しかも高精度の杷対値回路が実現できるとい
う効果があり、%lこ他の実施例1こも示すように、入
力差動段のトランジスタの極性を反対lこするだけで、
反転型の絶対値回路が簡単に実現できるという効果もあ
る。
を
第1図は本発明の一実施例の絶対値回路の回路図、第2
図は第1図の回路図の入出力特性図、第3図は本発明の
他の実施例の絶対値回路の回路図、第4図は第2図の回
路図の入出力特性図、第5図は従来の絶対値回路図であ
る。 1・・・・・・入力端子、2・・・・・・出力端子、■
“・・・・・・正電法端子電圧、■−・・・・・・負電
源端子電圧、vIN・・・・・・入力端子電圧、VOU
T ・・・・・・出力端子電圧、29゜29′・・・
・・・カレントミラー回路、31.31’・・・・・・
増幅器、3.4・・・・・・演算増幅器、Io・・・・
・・定1!流源、21.22.23・・・・・・NPN
)ランジスタ、21’。 22’、23’・・・・・・PNP )う/ジスタ、7
乃至11゜27.28・・・・・・抵抗、5.6・・・
・・・ダイオード、30・・・・・・共通端子。
図は第1図の回路図の入出力特性図、第3図は本発明の
他の実施例の絶対値回路の回路図、第4図は第2図の回
路図の入出力特性図、第5図は従来の絶対値回路図であ
る。 1・・・・・・入力端子、2・・・・・・出力端子、■
“・・・・・・正電法端子電圧、■−・・・・・・負電
源端子電圧、vIN・・・・・・入力端子電圧、VOU
T ・・・・・・出力端子電圧、29゜29′・・・
・・・カレントミラー回路、31.31’・・・・・・
増幅器、3.4・・・・・・演算増幅器、Io・・・・
・・定1!流源、21.22.23・・・・・・NPN
)ランジスタ、21’。 22’、23’・・・・・・PNP )う/ジスタ、7
乃至11゜27.28・・・・・・抵抗、5.6・・・
・・・ダイオード、30・・・・・・共通端子。
Claims (1)
- 反転入力がベースに印加される第1のトランジスタ、及
び第1の正転入力がベースに印加される第2のトランジ
スタを有する差動増幅器と、前記第2のトランジスタの
エミッタ及びコレクタに各々共通接続され、かつベース
に第2の正転入力が印加される第3のトランジスタと、
前記差動増幅器を入力段とする演算増幅器と、前記反転
入力と前記演算増幅器の出力との間に接続された第1の
抵抗と、一端が前記反転入力に接続された第2の抵抗と
を備え、前記第1の正転入力と前記第2の抵抗の他端と
を接続して信号入力端子となし、前記第2の正転入力を
基準電圧に接続したことを特徴とする絶対値回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1146343A JP2536156B2 (ja) | 1989-06-07 | 1989-06-07 | 絶対値回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1146343A JP2536156B2 (ja) | 1989-06-07 | 1989-06-07 | 絶対値回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0310410A true JPH0310410A (ja) | 1991-01-18 |
JP2536156B2 JP2536156B2 (ja) | 1996-09-18 |
Family
ID=15405558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1146343A Expired - Lifetime JP2536156B2 (ja) | 1989-06-07 | 1989-06-07 | 絶対値回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2536156B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5295153A (en) * | 1976-02-06 | 1977-08-10 | Nippon Chemical Ind | Phase sensitive detecting circuit |
JPS6146566A (ja) * | 1984-08-13 | 1986-03-06 | Victor Co Of Japan Ltd | 絶対値回路 |
JPS62194468A (ja) * | 1986-02-21 | 1987-08-26 | Hitachi Ltd | 整流回路 |
-
1989
- 1989-06-07 JP JP1146343A patent/JP2536156B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5295153A (en) * | 1976-02-06 | 1977-08-10 | Nippon Chemical Ind | Phase sensitive detecting circuit |
JPS6146566A (ja) * | 1984-08-13 | 1986-03-06 | Victor Co Of Japan Ltd | 絶対値回路 |
JPS62194468A (ja) * | 1986-02-21 | 1987-08-26 | Hitachi Ltd | 整流回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2536156B2 (ja) | 1996-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5081378A (en) | Logarithmic amplifier | |
JP2953383B2 (ja) | 電圧電流変換回路 | |
JPS6212692B2 (ja) | ||
JPS6212691B2 (ja) | ||
JPH0770935B2 (ja) | 差動電流増幅回路 | |
US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
JPH0310410A (ja) | 絶対値回路 | |
JPS62227204A (ja) | 差動増幅器 | |
JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 | |
JPH01278108A (ja) | 差動増幅回路 | |
JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
JPH01115205A (ja) | 最大値出力回路 | |
JP2723563B2 (ja) | 可変電流源 | |
JPH03744Y2 (ja) | ||
JPS6145314A (ja) | 絶対値電圧電流変換回路 | |
JP2809157B2 (ja) | 電圧−電流変換回路 | |
JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
JPS5995706A (ja) | 増幅器 | |
JPS6223133Y2 (ja) | ||
JPH0326670Y2 (ja) | ||
JPS61247111A (ja) | 増幅回路 | |
JPH04208709A (ja) | 電圧比較用半導体装置 | |
JPS604613B2 (ja) | 差動増幅器 | |
JPH037409A (ja) | バッファ回路 |