JPS62194468A - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPS62194468A JPS62194468A JP3516686A JP3516686A JPS62194468A JP S62194468 A JPS62194468 A JP S62194468A JP 3516686 A JP3516686 A JP 3516686A JP 3516686 A JP3516686 A JP 3516686A JP S62194468 A JPS62194468 A JP S62194468A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- vin
- operational amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 2
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、工業計測機器、低周波オーディオ機器等の各
種電子機器に適用して好適な整流回路に関する。
種電子機器に適用して好適な整流回路に関する。
アナログ信号のレベル焚化に対応して制御信号を得る場
合、或いはそのレベルを表示する場合等、整流回路が多
用されている。もっとも簡単な整流回路は、いわゆるダ
イオードの整流特性を利用したものである。
合、或いはそのレベルを表示する場合等、整流回路が多
用されている。もっとも簡単な整流回路は、いわゆるダ
イオードの整流特性を利用したものである。
しかし、ダイオードは理想的な素子ではなく、特に入力
信号が微小な場合に誤差が大になることが当業者間に知
られている。
信号が微小な場合に誤差が大になることが当業者間に知
られている。
なお、「アナログ回路の実用設計」（昭和５６年３月３
０日初版発行、発行所ＣＱ出版社、ｐｐ７９〜８２）に
は、上記ダイオードと演算増幅器とを組み合わせた整流
回路が絶対値回路として示されている。
０日初版発行、発行所ＣＱ出版社、ｐｐ７９〜８２）に
は、上記ダイオードと演算増幅器とを組み合わせた整流
回路が絶対値回路として示されている。
本発明者等の検討によれば、演算増幅器を用いた整流回
路では、負帰還回路を構成しないと、演算増幅器の入力
オフセット電圧が補償されず、第３図及び第４図に示す
ように整流特性の誤差になることが判明した。すなわち
、図面にＡ、 Ｂとして示す誤差が表れる。
路では、負帰還回路を構成しないと、演算増幅器の入力
オフセット電圧が補償されず、第３図及び第４図に示す
ように整流特性の誤差になることが判明した。すなわち
、図面にＡ、 Ｂとして示す誤差が表れる。
上記誤差を解消するため負帰還回路を設けるＫしても、
現在の電子機器は殆ど半導体集積回路にて形成されるの
が実情であるから、ダイオードの使用は避けることが望
ましい。
現在の電子機器は殆ど半導体集積回路にて形成されるの
が実情であるから、ダイオードの使用は避けることが望
ましい。
このような観点から、演算増幅器とトランジスタからな
る簡単な回路構成の負帰還回路を設け、入力オフセット
による誤差を低減した整流回路を得る事を検討し、本発
明をなすに至った。
る簡単な回路構成の負帰還回路を設け、入力オフセット
による誤差を低減した整流回路を得る事を検討し、本発
明をなすに至った。
本発明の目的は、簡単な回路構成で入力信号対出力信号
の誤差が低減された整流回路を提供することにある。
の誤差が低減された整流回路を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に述べれば、下記の通シである。
を簡単に述べれば、下記の通シである。
すなわち、演算増幅器の非反転入力端子を基準電位に設
定し、入力抵抗を介して反転入力端子に入力信号を供給
するようになし、上記反転入力端子と演算増幅器の出力
側との間に上記入力信号が上記基準電位に対しハイレベ
ルのとき流れる電流を基準電流として出力電流を得る第
１のカレントミラー回路と、上記入力信号が上記基準電
位に対しローレベルのとき上記出力側から上記入力抵抗
に流れる電流を基準電流として出力電流を得る第２のカ
レントミラー回路と、上記第１及び第２のカレントミラ
ー回路の基準電流となる電流の調整用抵抗とを設け、入
力オフセットの誤差を上記第１及び第２のカレントミラ
ー回路による負帰還動作により、低減するものである。
定し、入力抵抗を介して反転入力端子に入力信号を供給
するようになし、上記反転入力端子と演算増幅器の出力
側との間に上記入力信号が上記基準電位に対しハイレベ
ルのとき流れる電流を基準電流として出力電流を得る第
１のカレントミラー回路と、上記入力信号が上記基準電
位に対しローレベルのとき上記出力側から上記入力抵抗
に流れる電流を基準電流として出力電流を得る第２のカ
レントミラー回路と、上記第１及び第２のカレントミラ
ー回路の基準電流となる電流の調整用抵抗とを設け、入
力オフセットの誤差を上記第１及び第２のカレントミラ
ー回路による負帰還動作により、低減するものである。
上記した手段によれば、上記演算増幅器の出力電流はカ
レントミラー回路によって負帰還され、かつ演算増幅器
の動作により負帰還量に対応して出力電流が制御される
ので、入力オフセットによる出力電流の誤差が低減され
る等により、簡単な回路構成で誤差の少ない整流回路を
得る、という本発明の目的を達成するものである。
レントミラー回路によって負帰還され、かつ演算増幅器
の動作により負帰還量に対応して出力電流が制御される
ので、入力オフセットによる出力電流の誤差が低減され
る等により、簡単な回路構成で誤差の少ない整流回路を
得る、という本発明の目的を達成するものである。
以下、第１図及び第２図を参照して本発明を適用した整
流回路の第１実施例を説明する。なお、第１図は上記整
流回路の回路図、第２図は回路動作を説明する入力信号
対出力信号の特性図を示すものである。
流回路の第１実施例を説明する。なお、第１図は上記整
流回路の回路図、第２図は回路動作を説明する入力信号
対出力信号の特性図を示すものである。
本実施例の特徴は、入力信号が供給される演算増幅器の
負帰還経路にカレントミラー回路からなる簡単な回路構
成の負帰還回路を設けることにより、良好な整流特性を
得るようにしたことにある。
負帰還経路にカレントミラー回路からなる簡単な回路構
成の負帰還回路を設けることにより、良好な整流特性を
得るようにしたことにある。
演算増幅器１の非反転入力端子＋は基準電圧Ｖｒｅｆに
設定されている。
設定されている。
反転入力端子−には、入力抵抗Ｒａを介して入力信号Ｖ
ｉｎが供給される。
ｉｎが供給される。
トランジスタＱ、 、 Ｑｔは、本発明でいう第１のカ
レントミラー回路を構成する。
レントミラー回路を構成する。
トランジスタＱ＋ Ｉ、 Ｑｔ ｔは、本発明でいう第
２のカレントミラー回路を構成する。
２のカレントミラー回路を構成する。
抵抗Ｒ＋ 、Ｒｔは、本発明でいう調整用抵抗であり、
抵抗比は抵抗Ｒｅｅｌとすると抵抗Ｒｔは２になされて
いる。
抵抗比は抵抗Ｒｅｅｌとすると抵抗Ｒｔは２になされて
いる。
いま仮シに、入力信号Ｖｉｎが基準電圧Ｖｒｅｆよりも
ハイレベルであるとすれば、入力抵抗Ｒａを介して電流
Ｉａが流れる。トランジスタダＱ、には１／２・Ｉａが
基準電流として流れる。この電流は抵抗Ｒ１を介して演
算増幅器１の出力側に吸い込まれる。
ハイレベルであるとすれば、入力抵抗Ｒａを介して電流
Ｉａが流れる。トランジスタダＱ、には１／２・Ｉａが
基準電流として流れる。この電流は抵抗Ｒ１を介して演
算増幅器１の出力側に吸い込まれる。
一方、トランジスタＱ２にも上記基準電流に対応した１
／２・Ｉａの電流が出力信号として流れ、出力抵抗Ｒ１
，の電圧降下として出力電圧Ｖａが得られる。
／２・Ｉａの電流が出力信号として流れ、出力抵抗Ｒ１
，の電圧降下として出力電圧Ｖａが得られる。
次に、入力信号Ｖｉｎが基準電圧Ｖｒｅｆ よりもロー
レベルの場合は、そのレベル差に対応した出力電流Ｉｂ
が得られる。トランジスタＱｔｚには基準電流として１
／２・Ｉｂの電流が流れ、更に抵抗Ｒ，ヲ介して入力抵
抗Ｒａに流れる。
レベルの場合は、そのレベル差に対応した出力電流Ｉｂ
が得られる。トランジスタＱｔｚには基準電流として１
／２・Ｉｂの電流が流れ、更に抵抗Ｒ，ヲ介して入力抵
抗Ｒａに流れる。
ここで注目すべきは、抵抗Ｒ１，Ｒ２が上記抵抗比にな
されているため、トランジスタＱｌ）ＱＩ２金流れる基
準電流が１：２になることである。しかし、電流Ｉａは
第１のカレントミラー回路の基準電流と出力電流の和の
電流であるから、入力抵抗Ｒａを流れる電流は同一の電
流量になる。
されているため、トランジスタＱｌ）ＱＩ２金流れる基
準電流が１：２になることである。しかし、電流Ｉａは
第１のカレントミラー回路の基準電流と出力電流の和の
電流であるから、入力抵抗Ｒａを流れる電流は同一の電
流量になる。
従って、入力抵抗Ｒａｋ双方向に流れる電流Ｉａ、１／
２・Ｉｂの電流量は、ｌ Ｖｉ ｎ−Ｖｒ ｅ ｆ Ｉ
／Ｒａによって決定される。すなわち、電流Ｉａ、Ｉ
ｂの電流比は１：２になり、この電流比は上記調整用抵
抗Ｒ，、Ｒ，によってなされる。
２・Ｉｂの電流量は、ｌ Ｖｉ ｎ−Ｖｒ ｅ ｆ Ｉ
／Ｒａによって決定される。すなわち、電流Ｉａ、Ｉ
ｂの電流比は１：２になり、この電流比は上記調整用抵
抗Ｒ，、Ｒ，によってなされる。
そして、トランジスタＱ＋ 、Ｑ１２ ｋ流れる基準電
流は、上記カレントミラー回路と演算増幅器１の回路動
作とによって、入力信号Ｖｉｎの電圧レベルに対応した
ものになる。
流は、上記カレントミラー回路と演算増幅器１の回路動
作とによって、入力信号Ｖｉｎの電圧レベルに対応した
ものになる。
ている。これは、トランジスタＱ、２ ｋ流れる基準電
流が１／２・Ｉａに対し２倍であるから、出力抵抗Ｒ１
２ヲ流れる電流全出力抵抗Ｒ１１を流れる電流と同一に
するためである。
流が１／２・Ｉａに対し２倍であるから、出力抵抗Ｒ１
２ヲ流れる電流全出力抵抗Ｒ１１を流れる電流と同一に
するためである。
従って、第２図に示すように入力信号Ｖｉｎが基準電圧
Ｖｒｅｆ ｋ中心にレベル変化したとき、Ｖａ、。
Ｖｒｅｆ ｋ中心にレベル変化したとき、Ｖａ、。
ｖｂとして示したような整流された整流出力が抵抗Ｒ１
１，Ｒ，２から交互に得られる。
１，Ｒ，２から交互に得られる。
（１）演算増幅器の非反転入力端子を基準電位となし、
反転入力端子に供給される入力信号と比較して上記演算
増幅器を駆動することにより、負帰還回路に設けた２の
カレントミラー回路が入力信号の極性変化に対応して個
別に駆動されるという作用で、上記２のカレントミラー
回路から半波整流された整流出力を得る、という効果が
得られる。
反転入力端子に供給される入力信号と比較して上記演算
増幅器を駆動することにより、負帰還回路に設けた２の
カレントミラー回路が入力信号の極性変化に対応して個
別に駆動されるという作用で、上記２のカレントミラー
回路から半波整流された整流出力を得る、という効果が
得られる。
（２）上記（１）により、演算増幅器の入力側の例えば
オフセットによる誤差をカレントミラー回路により負帰
還するので、演算増幅器による出力信号の補正が行われ
るという作用で、少なくともオフセットによる誤差を低
減した整流出力を得る、という効果が得られる。
オフセットによる誤差をカレントミラー回路により負帰
還するので、演算増幅器による出力信号の補正が行われ
るという作用で、少なくともオフセットによる誤差を低
減した整流出力を得る、という効果が得られる。
（３）演算増幅器と２の回路により整流回路が構成され
るので、回路構成が簡単でよく、半導体集積回路化が容
易になる、という効果が得られる。
るので、回路構成が簡単でよく、半導体集積回路化が容
易になる、という効果が得られる。
（４）上記（２）により、工業計測機器等の精度全署し
く向上せしめる、という効果が得られる。
く向上せしめる、という効果が得られる。
以上に、本発明者によりてなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。
例えば、抵抗Ｒ，，，Ｒ，，は共通の負荷抵抗に代えて
もよい。この場合、整流出力は両波整流されたものにな
る。
もよい。この場合、整流出力は両波整流されたものにな
る。
上記２のカレントミラー回路は、基準電流と出力電流と
の比が更に正確な回路構成のもの、例えばウィルソン型
とする方が望ましい。その例を第５図に示す。オペアン
プの高ゲインによりミ流はＶｉｎ−Ｖμｌ−で正確に決
まるが、負帰還系路に介ａ 在するカレントミラーのカレントミラー比が異なるとこ
れが結果的にオフセット発生要因となるからである。
の比が更に正確な回路構成のもの、例えばウィルソン型
とする方が望ましい。その例を第５図に示す。オペアン
プの高ゲインによりミ流はＶｉｎ−Ｖμｌ−で正確に決
まるが、負帰還系路に介ａ 在するカレントミラーのカレントミラー比が異なるとこ
れが結果的にオフセット発生要因となるからである。
本願において開示される発明のうちの代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、演算増幅器の負帰還経路に２のカレントミラ
ー回路からなる負帰還回路を構成したので、簡単な回路
構成でろυながら入力オフセットが補正された整流出力
が得られる。
ー回路からなる負帰還回路を構成したので、簡単な回路
構成でろυながら入力オフセットが補正された整流出力
が得られる。
第１図は本発明の第一実施例を示す整流回路の回路図、
第２図は上記整流回路の回路動作全説明する入力信号対
出力信号の特性図、 第３図は本発明に先立って検討された整流回路の第１の
特性図、 第４図は本発明に先立って検討された整流回路の第２の
特性図、 第５図は、本発明の第２実施例を示す回路図である。 １・・・演算増幅器、Ｑ、〜Ｑ＋２・・・トランジスタ
、Ｖｒｅｆ・・・基準電圧、Ｒａ・・・入力抵抗、Ｒ，
、Ｒｔ・・・電流調整用抵抗、Ｉａ、Ｉｂ・・・電流、
Ｖａ、Ｖｂ・・・整流出力。 第 １ 図 第 ２ 図 第 ４ 図 Ｖｒり 第 ５ 図
出力信号の特性図、 第３図は本発明に先立って検討された整流回路の第１の
特性図、 第４図は本発明に先立って検討された整流回路の第２の
特性図、 第５図は、本発明の第２実施例を示す回路図である。 １・・・演算増幅器、Ｑ、〜Ｑ＋２・・・トランジスタ
、Ｖｒｅｆ・・・基準電圧、Ｒａ・・・入力抵抗、Ｒ，
、Ｒｔ・・・電流調整用抵抗、Ｉａ、Ｉｂ・・・電流、
Ｖａ、Ｖｂ・・・整流出力。 第 １ 図 第 ２ 図 第 ４ 図 Ｖｒり 第 ５ 図
Claims (1)
- 【特許請求の範囲】 １、その非反転入力端子に基準電位（Ｖｒｅｆ）が与え
られ、その反転入力端子に電圧−電流変換用抵抗（Ｒａ
）を介して入力信号（Ｖｉｎ）が与えられる負帰還増幅
器を有し、その負帰還増幅器の負帰還系路に、帰還電流
の一部を出力として送出するための、第１、及び第２の
カレントミラー回路を介在させ、 前記入力信号（Ｖｉｎ）が前記基準電位より低レベルの
ときはその第１のカレントミラーから（Ｖｉｎ−Ｖｒｅ
ｆ）／Ｒａで決定される帰還電流の一部をとりだすこと
により、入力信号（Ｖｉｎ）に対応した出力を得るよう
になし、 前記入力信号（Ｖｉｎ）が前記基準電位より高レベルの
ときはその第２のカレントミラーから、同様に（Ｖｉｎ
−Ｖｒｅｆ）／Ｒａで決定される帰還電流の一部をとり
だすことにより入力信号（Ｖｉｎ）に対応した出力電流
を得るようになして、基準電位（Ｖｒｅｆ）を中心とし
て正負に変化する入力信号（Ｖｉｎ）に対応した整流出
力を得ることを特徴とする整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61035166A JPH0782043B2 (ja) | 1986-02-21 | 1986-02-21 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61035166A JPH0782043B2 (ja) | 1986-02-21 | 1986-02-21 | 整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62194468A true JPS62194468A (ja) | 1987-08-26 |
| JPH0782043B2 JPH0782043B2 (ja) | 1995-09-06 |
Family
ID=12434283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61035166A Expired - Lifetime JPH0782043B2 (ja) | 1986-02-21 | 1986-02-21 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782043B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0310410A (ja) * | 1989-06-07 | 1991-01-18 | Nec Corp | 絶対値回路 |
| EP0599593A2 (en) * | 1992-11-25 | 1994-06-01 | STMicroelectronics, Inc. | Full wave rectifier using current mirror bridge |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041483A (ja) * | 1983-08-16 | 1985-03-05 | Koasa Shoji Kk | 難消化性多糖類の分解能を有する菌体培養液の製造法 |
-
1986
- 1986-02-21 JP JP61035166A patent/JPH0782043B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041483A (ja) * | 1983-08-16 | 1985-03-05 | Koasa Shoji Kk | 難消化性多糖類の分解能を有する菌体培養液の製造法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0310410A (ja) * | 1989-06-07 | 1991-01-18 | Nec Corp | 絶対値回路 |
| JP2536156B2 (ja) * | 1989-06-07 | 1996-09-18 | 日本電気株式会社 | 絶対値回路 |
| EP0599593A2 (en) * | 1992-11-25 | 1994-06-01 | STMicroelectronics, Inc. | Full wave rectifier using current mirror bridge |
| EP0599593A3 (en) * | 1992-11-25 | 1995-02-22 | Sgs Thomson Microelectronics | Full wave rectifier with current mirror bridge. |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0782043B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9236800B2 (en) | System for balancing current supplied to a load | |
| US7148667B2 (en) | Power supply apparatus | |
| JP2586495B2 (ja) | 高周波検出回路 | |
| JPS6144360B2 (ja) | ||
| US6407603B2 (en) | Analog voltage isolation circuit | |
| EP0028454A1 (en) | Full wave rectifier | |
| JPS62194468A (ja) | 整流回路 | |
| JP2753422B2 (ja) | 全波整流回路 | |
| JPS613215A (ja) | 実効値負荷平均電圧制御装置用の集積化可能な負荷電圧サンプリング回路 | |
| US4899064A (en) | Absolute value differential amplifier | |
| JPH0543533Y2 (ja) | ||
| US5952855A (en) | Circuit with multiple output voltages for multiple analog to digital converters | |
| WO2023243050A1 (ja) | スイッチングレギュレータ | |
| CA2093764C (en) | Integrated circuit for transducers | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JP3054478B2 (ja) | モータ駆動回路 | |
| JPS5939650Y2 (ja) | 偏差指示装置 | |
| JPH0246115Y2 (ja) | ||
| JPS61247067A (ja) | 変復調回路 | |
| JPH0746114B2 (ja) | 抵抗電圧変換回路 | |
| JPH05216549A (ja) | 定電圧回路 | |
| JPH06103813B2 (ja) | 電圧制御増幅回路 | |
| JPH03153113A (ja) | 可変利得増幅器 | |
| JPH0420285B2 (ja) |