JPH0298955A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法、特に化学気相成長法
による選択成長膜の膜厚が高精度で測定できる方法に関
するものである。

〔従来の技術〕

半導体装置の進歩はめざましく、高集積化・微細化が急
速に進んでいる。これに伴い、電極配線の低抵抗化、エ
レクトロマイグレーション耐性の向上−プロセスの低温
化等解決すべき課題も多い。

電極が形成されるコンタクトホールや、層間配線が行な
われるスルーホールにおいても、微細化に伴いアスペク
ト比（深さ寸法に対する平面寸法の比）がますます大き
くなり、問題が顕在化してきている。これに対し、上記
コンタクトホールやスルーホールに化学気相成長法（以
下ＣＶＤ法と称す）を用いて選択的に金属膜を形成させ
る技術を適用することは極めて有効である。

選択的に膜成長を行なうＣＶＤ法を用いて、コンタクト
ホールにタングステン膜を埋め込んだ場合の模式図を第
５図に示す。図において（Ｉ）は素子等が形成されて半
導体装置となる領域、（１）はこの半導体装置となるべ
き領域（１）を分離しているダイシングライン領域であ
る。（１）は−導電型のシリコン単結晶等から成る半導
体基板（以下一基板と称す）、（２）はこの基板（１）
上に形成され、例えばドープト多結晶シリコン等からな
るゲート電極、（３１はこのゲート電極１２）と上記基
板（１）との間に形成され、例えば薄いシリコン酸化膜
からなるゲート絶縁膜である。（４）は上記基板（１）
と逆導電型であり、上記ゲート電極＋２１の両側の上記
基板（１）の−主面に形成される不純物領域、この場合
（４ａ）はソース、（４ｂ）はドレインである。（５）
は上記ゲート電極を被覆するように上記基板（１）上に
形成される、例えばシリコン酸化膜からなる絶縁膜、（
６）はこの絶縁膜１５）に形成され一上記ソース（４ａ
）、ドレイン（４ｂ）の一部を露出させるように開口さ
れるコンタクトホール、（７）は上記基板（１）の露出
面に選択的に成長形成される、例えばタングステンより
なる選択成長膜、１８）は素子間を分離し、上記基板（
１）上に形成され、例えば厚いシリコン酸化膜よりなる
フィールド酸化膜である。

半導体装置の製造工程ｆこおいて、形成した膜の膜厚測
定が行われるが、上記コンタクトホール（６）中での選
択成長膜（７）の膜厚を測定する場合、従来は、基板（
１）上のコンタクトホール（６）を有する部分をダイヤ
モンドカッター等を用いて分割し、得られた試料を走査
型電子顕微鏡にセットし、その断面形状を観察すること
で、上記選択成長膜（７）の膜厚を測定する方法がとら
れていた。この方法による測定では、基板は破壊される
ことになる。

ところで、基板（１）に形成された溝等の深さを非破壊
で検査できるものに、触針式段差計や、可視光を用いた
装置がある。前者は被測定部に針を当ててスキャンさせ
５段差寸法が測定できるものであり、後者は被測定部に
可視光を当て、そこから得られる反射干渉スペクトルを
解析することにより測定するものである。ここで−この
反射干渉スペクトルを用いて選択成長膜の膜厚を測定す
る場合を例にとる。これを第５図を参照にして説明すれ
ば、選択成長膜（７）の上面、絶縁膜（５）の上面、絶
縁膜（５）と基板（１）との界面からの反射光だけでな
く。

ゲート電極（３）上面からの反射光等さまざまな部分か
らの反射干渉スペクトルが混在することになる。

一方、ダイシングライン領域において、選択成長膜（７
）を測定する場合、ダイシングライン領域（Ｉ）の全面
にわたり形成された選択成長膜［６１を測定することに
なる。

〔発明が解決しようとする課題〕

以上のように一走査型電子顕微鏡を用いた測定の場合、
試料作りから測定までの測定作業が煩雑であるばかりで
なく、基板（１）を破壊しなければ測定できず、極めて
不経済なものであった。

また、触針式段差計もしくは反射干渉スペクトルを解析
する装置を用いてコンタクトホール（６）中の選択成長
膜（７）の膜厚を測定する場合、第５図で示したように
コンタクトホール（６）の周辺における構造が極めて複
雑かつ段差も大きいため、ゲート電極（３）等の形状の
影響を受けて、選択成長膜（７）の膜厚のみを、これら
の方法を用いて精度良く測定することは不可能であり、
高信頼度の半導体装置を得ることができないという問題
点があった。

一方、ダイシングラインの部分（１）で選択成長膜の膜
厚を測定する場合、基板（１）の露出面積がコンタクト
ホール（６）とダイシングライン（１）では大きく異な
るため、ガスの供給量が両者に差ができ、成膜条件が違
ったものとなってしまう。このためコンタクトホール１
６１とダイシングライン領域（１）とにおける選択成長
膜の膜厚は異なったものとなり、膜厚測定の精度は非常
に悪くなる。

この発明は、以上のような従来の問題点に鑑みてなされ
たもので、選択成長膜の膜厚を精度良く測定するための
測定領域が形成されるため、高信頼度化が図られる半導
体装置の製造方法を提供することを目的としている。

［課題を解決するための手段］ この発明に係る半導体装置の製造方法は、基板上に素子
形成領域と測定領域とを同一領域又は異なる領域に形成
する第１工程と、上記測定領域上に、上記素子形成領域
の所望膜厚が測定されるべきパターンと同じパターンを
形成する第２工程と、上記両領域に同時に選択成長膜を
形成する第３工程と、上記測定領域の膜厚を得る第４工
程とを含んでいる。

〔作用〕

この発明における測定領域は、平坦となされた基板上に
形成されており、かつ、素子形成領域の測定すべき部分
と同パターンとなるように形成されている。従って、測
定領域に形成される選択成長膜を測定することによって
、上記素子形成領域における測定すべき部分の膜厚を高
精度に知ることが可能となる。

〔実施例〕

以下、この発明の一実施例を図について説明する。なお
従来の技術の説明と重複する部分は、適宜その説明を省
略する。

第１図はこの発明の一実施例による測定領域が形成され
るウェハの全体を示す図、第２図はｙｇ１図に示すもの
のＡ部拡大図、第３図は第２図夏−厘における断面図で
ある。

図において（ＩＨＩ）およびｆｉｌ　＋５１　ｆ７＋は
従来のものと同一のもの、１１αは半導体装置となる複
数のチップが配列されるウェハ、１１Ｄはダイシングラ
イン（１）領域に形成され、測定領域となるコンタクト
ホールである。

次に、このように構成される半導体装置の製造方法につ
いて第４図（Ａ）〜０を参照しながら説明する。第４図
において（１）および（１）は第５図に示すものと同じ
ように、半導体装ｔσとなる領域、およびダイシングラ
イン領域である。

まず第４図（５）に示すように一基板（１）上に、例え
ば選択酸化法によりフィールド酸化膜（８）を形成し−
その後、例えば薄いシリコン酸化膜、ドープト多結晶シ
リコン膜を順次形成する。続いて、これらの膜をバター
ニングにより順次選択的に除去し、上記フィールド酸化
膜（８）の内央部にゲート電極（２）。

ゲート絶縁膜（３）を形成する。この後、上記ゲート電
極（２）をマスクとして上記基板（１）上Ｉこ、イオン
注入等により不純物を注入し、熱処理を施し、ソース（
４ａ）及びドレイン（４ｂ）を形成する。このとき、ダ
イシングライン領域（１）は、基板（１）表面が露出さ
れた状態となっている。

次に第４図（５）に示すように、上記基板（１）上の全
面に、上記ゲート電極１２）を被覆するように、この場
合、シリコン酸化膜よりなる絶縁膜（５）をＣＶＤ法等
により所定膜厚に形成する。

次いで、第４図（ｑに示すように、上記絶縁膜（５）を
反応性イオンエツチング法等により選択的に除去する。

これにより一半導体装置となる領域（１）では−ソース
（４ａ）、ドレインの一部が露出するように開口され、
またダイシングライン領域（１）では、上記基板（１）
の一部が露出するように開口される。このとき、測定領
域となるコンタクトホールｆ１１１の平面形状は、半導
体装置となる領域（１）に形成されたコンタクトホール
（６）と同じ寸法となされている。また、この場合、上
記パターンの配置密度は上記コンタクトホール（６）形
成部分とほぼ同じとなっている。

次に、第４図０に示すように１例えば、六フッ化タング
ステンガス及びシランガスを用いたＣＶＤ法で処理する
ことにより、上記基板（１）の露出面に、この場合タン
グステン膜（５）が選択的に成長される。このとき、上
記タングステン膜（５）は、上記半導体装置となる領域
（１）のコンタクトホール（６）と、上記ダイシングラ
インとなる領域（１）のコンタクトホールＩｌｌとに、
はぼ同条件で選択成長されることになる。このように、
上記ダイシングライン領域（１）に形成したコンタクト
ホールが平坦な基板（１）上に形成されることになり、
複雑な構造とはなっていない。このため−その領域を用
いて膜厚測定を行なう場合、段差状態１こよる影響が回
避されるばかりか、可視光を照射した場合には、多重反
射の影響が回避されることになる。従って、反射干渉ス
ペクトルを利用した嘆厚測定装置を用いてコンタクトホ
ール（１１１中の選択成長膜（７）の膜厚を高精度で測
定することが可能となる。また同様に触針式段差針を用
いても、上記選択成長膜（７）の膜厚を高精度に測定す
ることができる。

このように、半導体装置となる領域（１）におけるソー
ス（４ａ）、ドレイン（４，ｂ）上のコンタクトホール
（６）中に選択成長されたタングステン膜（７）の膜厚
は、ダイシングラインとなる領域（１）の基板（１）上
のコンタクトホール（ＩＨＩ中に同時に形成されたタン
グステン膜（７）の膜厚を高精度で測定することによっ
て知ることができる。従って高精度な膜厚制御を行なう
ことができるようになり、半導体装置の高信頼度化を図
ることが可能となる。

なお、上記一実施例の説明において、選択成長膜（７）
の測定領域をダイシングライン領域（１）の所定部に形
成した場合について述べたが、これに限定されず、ウェ
ハｆｌＧに複数配列される半導体装置となる領域（１）
の一部に上記測定領域を一つまたは複数配置させたもの
であってもよく、また、上記測定領域を上記半導体装置
となる領域（１）の中に含めたものとしても良い。

また、上記一実施例においてはコンタクトホール（６）
中にタングステン膜（７）を選択成長させた場合ｌこつ
いて述べたが、層間配線を行なうスルーホール中にタン
グステン膜を選択成長させたときの膜厚測定の場合にも
遠用され、上記と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば、基板上に素子形成領
域と測定領域とを形成し、上記測定領域において、素子
形成領域と同時に選択成長された膜の膜厚を高精度に測
定することにより、上記素子形成領域における所望の選
択成長膜の膜厚を得るようになされているため、高精度
な膜厚測定が可能となり、半導体装置の高信頼度化が図
れる効果がある。

【図面の簡単な説明】

第１図は、この発明の一実施例によるウェハの全体を示
す図、第２図は第１図のＡ部拡大図−第３図は′＠２図
の冨−璽における断面図である。第４図（Ａ）〜０は、
この発明の一実施例による半導体装置の製造方法を示す
断面図、第５図は従来の半導体装置を示す図である。 図において、（１）は半導体装置となる領域、（１）は
ダイシングラインの領域、（１）は基板、（６）はコン
タクトホール、（７）は選択成長膜、　（ＩＧはウェハ
、ｆｉｌｌはコンタクトホールである。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 半導体基板上に素子形成領域と測定領域とが同一領域又
   は異なる領域に形成される第１工程と、上記測定領域に
   上記素子形成領域の所望膜厚が測定されるべきパターン
   と同じパターンを形成する第２工程と、上記両領域に同
   時に化学気相成長法による選択成長膜を形成する第３工
   程と、上記測定領域の膜厚測定を行なうことにより上記
   素子形成領域の所望部の膜厚を得る第４工程とを含む半
   導体装置の製造方法。