JPH028345B2

JPH028345B2 -

Info

Publication number: JPH028345B2
Application number: JP57212934A
Authority: JP
Inventors: Hiroshi Fukukita; Yoshifumi Tateda; Kuniaki Fukaya; Tsutomu Yano
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-12-03
Filing date: 1982-12-03
Publication date: 1990-02-23
Also published as: US4641260A; JPS59103169A

Description

【発明の詳細な説明】

産業上の利用分野本発明は超音波ドプラ血流計の検波出力などの
離散データ列のパワースペクトルを求めるデジタ
ル信号処理装置に関する。従来例の構成とその問題点超音波ドプラ血流計の検波出力は可聴周波数帯
に位置し、そのパワースペクトルを実時間で求め
るためにFFT（Fast Fourier Transform、高速
フーリエ変換）を基本アルゴリズムとする専用デ
ジタル信号処理装置が用いられている。例えば、
128点複素データ列のパワースペクトルを２ミリ
秒毎に求める超音波ドプラ血流計システムが知ら
れており、このシステムのFFTアルゴリズムの
演算ステツプ数が次のようになることも知られて
いる。実加減算 2368ステツプ実固定係数乗算 1152ステツプ従つて上記FFT演算を１ミリ秒で終了させる
ためには高速のデジタル乗算器が必要となる。こ
の条件に適したものとして実行時間100ナノ秒以
下の16ビツト乗算ICが市販されているが、高価
な特殊部品であり、かつ演算精度確保のためにビ
ツト長を自由に選ぶことができないという制約が
ある。一方、装置構成を単純にするためには浮動小数
点演算回路よりも固定小数点演算回路が適してい
るが、以下に述べる理由から不都合を生じる。す
なわち超音波ドプラ血流計では、血流中の赤血球
等より反射された微弱なエコー信号を血流速解析
の対象とするものであり、血管壁等からの強大な
エコー信号は不要な雑音となる。一般に両エコー
の信号強度差は30デシベル以上あるとされている
が、血管壁の移動速度が血流速度に比べてかなり
小さい場合にはこれらの不要な雑音のスペクトル
成分は低周波側にのみ分布することになりフイル
タにより除去することが可能である。しかし心臓
を検査する場合のように高速で移動する弁や壁か
らのエコー信号が混入する場合には、不要な雑音
のスペクトル成分は赤血球等よりの反射信号成分
が広く分布する高周波側にまで混入することにな
り、構成の簡単なフイルタにより雑音のみ除去す
ることは不可能である。更にフーリエスペクトル
値からパワースペクトル値を求めるためには次式
を実行する演算回路が必要となる。Ｐ＝X₂＋Y₂ ……(1) Ｘ；フーリエスペクトル実部Ｙ；〃虚部Ｐ；パワースペクトルこの式より、パワースペクトルの段階では上記
の不要な雑音に関する成分のレベルが非常に大き
くなる場合があることがわかる。従つてドプラ検
査の対象によつては固定小数点演算回路を用いた
のでは演算中にオーバフローを起こすという不都
合を生じることが多かつた。ところで、パワースペクトルを求めるための基
本アルゴリズムとしてFFTよりも更に演算ステ
ツプ数の少いWFTA（Winograd Fourier
Transform Algorithm）が注目されており、
WFTAの乗算ステツプ数はFFTの約1/3程度にな
ることが知られている。このWFTAを用いてド
プラ血流計の検波出力を求めるプログラムを作製
した例もあるが、汎用コンピユータ上で実行され
たものである。WFTAの特徴を十分に生かすた
めにはFFTの場合に見られるように、専用デジ
タル信号処理装置が必要であることも良く知られ
ているが、ドプラ血流計の検波出力の性質に合わ
せた専用の装置は従来報告されていない。発明の目的本発明は、以上のような従来の問題点を改善す
るためになされたもので、超音波ドプラ血流計の
検波出力のパワースペクトルを精度良く演算する
ことのできる簡易な構成のデジタル信号処理装置
を提供することを目的とする。発明の構成この目的を達成するために本発明は、デジタル
演算部の操作コードを発生するとともに、デジタ
ル演算部に対してデータの入力出を行なうメモリ
ー部のアドレスを発生する固定命令発生部と、デ
ジタル演算部への入力データバスのうち最適に選
ばれたビツト位置をアドレス入力とする２乗演算
データROMと、このアドレス入力の範囲を越え
るデータに対するオーバーフロー検出器とデジタ
ル飽和回路とを備えることにより、パワースペク
トルを求めるための基本アルゴリズムをFFTか
らWFTAに変更するのを可能にするとともに、
２乗演算の回路構成を簡略化したものである。実施例の説明以下に本発明を図面を用いて実施例と共に説明
する。第１図は本発明のデジタル信号処理装置の一実
施例を示すブロツク図である。１はクロツク信号発生器、２はゲートアレイで
あり各ブロツクへのタイミング信号を発生する。
３はカウンターでありその出力データは固定命令
発生部（ＲＭ）４のアドレス入力と接続され
る。固定命令発生部４のデータ出力は、Ａメモリ
READアドレスバス５、ＢメモリREADアドレ
スバス６、メモリWRITEアドレスバス７、操作
コードデータバス８に細分される。９，１０，１
１，１２はそれぞれアドレスラツチであり、かつ
その３ステート出力を制御することにより、
READ、WRITEアドレスをバスに多重化してＡ
メモリアドレスバス１３、Ｂメモリアドレスバス
１４を構成する。１５，１６はアドレスラツチで
あり、１７はＡメモリ、１８はＢメモリである。１９はラツチであり、２０は操作コードデコー
ダであり、そのマイクロ操作コード出力は、ラツ
チ２１，２２により所定のタイミング遅延を付与
された後、各ブロツクへ伝えられる。２３はＡメモリデータバス、２４はＢメモリデ
ータバス、２５，２６はALUステージレジスタ、
２７はALU（論理演算ユニツト）、２８はシフタ
（シフト論理回路）、２９は出力バス、３０，３１
はバツフア、３２は出力ポート、３３は入力ポー
トである。ALU２７とシフタ２８によりデジタ
ル演算部を構成している。以上の構成によりドプラ血流計のＡ／Ｄ変換さ
れた直交検波出力は入力ポート３３の出力を
ACTIVE（低インピーダンス、確定）にすること
により、バツフア３０，３１を経由してＡメモリ
１７、Ｂメモリ１８へ書込まれ、入力データ列と
して以後の演算に用いられる。このとき入力ポー
ト３３の出力コントロールはラツチ２１，２２よ
り出力される操作コードにより指定される。又両
メモリ１７，１８のアドレスはアドレスラツチ１
５，１６の出力であるWRITEアドレスにより指
定される。次に加減、シフト等の演算は以下のように行わ
れる。アドレスラツチ１５，１６の出力する
READアドレスにより読出されたＡメモリ１７、
Ｂメモリ１８の両データは、ALU２７、シフタ
２８により上記操作コードに従つて加算、減算あ
るいはシフト演算等が行われ、バツフア３０，３
１を経由して、アドレスラツチ１５，１６の出力
であるWRITEアドレスに従つてＡメモリ１７、
Ｂメモリ１８へ書込まれる。あるいは演算結果を
出力ポート３２を経由して外部へ出力することが
可能となる。このようにして固定命令発生部４の
命令内容すなわちプログラムに従つて、入力デー
タ列に対して種々の演算が可能となる。次に上記構成により120点複素データに対して
１ミリ秒程度でDFT（Discrete Fourier
Transform、離散フーリエ変換）演算が終了可
能となることを以下に示す。DFT演算のアルゴ
リズムはFFTよりも乗算回数の少いWFTAを用
いる。120点複素データの場合、WFTAの演算ス
テツプ数は次のようになることが知られている。実加算 2076ステツプ実固定係数乗算 288ステツプ一方、ｎビツト実固定係数の乗算は、係数のカ
ノニカルコード化によりALUとｎビツトシフタ
を用いて平均ｎ／５ステツプの加減、シフト演算
で実行可能であることが一例として知られてい
る。 120点複素データに対するWFTAの288ステツ
プの実固定係数乗算を語長16ビツトで実行する場
合には、ALUと４ビツトシフタを用いて約1600
ステツプの加減、シフト演算で処理されることが
判つた。もちろん16ビツトシフタを用いればステ
ツプ数は更に減少する。従つて、以上の条件のも
とでは120点複素データに対するWFTAは約3700
ステツプ（1600＋2076ステツプ）の加減、シフト
演算に変換される。これを１ミリ秒で終了させる
ためには１演算ステツプ当りの所用時間を約250
ナノ秒以下に抑える必要がある。１演算ステツプ
中のデータの流れは一例としてＡメモリ１７，Ｂ
メモリ１８のデータ読出し、ALUステージレジ
スタ２５，２６によるデータラツチ、ALU２７、
シフタ２８、バツフア３０，３１の出力伝播、Ａ
メモリ１７、Ｂメモリ１８へのデータ書込み、で
あるが以上に要する時間を標準のデジタルICを
用いて250ナノ秒以下にすることは十分可能であ
る。固定命令発生部４のデータ出力サイクルも演
算ステツプに合わす必要があるが、アクセスタイ
ム200ナノ秒程度の標準的なリードオンリメモリ
を用いて実現可能である。従つて以上に述べた構
成により120点複素データに対するWFTAを１ミ
リ秒で終了することが可能である。このようにして高価な乗算ICを用いなくても
ドプラ血流計の検波出力を実用的な時間内に処理
することが可能である。またALU２７とシフタ
２８の構成より明らかなようにデータ語長を20ビ
ツト、24ビツト……等の長さに変更する場合にも
デジタル乗算器に比べて対拠しやすい。次に第(1)式で示したパワースペクトルを求める
ための２乗演算を行う時のデータの流れを説明す
る。ALU２７のｎビツト入力データバスの一方
であるバス３４のビツト位置ｍ〜ｍ＋ｌ−１（ビ
ツト位置Ｏ＝LSB）はＲＭアドレスバス３
５によりｌビツト入力ｋビツト出力の２乗演算デ
ータＲＭ３６に接続される。３９はVF（オー
バフロー）検出器であり、ALU２７のバス３４
のビツト位置ｍ＋ｌ−１〜ｎ−１から成るVF
バス３８を入力とする。４０はデジタル飽和回路
であり、そのｊビツト飽和回路出力バス４１はシ
フタ２８の出力バス２９のビツト位置ｎ−ｊ〜ｎ
−１に接続されている。次に２乗演算実行時のバス３４とＲＭ出力バ
ス３７と飽和回路出力バス４１の状態を第１表に
示す。この時シフタ２８、入力ポート３３の出力
は当然HiZ（高インピーダンス）である。一例と
してｌ＝11、ｍ＝０、ｋ＝16、ｊ＝８とし、固定
小数点データを「２の補数」で表現する。この表
からバス３４のデータが２乗データＲＭ３６の
入力範囲を越えると出力はHiZ、デジタル飽和回
路４０の出力がACTIVE（低インピーダンス、確
定）となり、出力バス２９の上位側ｊ（＝８）ビ
ツトに7F（16進表現、２進表現では01111111）を
送出する。この時下位側８ビツトはフローテイン
グ状態でデータが不定となるが、上位側ビツトに
より十分大きな正の数が表現されており、実質上
デジタル的に２乗演算

【表】結果を飽和させている。この例ではｌ＝11ビツト
アドレス入力、ｋ＝16ビツト出力のＲＭが必要
となるが、2¹¹＝2048であるから、2048×８ビツ
ト（16K）ＲＭチツプ２個で簡単に構成でき
る。これは高速のデジタル乗算ICよりも安価で
ある。第２図は第１表を実現するための詳しいブロツ
ク図であり、第１図における２乗データＲＭ３
６、VF検出器３９、デジタル飽和回路４０を
標準のデジタルICで構成した一例である。 VF検出器３９は破線で囲まれた領域である。
信号線５１はALU２７のバス３４のビツト位置
15（MSB、符号ビツト）、信号線５２はビツト位
置14〜10、２乗演算データＲＭ３６のＲＭア
ドレスバス３５はビツト位置10〜０である信号線
51と52によりVFバス３８を構成する。 A1は５入力ANDゲート、Ｎ１は５入力Ｎ
Ｒゲート、NA2〜NA6は２入力NANDゲート、
I1、I2はインバータである。第１表よりVF発
生時、すなわちVF検出器３９の入力データが
全て０でない時又は全て１でない時には、NA4
の出力信号線５３は「０」レベルとなる。５４は
制御線であり第１図中にて既に発明したマイクロ
操作コードの１つである。制御線５４は２乗演算
実行時には「１」レベルとなり、シフタ２８の出
力はHiZとなる。従つて２乗演算実行時にVF
が発生するとNA6の出力は「０」レベルとなり、
デジタル飽和回路４０を構成する８入力バツフア
ーはACTIVEとなり、入力データ7F（O1111111）
を出力バス２９へ送出する。このために要する時
間はゲート５段の伝播とバツフア４０の出力確定
に要する時間であり、40ナノ秒以下が標準のデジ
タルICで十分実現できる。VFがない時はNA
４の出力は「１」レベルとなり、２乗演算データ
ＲＭ３６が選択される。２乗演算データＲＭ
３６としてはアクセスタイム50ナノ秒程度の標準
的なバイポーラＲＭが良い。以上の構成によ
り、１回の２乗演算に要する時間は、Ａメモリ１
７の読出しから書込み迄含めて250ナノ秒以下に
抑えることは十分可能であり、加減、シフト演算
の場合と同一値にできる。なお、制御線５４が「０」レベルの時は、シフ
タ２８の出力がアクテイブになつて加減、シフト
演算が出力される。このようにして第１表にもとずいて、すなわち
バス３５のビツト位置10〜０の範囲内に存在する
と予測した赤血球からの反射信号のフーリエスペ
クトル値を２乗演算データＲＭ３６により変換
し、16ビツトデータバスの全ビツトを用いてその
２乗結果を表現し、一方心臓の弁等からの強大な
反射信号のフーリエスペクトル値のようにＲＭ
３６の入力範囲を越えるものについてはVF検
出器３９によりそれを検出しデジタル飽和回路４
０によりデジタル的な飽和値を出力することが可
能になつた。すなわち、本実施例によれば、パワースペクト
ルを求めるための基本アルゴリズムをFFTから
WFTAに変更できるので、乗算ステツプ数がか
なり減ることになり、高速のデジタル演算ICを
用いなくてもFFTの場合と同程度の時間で演算
を処理することができる。すなわち、固定係数乗
算回路をALUとシフタの組合わせで安価に実現
することが可能となる。一方パワースペクトルを
求める時の２乗演算をALUとシフタで実行する
ためには回路構成が固定係数乗算回路に比べて複
雑になり、この２乗演算をリードオンリメモリで
構成するには大容量のものが必要となるが、本実
施例のようにドプラ血流計の検波出力の特徴に留
意すれば、小規模のリードオンリメモリで２乗演
算回路を実現することができる。すなわちスペク
トル値のあるレベル以上のものを雑音とみなし、
２乗演算出力を飽和させる構成、具体的にはデー
タバスの最適に選ばれたビツト位置をアドレス入
力とする２乗演算出力リードオンリメモリを用
い、上記アドレス入力範囲を越えるデータすなわ
ち雑音に対してはオーバフロー検出器とデジタル
飽和回路を付加し、出力を飽和させることによ
り、構成が簡略化される。なお本実施例ではALU２７の出力にシフタ２
８の入力を接続したが、両者の位置を入替え
ALUステージレジスタ２６の出力にシフタ２８
を配置し、シフタ２８の出力にALU２７の入力
を接続することも可能である。この場合には、２
乗演算データＲＭ３６、デジタル飽和回路４０
の各出力はALU２７の出力バスに接続される。また、上記実施例ではドプラ血流計の検波出力
の処理について説明したが、本発明はこれに限る
ことなく、データ列のあるレベル以上のスペクト
ル値を他のデータとして取り扱える信号の処理に
も適用できる。発明の効果以上説明したように本発明によれば、２乗演算
データＲＭとVF検出器とデジタル飽和回路
により、超音波ドプラ血流計の検波出力のパワー
スペクトル値が簡単な構成で精度良く求めること
が可能となつた。さらに、DFT計算時の固定係数乗算はALUと
シフタを用いることにより、標準的なデジタル
ICを用いてDFT演算とパワスペクトル計算が可
能となり、デジタル演算ICのような特殊な部品
を使用せずに装置全体が構成される。

【図面の簡単な説明】

第１図は本発明のデジタル信号処理回路の一実
施例を示すブロツク図、第２図は同実施例におけ
る２乗演算データROM、VF検出回路、デジ
タル飽和回路の詳細なブロツク図である。４……固定命令発生部、１５，１６……アドレ
スラツチ、１７，１８……メモリー部、２５，２
６……ALUステージレジスタ、２７……ALU、
２８……シフタ、３６……２乗演算データ
ROM、３９……VF検出器、４０……デジタ
ル飽和回路、３０，３１……バツフア、３２……
出力ポート、３３……入力ポート。

Claims

【特許請求の範囲】１デジタル演算部と、前記デジタル演算部に対
してデータの入出力を行うメモリー部と、前記デ
ジタル演算部の操作コード及び前記メモリー部の
アドレスを発生する固定命令発生部と、前記デジ
タル演算部の２組ある入力データバスの一方のｎ
ビツト入力データバスのビツト位置ｍ〜ｍ＋ｌ−
１をアドレス入力とし、前記デジタル演算部のｎ
ビツト出力データバスのビツト位置ｎ−ｋ〜ｎ−
１を出力データバスとするｌビツトアドレス入力
ｋビツト出力２乗演算データリードオンリメモリ
と、前記ｎビツト入力データバスのビツト位置ｍ
＋ｌ−１〜ｎ−１を入力とするオーバフロー検出
器と、前記ｎビツト出力データバスのビツト位置
ｎ−ｊ〜ｎ−１に出力を接続されるｊビツト出力
デジタル飽和回路とを有し（ただし、ｊ、ｋ、
ｌ、ｍ、ｎは自然数）、オーバーフロー検出器が、
２乗演算状態において前記２乗演算データリード
オンリメモリ又は前記デジタル飽和回路のいずれ
かを選択するように構成されていることを特徴と
するデジタル信号処理装置。２デジタル演算部が、論理演算ユニツトとシフ
ト論理回路とからなる特許請求の範囲第１項記載
のデジタル信号処理装置。