JPH027532A - 積層チャネル電界効果トランジスタ - Google Patents

積層チャネル電界効果トランジスタ

Info

Publication number
JPH027532A
JPH027532A JP1041477A JP4147789A JPH027532A JP H027532 A JPH027532 A JP H027532A JP 1041477 A JP1041477 A JP 1041477A JP 4147789 A JP4147789 A JP 4147789A JP H027532 A JPH027532 A JP H027532A
Authority
JP
Japan
Prior art keywords
layer
transistor
channel
conduction
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1041477A
Other languages
English (en)
Inventor
Erhard Kohn
エルハルト、コーン
Harold M Levy
ハロルド、エム、レビー
Hao Lee
ハオ、リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH027532A publication Critical patent/JPH027532A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は電界効果トランジスタ（ＦＥＴ）特にヘテロ
接合ＦＥＴに関する。
［従来の技術］ ＦＥＴデバイ３特にガリウムヒ素（ＧａＡｓ）構造を利
用するものは、無線周波数特にマイクロ波及びミリメー
トル波周波斂の増幅器として利用されている。かかるデ
バイスのメ１１の用途は高速デジタルスイッチングで利
用するための論理素子とゲートとである。かかる用途に
おいて有用な２種類のデバイスは金属半導体ＦＥＴ、特
に金属ショットキーゲートＦＥＴ　（ＭＥＳＦＥＴ）と
高電子移動度トランジスタ（ＨＥＭＴ）とである。
画形式のデバイスは例えば、フェリイ（Ｄａｖｉｄ　Ｋ
。
Ｆｅｒｒｙ　）編集、「ガリウムヒ素技術（Ｇａｌｌｉ
ｕｍＡｒｓｅｎｉｄｅ　Ｔｅｃｈｎｏｌｏｇｙ　）　Ｊ
　、ホワード　ケイ　サムズ（Ｈｏｗａｒｄ　Ｋ、　Ｓ
ａｗｓ）社、インデイアナポリスｉ’ｌｉ　、　　イン
デイアナ州、１９８５年、のような最近の文献の中で言
及されている。
この技術分野で認識されているように、マイクロ波及び
比較的高い周波数ではまた高速スイッチング用途に対し
ては、比較的低い周波数でまた低速スイッチング用途に
対して通常利用される回路インピーダンスに比べて、比
較的低いインピーダンスを有する回路を利用することが
一般に望ましい、従ってマイクロ波及び比較的高い周波
数でまた高速スイッチングを行うために半導体デバイス
から比較的大量の無線周波数（ＲＦ）電力を供給するこ
とは、一般に比較的大きい無線周波数電流の供給を意味
する。以下でｒＲＦＪとはかかる用途を含むことを意味
する。
ＨＥＭＴデバイスは有効なＲＦ比出力供給することがで
きる。しかしながらＨＥＭＴの性能は作動する電力レベ
ルに依存する。ＨＥＭＴの中ではドナーから比較的薄い
二次元の電子ガス（２ＤＥＧ）の中への電子キャリヤの
分離により、キャリヤの通路は容易な移動のために比較
的自由になっている。従って電子の速度は高く電力利得
も高い、しかしながらこの構成はまた電子の利用可能な
供給をも制限するので、ＲＦ出力電流は制限され従って
得られるＲＦ比出力制限される。こうして成るＲＦ出力
レベル以上でトランスコンダクタンスと電流利得遮断周
波数とが低下し始める。その結果出力レベルは限界に達
する。多チャネルの利用が電流駆動容量を増加するため
に試みられた。その結果生じた構成は非常に複雑である
（例えばヒロサカ（ＫＯ）ＩＫＩ　ＨＩＫＯＳＡＫＡ）
らの論文ｒ３０ＧＨｚ出力ＩＷのＨＥ　ＭＴ　（ａ　３
Ｏ−ＧＨｚ　１−ＷＰｏｗｅｒ　ＨＥＭＴ　）　Ｊ　、
アイトリプルイー　エレクトａｙ　　デバイス　レター
ズ（ＩＥＥＥ　ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ　Ｌｅｔ
ｔｅｒｓ）　、第ＥＤＬ−８巻、第１１号。
１９８７年１１月参照）、他の方法は超格子ゲートを利
用する（アーチ（Ｄ、　Ｋ、　Ａｒｃｈ）らの論文「超
格子変調ドーピングされた電界効果トランジスタの中の
超格子伝導（Ｓｕｐｅｒｌａｔｔｉｃｅ　ｃｏｎｄｕｃ
−ｔｉｏｎ　ｉｎ　５ｕｐｅｒｌａｔｔｉｃｅ　ｍｏｄ
ｕｌａｔｉｏｎ−ｄｏｐｅｄ　ｆｉｅｌｄ−ｅｆｆｅｃ
ｔ　ｔｒａｎｓｉｓｔｏｒｓ）　Ｊ　、ジャーナル　オ
ブ　アプライド　フィジックス（Ｊ、　Ａｐｐｌ、　Ｐ
ｈｙｓ、）、ｍ　６１　ａ　Ｅｉ　４　号、１９８７年
２月１５日。
第１５０３〜１５０９ページ参照）。
ＭＥＳＦＥＴ形のデバイスもまた有用な量のＲＦ主電力
生み出すことができる。しかしながらこのデバイスは周
波数に依存する性能を示す、このデバイスの中のチャネ
ルはドープされた不純物であり、このことはトランスコ
ンダクタンスヲ低下し雑音指数を悪くするキャリヤ分布
をもたらす、しかしながらトランスコンダクタンスと電
流利得遮断周波数とは一般にまず出力の増加と共に増加
する傾向にあり、典型的なＭＥＳＦＥＴ形のデバイスで
利用可能なＲＦ比出力、典型的なＨＥＭＴ形のデバイス
の性能がかなり低下してしまうようなＲＦ出力レベルを
超える比較的高い値に一般にとどまっている。こうして
ここにＭＥＳＦＥＴ形のデバイスとＨＥＭＴ形のデバイ
スとが−・前約に異なるＲＦ出力レベルでそれぞれ良好
なＲＦ性能を提供し、ＭＥＳＦＥＴが比較的高い出力レ
ベルで一般的に一層良好であることが認められる。
［発明が解決しようとする課題］ この発明は、ＭＥＳＨＥＴの特徴とＨＥＭＴの特徴とを
併せ持つＲＦ用積層チャネル電界効果トランジスタを提
供することを目的とする。
Ｌ課題を解決するための手段］ この発明の第１の特徴によれば、高電子移動度トランジ
スタ伝導チャネルと、固有の伝導チャネル及びこのチャ
ネルを通る伝導を制御するためのゲート電極を有する全
屈ショットキーゲート電界効果トランジスタとを備え、
前記ゲート電極が前記高電子移動度トランジスタ伝導チ
ャネルに関してこのチャネルを通る伝導を制御するよう
に配置されている。
この発明の第２の特徴によれば、積層チャネル電界効果
トランジスタはモノリシー、りな構造で形成されている
。
この発明の第３の特徴によれば、積層チャネル電界効果
トランジスタは共通のゲートにより制御されたそれぞれ
の伝導チャネルを有するＨＥＭＴ部分とＭＥＳＦＥＴ部
分とから成る。マイクロ波及び比較的高い無線周波数で
は、ＨＥＭＴ部分のドレン電流容量が上限に達する。Ｍ
ＥＳＦＥＴ部分がこの限界より大きいドレン電流容量の
供給を引き継ぐ。
この発明の第４の特徴によれば、積層チャネル電界効果
トランジスタは固有の伝導チャネルとこのチャネルを通
る伝導を制御するための制御ゲート電極とを有するＭＥ
ＳＦＥＴを備える。積層チャネル電界効果トランジスタ
は更に、ＨＥＭＴの固有の伝導チャネルの中の伝導がゲ
ート電極により制御されるように制御ゲート電極に関し
て配置された固有の伝導チャネルを有するＨＥＭＴをも
備える。
この発明の第５の特徴によれば、積層チャネル電界効果
トランジスタは共通の制御ゲート電極を有しガリウムヒ
素技術を用いてモノリシックに構成されたＭＥＳＦＥＴ
とＨＥＭＴとを備える。
この発明の第６の特徴によれば、積層チャネル電界効果
トランジスタは共通な制御ゲート電極を有するＭＥＳＦ
ＥＴとＨＥＭＴとを備え、ＨＥＭＴはＭＥＳＦＥＴより
少ないＲＦチャネル電流容量を有する。
この発明の第７の特徴によれば、積層チャネル電界効果
トランジスタは伝導チャネルのための第１の半導体層と
、第１の半導体層の上にかぶせられた伝導チャネルのた
めの第２の半導体層と、第１及び第２の半導体層のうち
の一方の層へ移動性のキャリヤを供給するためにこの層
に関連づけられ添加されたドナー層と、第１及び第２の
半導体層のそれぞれの中の伝導を制御するために第１及
び第２の半導体層のうちの一つの層の上にかぶせられた
ゲート電極とを備え、第１及び第２の半導体層の他方の
層はその内部に移動性のキャリヤを供給するための不純
物ドーパントを含む。
［実施例］ 図面はこの発明に基づく積層チャネル電界効果トランジ
スタの構造を概略的に示す、ソース及びドレンの接点等
は図示されていないが、この技術分野における最近慣用
されている方式による。
図面に示す実施例において、１０は半絶縁性のＧａＡｓ
基板（図示されていない）上に成長されたＧａＡｓバッ
ファ層である。バッファ層ｌＯは実質的にドープされて
いない。実質的にドープされていないアルミニウムガリ
ウムヒ素（ＡＩＧａＡｓ）から成る比較的薄いスペーサ
層１２がバッファ層ｌＯの上にかぶさっている。ＡｌＧ
ａＡｓのドープされた層１４がスペーサ層１２の上にか
ぶさっている。スペーサ層１２に隣接する層１４の部分
１６は比較的強くＮ形にドープされ（Ｎ＋）　、かつス
ペーサ層１２を通して層１０の中へ電子を供給し、こう
してスペーサ層１２に隣接する層ｌＯの頂部の中に二次
元の電子ガス（２ＤＥＧ）を形成する。これはＨＥＭＴ
の活性伝導チャネル領域である。供給源のドーパント原
子から移動キャリヤこの場合には電子を層ｌＯの活性チ
ャネル部分の中へこのように分離することにより、これ
らのチャネル電子は比較的容易に移動でき、チャネル電
子の制限された供給が制限効果を持ち始めるチャネル電
流限界までではあるが、ＲＦで改善された性能を伴なっ
て比較的高い走行速度をもたらす、スペーサ層１２の厚
さは、厚さが大きいほど分離が改善されそして移動度を
高めるが同時にチャネルの中の電子密度を減らすという
交換条件の中で選択される。スペーサ層１２は有効であ
るがどうしても必要といわけではない、スペーサ層１２
から離れた面に隣接する層１４の領域ｌａ　ｔ”’ｉ　
Ｐ形にドープされている。このＰ形ドーピングの効果は
、層１０の活性チャネルの中へ層１４から電子が移動す
るのを促進する電界を作りかつ表面への電子損失を−減
らすことである。
ＧａＡｓキャップとも呼ばれるＧａＡｓ層２０が層１４
の」二にかぶさっている。層２０は層１４に隣接する領
域２２の中では比較的強くＮ形にドープされ（Ｎ＋）、
また層１４から離れた面に隣接する領域２４の中では比
較的弱くＮ形にドープされている（Ｎ−）、領域２２の
中のドーピングはスパイク状ドーピングの形とするのが
有利である。層２０はＭＥＳＦＥＴのための伝導チャネ
ルを提供する。層１４の領域１８に関するＰ形ドーピン
グはまた、電子がＭＥＳＦＥＴのチャネルから比較的高
い密度のトラップを含む層１４の中へ注入されるのを防
ぐ傾向がある。
前記のそれぞれの伝導チャネルを有するＭＥＳＦＥＴと
ＨＥＭＴとの両者に対する制御電極を形成するゲート電
極２６が、層２０の上にかぶさり層２０と共にショット
キーダイオードを形成する。ゲートのための正確な位置
は四所エッチングにより得られる。接点（図示されてい
ない）がＭＥＳＦＥＴ及びＨＥＭＴのためのそれぞれの
ソース及びドレン電極を形成するために設けられる。Ｍ
ＥＳＦＥＴ及びＨＥＭＴのチャネルが電気的に並列に結
合合れるとき、共通のゲート電極の制御に従う積層チャ
ネルがＲＦで高いドレン電流容量まで良好な性能を有す
るデバイスをもたらす、ドナー中性化及び低電子移動度
を有するＡｌＧａＡｓの中の並列なＦＥＴの形成とによ
りＨＥＭＴの性能が低下するところまで出力レベルが増
加するとＭＥＳＦＥＴが引き継ぐ、こうしてＲＦドレン
電流容量と高い遮断周波数とが大きいドレン電流まで維
持される。結局比較的高い出力では最大ＲＦドレン電泣
はショットキー障壁ゲートダイオードの電圧降伏により
決定される。高い降伏電圧ダイオードは望ましくは例え
ば［キャメルダイオード」である。
デジタルの用途では同じ材料構造を利用するデプリーシ
ョン形のデバイスとエンハンスメント形のデバイスとを
有するのが有利である。積層された又は組み合わされＭ
ＥＳＦＥＴ−ＨＥＭＴデバイスをデプリーション形デバ
イスとして利用し。
−層深い場所に設けられたＨＥＭＴをエンハンスメント
形デバイスとして利用することにより、上記のことがこ
の発明において達成される。
一実施例を用いてこの発明を説明したが、この発明の広
い特性はこの実施例によって制限されないことは明らか
であり、特許請求の範囲により規定されたこの発明の範
囲から木質的に逸脱することなく種々の変更と置換とが
実施できることは当業者にとって自明である。
【図面の簡単な説明】
図面はこの発明に基づく積層チャネル電界効果トランジ
スタの一実施例の概略断面図である。 １０・・・第２の半導体層（バッファ層）１２・・・第
４の層（スペーサ層） １４・・・第１の半導体層 １６．１８，２２．２４・・・望域 ２０・・・第３の半導体層 ２６・・・ゲート電極 ８１１８）へ六人ヂ埋士冨村 沙。

Claims (1)

  1. 【特許請求の範囲】 １）高電子移動度トランジスタ伝導チャネルと、固有の
    伝導チャネル及びこのチャネルを通る伝導を制御するた
    めのゲート電極を有する金属ショットキーゲート電界効
    果トランジスタとを備え、前記ゲート電極が前記高電子
    移動度トランジスタ伝導チャネルに関してこのチャネル
    を通る伝導を制御するように配置されていることを特徴
    とする積層チャネル電界効果トランジスタ。 ２）モノリシック構造で構成されていることを特徴とす
    る請求項１記載のトランジスタ。 ３）前記モノリシック構造がガリウムヒ素を使用してい
    ることを特徴とする請求項２記載のトランジスタ。 ４）ゲート電極と、キャリヤを供給するための第１の半
    導体層と、内部に高電子移動度トランジスタ伝導チャネ
    ルを形成するように前記キャリヤを受け入れるために前
    記第１の半導体層に接近しかつこのチャネルを通る伝導
    が前記ゲート電極により制御されるように前記ゲート電
    極に関して配置されている第２の半導体層と、内部のド
    ープされた伝導チャネルを通る伝導が前記ゲート電極に
    より制御されるように前記ゲート電極に関して配置され
    ている第３の半導体層とを備えることを特徴とする積層
    チャネル電界効果トランジスタ。 ５）前記ゲート電極が前記第３の半導体層の一つの面と
    共にショットキー障壁を形成する金属であり、前記第１
    の半導体層がドープされたアルミニウムガリウムヒ素か
    ら成りかつ前記第２の半導体層に隣接する一つの面と前
    記ショットキー障壁を形成する面から離れた前記第３の
    半導体層の面に隣接する一つの面とを有し、前記第２の
    半導体層が実質的にドープされていないガリウムヒ素か
    ら成り、前記第３の半導体層がドープされたガリウムヒ
    素から成ることを特徴とする請求項４記載のトランジス
    タ。 ６）前記第１の半導体層が前記第２の半導体層に隣接す
    る領域をＮ形にドープされ、また前記第３の半導体層が
    Ｎ形にドープされていることを特徴とする請求項５記載
    のトランジスタ。 ７）前記第１の半導体層が前記第３の半導体層に隣接す
    る領域をＰ形にドープされていることを特徴とする請求
    項６記載のトランジス タ。 ８）実質的にドープされていないアルミニウムガリウム
    ヒ素から成り前記第１及び第２の層より十分薄くかつこ
    れらの層の間に挿入された第４の層を備えることを特徴
    とする請求項７記載のトランジスタ。 ９）前記第３の半導体層の中の前記伝導チャネルが前記
    高電子移動度トランジスタ伝導チャネルより大きい無線
    周波数電流容量を有することを特徴とする請求項５ない
    し８の一つに記載のトランジスタ。 １０）固有の伝導チャネル及びこのチャネルを通る伝導
    を制御するための制御ゲート電極を有する金属ショット
    キーゲート電界効果トランジスタと、固有の伝導チャネ
    ルを有する高電子移動度トランジスタとを備え、前記高
    電子移動度トランジスタの前記固有の伝導チャネルの中
    の伝導が前記ゲート電極により制御されるようにこのチ
    ャネルが前記制御ゲート電極に関して配置されているこ
    とを特徴とする積層チャネル電界効果トランジスタ。 １１）前記金属ショットキーゲート電界効果トランジス
    タと前記高電子移動度トランジスタとがガリウムヒ素技
    術を用いてモノリシックに構成されていることを特徴と
    する請求項１０記載のトランジスタ。 １２）前記金属ショットキーゲート電界効果トランジス
    タが前記高電子移動度トランジスタより大きい無線周波
    数チャネル電流容量を有することを特徴とする請求求項
    １１記載のトランジスタ。 １３）伝導チャネルのための第１の半導体層と、前記第
    １の半導体層の上にかぶせられた伝導チャネルのための
    第２の半導体層と、前記 第１及び第２の半導体層のうちの一方の層の内部に固有
    の伝導チャネルを形成するためにこの層へ移動性のキャ
    リヤを供給するためにこの層に関連づけられ添加された
    ドナー層 と、前記第１及び第２の半導体層のそれぞれの中に形成
    された前記それぞれの伝導チャネルの中の伝導を制御す
    るために前記第１及び第２の半導体層のうちの一方の層
    の上にかぶせられたゲート電極手段とを備え、前記第１
    及び第２の半導体層の他方の層がその内部に固有の伝導
    チャネルを形成するためにその内部に移動性のキャリヤ
    を供給するための不純物ドーパントを含むことを特徴と
    する積層 チャネル電界効果トランジスタ。 １４）ガリウムヒ素から成る第１の層と、アルミニウム
    ガリウムヒ素から成り前記第１の層の上にかぶせられ前
    記第１の層の近くに第１の導電形の領域を有しまた前記
    第１の層から離れて第２の導電形の領域を有する第２の
    層 と、ガリウムヒ素から成り前記第２の層の上にかぶせら
    れ前記第２の層の近くに前記第１の導電形の比較的強く
    ドープされた領域を有する第３の層と、前記第３の層の
    上にかぶせられた金属ゲート手段とを備えることを特徴
    とする複合電界効果トランジスタ。 １５）アルミニウムガリウムヒ素から成り前記第１及び
    第２の層の間に挿入されたスペーサ層を備えることを特
    徴とする請求項１４記載のトランジスタ。 １６）前記スペーサ層が前記第２及び第３の層に比べて
    比較的薄いことを特徴とする請求項 １５記載のトランジスタ。 １７）前記第１の層と前記スペーサ層とが実質的にドー
    プされていないことを特徴とする請求項１６記載のトラ
    ンジスタ。 １８）前記層がエピタキシャル成長されていることを特
    徴とする請求項１７記載のトランジスタ。 １８）高電子移動度トランジスタと金属ショットキーゲ
    ートトランジスタとを備え、前記高電子移動度トランジ
    スタと前記金属ショット キーゲートトランジスタのそれぞれが固有の伝導チャネ
    ルを有する複合電界効果トランジスタにおいて、実質的
    にドープされていないガリウムヒ素から成る第１の層と
    、実質的にドープされていないアルミニウムガリウムヒ
    素から成り前記第１の層の上にかぶせられた第２の層と
    、アルミニウムガリウムヒ素から成り前記第２の層の上
    にかぶせられ前記第２の層の近くに第１の導電形の比較
    的強くドープされた第１の領域を有しまた前記第２の層
    から離れて第２の導電形のドープされた第２の領域を有
    する第３の層と、ガリウムヒ素から成り前記第３の層の
    上にかぶせられ前記 第３の層の近くに前記第１の導電形の比較的強くドープ
    された第１の領域を有しまた前記第３の層から離れて前
    記第１の導電形の比較的弱くドープされた第２の領域を
    有する第４の層と、前記それぞれの伝導チャネルの中の
    伝導を制御するために前記第４の層の上にかぶせられた
    ゲート手段とを備え、前記第３の層の前記第１の領域は
    変調ドーピングにより第１の層の内部に前記高電子移動
    度トランジスタの前記固有のチャネルを形成するために
    二次元の電子ガスを形成するように前記第１の層にキャ
    リヤを供給し、前記第２の層は前記第１及び第３の層の
    間のスペーサとして働くように前記第３の層に比べて比
    較的薄くそれにより前記キャリヤが第２の層を通して供
    給され、また前記第３の層の前記第２の導電形のドープ
    された第２の領域は、前記第１の層へ供給されるように
    前記キャリヤを駆動しかつ前記キャリヤが前記第１の層
    から離れる方向へ移動する傾向を減少するような電界を
    作り、前記第４の層は前記金属ショットキーゲート電界
    効果トランジスタの前記固有の伝導チャネルを内部に形
    成されていることを特徴とする複合電界効果トランジス
    タ。 ２０）前記第１の導電形がＮ形であり、前記第２の導電
    形がＰ形であることを特徴とする請求項１９記載のトラ
    ンジスタ。 ２１）前記ゲート手段が金属ゲート電極から成ることを
    特徴とする請求項２０記載のトランジスタ。 ２２）前記それぞれの伝導チャネルがそれぞれソース及
    びドレン接続部の間で電気的に並列に結合されているこ
    とを特徴とする請求項 １９ないし２１の一つに記載のトランジス タ。
JP1041477A 1988-02-22 1989-02-21 積層チャネル電界効果トランジスタ Pending JPH027532A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15851888A 1988-02-22 1988-02-22
US158518 1988-02-22

Publications (1)

Publication Number Publication Date
JPH027532A true JPH027532A (ja) 1990-01-11

Family

ID=22568507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1041477A Pending JPH027532A (ja) 1988-02-22 1989-02-21 積層チャネル電界効果トランジスタ

Country Status (2)

Country Link
EP (1) EP0334006A1 (ja)
JP (1) JPH027532A (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150680A (en) * 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7901994B2 (en) 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US20060017064A1 (en) 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7355215B2 (en) 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US7161194B2 (en) 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7626217B2 (en) 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168677A (ja) * 1983-03-14 1984-09-22 Fujitsu Ltd 半導体装置及びその製造方法
JPH084138B2 (ja) * 1986-05-23 1996-01-17 日本電気株式会社 半導体装置
FR2600821B1 (fr) * 1986-06-30 1988-12-30 Thomson Csf Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative

Also Published As

Publication number Publication date
EP0334006A1 (en) 1989-09-27

Similar Documents

Publication Publication Date Title
JPH027532A (ja) 積層チャネル電界効果トランジスタ
US5479033A (en) Complementary junction heterostructure field-effect transistor
US4568958A (en) Inversion-mode insulated-gate gallium arsenide field-effect transistors
US4641161A (en) Heterojunction device
US20130032860A1 (en) HFET with low access resistance
JPH0371776B2 (ja)
US4652896A (en) Modulation doped GaAs/AlGaAs field effect transistor
JPS62274783A (ja) 半導体装置
US4903091A (en) Heterojunction transistor having bipolar characteristics
US5670804A (en) PN-junction gate FET
JPH023540B2 (ja)
US4965645A (en) Saturable charge FET
US7208777B1 (en) Field-effect semiconductor device
JP3761203B2 (ja) セルフ・ド−プ相補性電界効果トランジスタ
JPH04225533A (ja) 電界効果トランジスタ
JP2000208753A (ja) 半導体装置とその製造方法
JPH0261149B2 (ja)
JP2553673B2 (ja) 電界効果トランジスタ
JPH09307100A (ja) 電界効果型半導体装置
JPH0715018A (ja) 電界効果トランジスタ
JP2001127281A (ja) 半導体装置
JP3006792B2 (ja) ヘテロ構造電界効果トランジスタ
JP2680821B2 (ja) ヘテロ構造電界効果トランジスタ
JP2876749B2 (ja) 半導体装置
JPS6196770A (ja) 半導体装置