JPH025423A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH025423A JPH025423A JP15470988A JP15470988A JPH025423A JP H025423 A JPH025423 A JP H025423A JP 15470988 A JP15470988 A JP 15470988A JP 15470988 A JP15470988 A JP 15470988A JP H025423 A JPH025423 A JP H025423A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicide
- resistance
- wiring
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 24
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000013508 migration Methods 0.000 abstract description 14
- 230000005012 migration Effects 0.000 abstract description 13
- 229910020968 MoSi2 Inorganic materials 0.000 abstract description 5
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 abstract description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 abstract description 2
- 229910000838 Al alloy Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 54
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005324 grain boundary diffusion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- JLYXXMFPNIAWKQ-UHFFFAOYSA-N γ Benzene hexachloride Chemical compound ClC1C(Cl)C(Cl)C(Cl)C(Cl)C1Cl JLYXXMFPNIAWKQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に半導体集積回路を形
成するＡｌ配線の高信頼化に適用して有効な技術に関す
るものである。
成するＡｌ配線の高信頼化に適用して有効な技術に関す
るものである。
従来より、半導体基板上に形成される集積回路の配線材
料には、電気抵抗が低い、シリコン酸化膜との密着性が
良い、加工が容易である、などの理由からアルミニウム
（Ａ／２）が用いられてきたが、集積回路の高密度化に
伴う配線パターンの微細化とともに、エレクトロマイグ
レーションやストレスマイグレーションに起因するＡｌ
配線の信頼性低下が顕著になってきた。
料には、電気抵抗が低い、シリコン酸化膜との密着性が
良い、加工が容易である、などの理由からアルミニウム
（Ａ／２）が用いられてきたが、集積回路の高密度化に
伴う配線パターンの微細化とともに、エレクトロマイグ
レーションやストレスマイグレーションに起因するＡｌ
配線の信頼性低下が顕著になってきた。
Ａｌ配線のエレクトロマイグレーション対策として、例
えば株式会社サイエンスフォーラム、昭和５８年１１月
２８日発行、「超ＬＳＩハンドブックＪＰ１２３〜Ｐ１
３０などに記載があるように、Ａｌ中にＣｕを添加する
方法が知られている。
えば株式会社サイエンスフォーラム、昭和５８年１１月
２８日発行、「超ＬＳＩハンドブックＪＰ１２３〜Ｐ１
３０などに記載があるように、Ａｌ中にＣｕを添加する
方法が知られている。
これは、Ｃｕを添加することによって、Ａ１０粒界にＣ
ｕが析出し、Ａ！原子の粒界拡散が抑制されるからであ
る。
ｕが析出し、Ａ！原子の粒界拡散が抑制されるからであ
る。
また、Ａｌ配線のストレスマイグレーションを防止する
には、ストレスマイグレーション耐性が極めて高いＭｏ
Ｓ ｉ２、ＷＳ ｉ２ などのシリサイド上にＡ！を
積層するＡｆ／シリサイド二層構造が有効であるとされ
ている。
には、ストレスマイグレーション耐性が極めて高いＭｏ
Ｓ ｉ２、ＷＳ ｉ２ などのシリサイド上にＡ！を
積層するＡｆ／シリサイド二層構造が有効であるとされ
ている。
ところが、本発明者の検討によれば、従来より採用され
ているＡｌｌシリサイドニ層構造配線は、充分なストレ
スマイグレーション耐性が得られない、という問題があ
る。
ているＡｌｌシリサイドニ層構造配線は、充分なストレ
スマイグレーション耐性が得られない、という問題があ
る。
これは、ＡＩｌ／シリサイドニ屡構造閉構造配線、シリ
サイド層の膜厚を厚くすることによって、ストレスマイ
グレーション耐性は確かに向上するが、その反面、シリ
サイドの抵抗値がＡｌよりも高いため、シリサイド層の
膜厚を厚くすると、シリコン基板と配線とのコンタクト
を取る際や、上層の配線と下層の配線とのコンタクトを
取る際のコンタクト抵抗が増大してしまうため、やむを
得ず、シリサイド層の膜厚を薄くしているからである。
サイド層の膜厚を厚くすることによって、ストレスマイ
グレーション耐性は確かに向上するが、その反面、シリ
サイドの抵抗値がＡｌよりも高いため、シリサイド層の
膜厚を厚くすると、シリコン基板と配線とのコンタクト
を取る際や、上層の配線と下層の配線とのコンタクトを
取る際のコンタクト抵抗が増大してしまうため、やむを
得ず、シリサイド層の膜厚を薄くしているからである。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、ストレスマイグレーション耐性の高い
ＡＩｌ配線構造を提供することにある。
り、その目的は、ストレスマイグレーション耐性の高い
ＡＩｌ配線構造を提供することにある。
本発明の前記性びにその他の目的と新規な特徴は、本明
細書の記述および添付図面から明らかになるであろう。
細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、半導体基板上に形成される集積回路の配線の
一部をシリサイド／Ａｌ／シリサイドの三層構造とする
半導体装置である。
一部をシリサイド／Ａｌ／シリサイドの三層構造とする
半導体装置である。
上記した手段によれば、下層のシリサイドの膜厚を厚く
することなく、シリサイドの膜厚を厚くすることができ
るので、上下層の配線間または基板と配線とのコンタク
ト抵抗を増大させることがなく、シかも、ストレスマイ
グレーション耐性が高い配線構造が得られる。
することなく、シリサイドの膜厚を厚くすることができ
るので、上下層の配線間または基板と配線とのコンタク
ト抵抗を増大させることがなく、シかも、ストレスマイ
グレーション耐性が高い配線構造が得られる。
第１図は、本発明の一実施例である半導体装置を示す半
導体基板の部分断面図、第２図は、この半導体基板の要
部拡大断面図である。
導体基板の部分断面図、第２図は、この半導体基板の要
部拡大断面図である。
本実施例は、ＭＯ３形半導体装置に適用されたものであ
り、第２図に示すように、ｐ形シリコン単結晶からなる
半導体基板（以下、基板という）１の主面には、５ｘＯ
ｉ からなるフィールド絶縁膜２がＬＯＣＯ３法（選択
酸化法）などを用いて形成され、このフィールド絶縁膜
２で囲まれたトランジスタ形成領域には、ＭＯＳ−ＦＥ
Ｔのソース・ドレイン電極を構成するｎ形波散層３．３
と、ポリサイドなどからなるゲート電極４とが形成され
ている。
り、第２図に示すように、ｐ形シリコン単結晶からなる
半導体基板（以下、基板という）１の主面には、５ｘＯ
ｉ からなるフィールド絶縁膜２がＬＯＣＯ３法（選択
酸化法）などを用いて形成され、このフィールド絶縁膜
２で囲まれたトランジスタ形成領域には、ＭＯＳ−ＦＥ
Ｔのソース・ドレイン電極を構成するｎ形波散層３．３
と、ポリサイドなどからなるゲート電極４とが形成され
ている。
上記フィールド絶縁膜２およびＭＯＳ−ＦＥＴの上層に
は、リンケイ酸ガラス（Ｐ Ｓ Ｇ）やホウ素リンケイ
酸ガラス（ＢＰＳＧ）などからなる絶縁膜５が被着され
、この絶縁膜５の上層にパターン形成された第−層圧線
６と前記ｎ形波散層３とが、コンタクトホール７を介し
て互いに接続されている。
は、リンケイ酸ガラス（Ｐ Ｓ Ｇ）やホウ素リンケイ
酸ガラス（ＢＰＳＧ）などからなる絶縁膜５が被着され
、この絶縁膜５の上層にパターン形成された第−層圧線
６と前記ｎ形波散層３とが、コンタクトホール７を介し
て互いに接続されている。
上記第−層圧線６は、第１図に示すように、三層構造を
なし、その上下層は、ストレスマイグレーション耐性の
高いＭｏＳｉ２ （モリブデンシリサイド）層３ａ、３
ｂによって構成され、また、中間層は、ＭＯＳｉ２より
も抵抗値の低いＡ１合金層９によって構成されている。
なし、その上下層は、ストレスマイグレーション耐性の
高いＭｏＳｉ２ （モリブデンシリサイド）層３ａ、３
ｂによって構成され、また、中間層は、ＭＯＳｉ２より
も抵抗値の低いＡ１合金層９によって構成されている。
ここで、下層のＭｏ５１２層８ａは、その膜厚が１５ｎ
ｍ以下と薄く、第−層圧線６とｎ形波散層３とのコンタ
クト抵抗が増大しないようになっている。
ｍ以下と薄く、第−層圧線６とｎ形波散層３とのコンタ
クト抵抗が増大しないようになっている。
また、Ａ１合金層９は、ＡＪ７−Ｃｕ合金からなり、第
−層圧８６のエレクトロマイグレーション耐性が向上す
るようになっている。
−層圧８６のエレクトロマイグレーション耐性が向上す
るようになっている。
このように、第−層圧線６を薄いＭｏＳｉ２層８ａと、
Ａ１合金層９と、ＭＯＳｉ２ 層８ｂと（７）三層で構
成することにより、基板１とのコンタクト抵抗を増大さ
せることなく、第−層圧線６のストレスマイグレーショ
ン耐性およびエレクトロマイグレーション耐性を向上さ
せることができる。
Ａ１合金層９と、ＭＯＳｉ２ 層８ｂと（７）三層で構
成することにより、基板１とのコンタクト抵抗を増大さ
せることなく、第−層圧線６のストレスマイグレーショ
ン耐性およびエレクトロマイグレーション耐性を向上さ
せることができる。
次に、この第−層圧線６の上層には、ＰＳＧやＢＰＳＧ
などからなる層間絶縁膜１０が被着され、この層間絶縁
膜１０の上層にパターン形成された第二層配線１１と前
記第−層圧線６とが、コンタクトホール１２を介して互
いに接続されている。
などからなる層間絶縁膜１０が被着され、この層間絶縁
膜１０の上層にパターン形成された第二層配線１１と前
記第−層圧線６とが、コンタクトホール１２を介して互
いに接続されている。
基板１の最上層には、ＰＳＧやＢＰＳＧなどからなるパ
ッシベーション膜１３が被着され、その一部を開孔して
形成した電極パッド１４には、八β、ＡｕあるいはＣｕ
などからなるワイヤ１５がボンディングされている。
ッシベーション膜１３が被着され、その一部を開孔して
形成した電極パッド１４には、八β、ＡｕあるいはＣｕ
などからなるワイヤ１５がボンディングされている。
なお、上記第二層配線１１は、図示しない二層構造をな
し、例えば、その下層がＭｏＳｉ２ によって、また、
上層がＡβ−Ｃ１１合金などによって構成されている。
し、例えば、その下層がＭｏＳｉ２ によって、また、
上層がＡβ−Ｃ１１合金などによって構成されている。
これは、電極パッド１４にワイヤ１５をボンディングす
る際の接続強度の低下を防止するため、第二層配線１１
の表面をＡｌ系の金属で構成する必要があるためである
。
る際の接続強度の低下を防止するため、第二層配線１１
の表面をＡｌ系の金属で構成する必要があるためである
。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
例えば、前記実施例の半導体装置は、第−層および第二
層からなる二層配線構造のＭＯ３形半導体装置であった
が、これに限定されるものではなく、三層またはそれ以
上の多層配線構造を有するＭＯＳ形やバイポーラ形半導
体装置に適用することができる。
層からなる二層配線構造のＭＯ３形半導体装置であった
が、これに限定されるものではなく、三層またはそれ以
上の多層配線構造を有するＭＯＳ形やバイポーラ形半導
体装置に適用することができる。
これらの場合も、電極パッドが形成される最上層の配線
を除いた他の配線をシリサイド／Δｌ／シリサイドの三
層構造とすることにより、コンタクト抵抗を増大させる
ことなく、配線のストレスマイグレーション耐性を向上
させることができる。
を除いた他の配線をシリサイド／Δｌ／シリサイドの三
層構造とすることにより、コンタクト抵抗を増大させる
ことなく、配線のストレスマイグレーション耐性を向上
させることができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、半導体基板上に形成される集積回路の配線の
一部をシリサイド／Ａｉ／シリサイドの三層構造とする
ことにより、コンタクト抵抗を増大させることなく、配
線のストレスマイグレーション耐性を向上させることが
できる。
一部をシリサイド／Ａｉ／シリサイドの三層構造とする
ことにより、コンタクト抵抗を増大させることなく、配
線のストレスマイグレーション耐性を向上させることが
できる。
第１図は本発明の一実施例である半導体装置を示す半導
体基板の部分断面図、 第２図はこの半導体基板の要部拡大断面図である。 １・・・半導体基板、２・・・フィールド絶縁膜、３・
・・ｎ形波散層、４・・・ゲート電極、５・・・絶縁膜
、６・・・第−層圧線、７，１２・・・コンタクトホー
ル、３ａ、３ｂ・・・ＭｏＳｉ２層、９・・・Ａ１合金
層、１０・・・層間絶縁膜、１１・・・第二層配線、１
３・・・バッシベーンヨン膜、１４・・・電極パッド、
１５・・・ワイヤ。 第１図 第２図
体基板の部分断面図、 第２図はこの半導体基板の要部拡大断面図である。 １・・・半導体基板、２・・・フィールド絶縁膜、３・
・・ｎ形波散層、４・・・ゲート電極、５・・・絶縁膜
、６・・・第−層圧線、７，１２・・・コンタクトホー
ル、３ａ、３ｂ・・・ＭｏＳｉ２層、９・・・Ａ１合金
層、１０・・・層間絶縁膜、１１・・・第二層配線、１
３・・・バッシベーンヨン膜、１４・・・電極パッド、
１５・・・ワイヤ。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に形成された集積回路の配線の一部が
シリサイド／アルミニウム／シリサイドからなる三層構
造を備えていることを特徴とする半導体装置。 ２、シリサイド／アルミニウム／シリサイドからなる三
層構造配線における下層のシリサイドの膜厚が上層のシ
リサイドの膜厚よりも薄いことを特徴とする請求項１記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154709A JP2947800B2 (ja) | 1988-06-24 | 1988-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154709A JP2947800B2 (ja) | 1988-06-24 | 1988-06-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH025423A true JPH025423A (ja) | 1990-01-10 |
| JP2947800B2 JP2947800B2 (ja) | 1999-09-13 |
Family
ID=15590244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63154709A Expired - Fee Related JP2947800B2 (ja) | 1988-06-24 | 1988-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2947800B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01207952A (ja) * | 1988-02-16 | 1989-08-21 | Seiko Epson Corp | 半導体装置の電極配線 |
-
1988
- 1988-06-24 JP JP63154709A patent/JP2947800B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01207952A (ja) * | 1988-02-16 | 1989-08-21 | Seiko Epson Corp | 半導体装置の電極配線 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2947800B2 (ja) | 1999-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62154778A (ja) | モノリシック集積回路の製造方法 | |
| JPH025423A (ja) | 半導体装置 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP2757780B2 (ja) | 半導体装置 | |
| JP2002353221A (ja) | 半導体装置およびその製造方法 | |
| JPH0418760A (ja) | 半導体装置 | |
| JP2945010B2 (ja) | 半導体装置 | |
| JP2897313B2 (ja) | 配線形成法 | |
| JPH0417338A (ja) | 半導体装置 | |
| JP2987905B2 (ja) | 半導体装置 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JPH01298743A (ja) | 半導体装置 | |
| JPH0555203A (ja) | 半導体装置 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPH0334545A (ja) | 半導体装置の製造方法 | |
| JPH03250627A (ja) | 半導体装置及びその製造方法 | |
| JPS61218144A (ja) | 電極・配線構造 | |
| JPH0499324A (ja) | 半導体装置 | |
| JPH04162531A (ja) | 半導体装置の製造方法 | |
| JPH04354132A (ja) | 半導体装置 | |
| JPH01233739A (ja) | 半導体装置の製造方法 | |
| JPH0263169A (ja) | 半導体装置 | |
| JPS61120442A (ja) | 半導体装置 | |
| JPS6039847A (ja) | 半導体装置 | |
| JPH02206123A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |