JPH0249461A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPH0249461A
JPH0249461A JP63200494A JP20049488A JPH0249461A JP H0249461 A JPH0249461 A JP H0249461A JP 63200494 A JP63200494 A JP 63200494A JP 20049488 A JP20049488 A JP 20049488A JP H0249461 A JPH0249461 A JP H0249461A
Authority
JP
Japan
Prior art keywords
substrate potential
memory cell
generation circuit
potential generation
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63200494A
Other languages
English (en)
Other versions
JPH0724298B2 (ja
Inventor
Shigeji Tonishi
遠西　繁治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63200494A priority Critical patent/JPH0724298B2/ja
Priority to EP89308106A priority patent/EP0354784B1/en
Priority to DE68919155T priority patent/DE68919155T2/de
Priority to KR1019890011313A priority patent/KR940006993B1/ko
Priority to US07/391,891 priority patent/US5022005A/en
Publication of JPH0249461A publication Critical patent/JPH0249461A/ja
Publication of JPH0724298B2 publication Critical patent/JPH0724298B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基板電位発生回路とダイナミックメモリセルを
有する半導体記憶装置に関し、特に基板電位発生回路の
レイアウトに関する。
〔従来の技術〕
従来の基板電位発生回路を有する半導体記憶装置では、
基板電位発生回路からのメモリセルへの電子の注入量が
、メモリセルへの書き送電荷量に対して無視できる程度
であった為、基板電位発生回路の配置については特には
考慮されていなかった。
〔発明が解決しようとする課題〕
ダイナミックメモリ及びダイナミックメモリセルを有す
る半導体集積回路は高集積化に伴い、１メモリセルのサ
イズも縮小してくる為、ｌメモリセルの１コンデンサー
に書き込むことのできる電荷量の最大値は減少してくる
。一方、高集積化に伴うメモリ容量の増大により個々の
素子サイズは縮小していくものの、チップサイズは漸増
してくる為、所定の基板電位を得る為には、基板電位発
生回路の能力をあげていかなくてはならない。すなわち
基板電位発生回路からの電子の注入量はチップサイズに
伴って漸増してくることになる。
以上のことから特に１人カビット以上のダイナミックメ
モリにおいては、基板電位発生回路からのメモリセルへ
の電子の注入が無視できない値となり、しばしば基板電
位発生回路近傍のメモリセルにおいて書き込みデータ二
の逆転がおこるという問題が発生する。
〔課題を解決するための手段〕
本発明の半導体記憶装置は、基板電位発生回路とダイナ
ミックメモリセルを有し、この基板電位発生回路を複数
個に分割しているということを特徴とする。
〔実施例〕
本発明について図面を参照にして説明する。１は半導体
記憶装置の１デバイスを示し、２はメモリセル部、３は
基板電位発生回路が配置される場所を示す。従来は、基
板電位発生回路３は１つしかなかったのに対し、本実施
例では２つに分割して設けられている。
第２図は本発明の実施例２を示す。１は半導体記憶装置
の１デバイスを示し、２はメモリセル部、３は基板電位
発生回路が配置される場所を示す。
本実施例では基板電位発生回路３を４つに分割して設け
ている為、実施例１に比してさらに電子の注入量を低減
することができるが、同時にその分だけチップサイズが
大きくなるという点がある。
実施例１は、可能な限り小さいチップサイズを要求する
汎用のダイナミックＲＡＭに適するのに対し、本実施例
２はビデオＲＡＭのようにメモリセル以外の周辺回路部
の面積比が大きなデバイスや、チップサイズの大きなデ
バイスに適する。
〔発明の効果〕
以上説明したように、本発明は、基板電位発生回路を複
数個に分割して１個、１個の能力を下げることにより、
メモリセルへの基板電位発生回路からの電子の注入量を
減少させ、メモリセルの誤動作を防ぐという効果がある
。
【図面の簡単な説明】
第１図は本発明の実施例１を示す図、第２図は本発明の
実施例２を示す図である。 １・・・・・・半導体記憶装置の１デバイス、２・・・
・・・メモリセル部が配置される場所、３・・・・・・
基板電位発生回路が配置される場所。 代理人　弁理士　　内　原　　　晋

Claims (1)

    【特許請求の範囲】
  1. 基板電位発生回路とダイナミックメモリセルを有する半
    導体集積回路回路において、該基板電位発生回路を複数
    個に分割して配置していることを特徴とする半導体記憶
    装置。
JP63200494A 1988-08-10 1988-08-10 半導体記憶装置 Expired - Lifetime JPH0724298B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63200494A JPH0724298B2 (ja) 1988-08-10 1988-08-10 半導体記憶装置
EP89308106A EP0354784B1 (en) 1988-08-10 1989-08-09 Semiconductor memory device having plural biasing circuits for substrate
DE68919155T DE68919155T2 (de) 1988-08-10 1989-08-09 Halbleiterspeicheranordnung mit verschiedenen Substrat-Vorspannungsschaltungen.
KR1019890011313A KR940006993B1 (ko) 1988-08-10 1989-08-09 반도체 메모리 장치
US07/391,891 US5022005A (en) 1988-08-10 1989-08-10 Semiconductor memory device having plural biasing circuits for substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63200494A JPH0724298B2 (ja) 1988-08-10 1988-08-10 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH0249461A true JPH0249461A (ja) 1990-02-19
JPH0724298B2 JPH0724298B2 (ja) 1995-03-15

Family

ID=16425255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63200494A Expired - Lifetime JPH0724298B2 (ja) 1988-08-10 1988-08-10 半導体記憶装置

Country Status (5)

Country Link
US (1) US5022005A (ja)
EP (1) EP0354784B1 (ja)
JP (1) JPH0724298B2 (ja)
KR (1) KR940006993B1 (ja)
DE (1) DE68919155T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2626160B2 (ja) * 1990-04-27 1997-07-02 日本電気株式会社 半導体メモリ
DE69028625T2 (de) * 1990-06-12 1997-01-30 Fujitsu Ltd Dynamische Speichereinrichtung mit wahlfreiem Zugriff
US5159206A (en) * 1990-07-31 1992-10-27 Tsay Ching Yuh Power up reset circuit
JP2724919B2 (ja) * 1991-02-05 1998-03-09 三菱電機株式会社 基板バイアス発生装置
JPH04255989A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp 半導体記憶装置および内部電圧発生方法
JP3313383B2 (ja) * 1991-06-27 2002-08-12 日本電気株式会社 読み出し専用記憶装置
EP0564204A3 (en) * 1992-03-30 1994-09-28 Mitsubishi Electric Corp Semiconductor device
KR950006067Y1 (ko) * 1992-10-08 1995-07-27 문정환 반도체 메모리 장치
US6031411A (en) * 1993-06-28 2000-02-29 Texas Instruments Incorporated Low power substrate bias circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5590139A (en) * 1978-12-27 1980-07-08 Fujitsu Ltd Substrate bias generating circuit
JPS58114392A (ja) * 1981-12-07 1983-07-07 Fujitsu Ltd 半導体記憶装置
US4760560A (en) * 1985-08-30 1988-07-26 Kabushiki Kaisha Toshiba Random access memory with resistance to crystal lattice memory errors
JPH01278059A (ja) * 1988-04-28 1989-11-08 Nec Corp 半導体集積回路装置

Also Published As

Publication number Publication date
DE68919155T2 (de) 1995-06-08
US5022005A (en) 1991-06-04
JPH0724298B2 (ja) 1995-03-15
EP0354784A2 (en) 1990-02-14
DE68919155D1 (de) 1994-12-08
EP0354784B1 (en) 1994-11-02
EP0354784A3 (en) 1991-12-11
KR900003886A (ko) 1990-03-27
KR940006993B1 (ko) 1994-08-03

Similar Documents

Publication Publication Date Title
JPH0249461A (ja) 半導体記憶装置
US6239614B1 (en) Semiconductor integrated circuit device
US5109265A (en) Semiconductor memory with connection pads disposed in the interior
US5251168A (en) Boundary cells for improving retention time in memory devices
CN102403303A (zh) 在片上***中使用动态随机存取存储器部件的方法及***
JPH03123071A (ja) ダイナミックｒａｍ
JPH10223766A (ja) ダミー要素を備えた特定用途向け集積半導体製品
JPS63311696A (ja) ダイナミツクｒａｍ
US5153699A (en) Semiconductor device
US6097043A (en) Semiconductor integrated circuit and supply method for supplying multiple supply voltages in a semiconductor integrated circuit
JPS61194739A (ja) マスタ−スライス型半導体装置
JPH022152A (ja) 半導体記憶装置
JP2752059B2 (ja) 半導体集積回路
JP2006128422A (ja) 半導体集積回路
US6683336B1 (en) Semiconductor integrated circuit, supply method for supplying multiple supply voltages in semiconductor integrated circuit, and record medium for storing program of supply method for supplying multiple supply voltages in semiconductor integrated circuit
JPH03232272A (ja) 半導体記憶装置
JPH02251173A (ja) 半導体集積回路
JPH0831272B2 (ja) 半導体記憶装置
JPS61156860A (ja) 半導体記憶装置
JPH11204766A (ja) 半導体集積回路およびその設計方法
JPH05166869A (ja) 半導体装置
JPH0513680A (ja) 半導体装置
KR0157340B1 (ko) 반도체 메모리 소자의 셀 어레이의 배열방법
JPH02143553A (ja) 半導体装置
JPS6149456A (ja) Ｍｏｓ型半導体集積回路装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080315

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 14