JPH02143553A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02143553A JPH02143553A JP63298552A JP29855288A JPH02143553A JP H02143553 A JPH02143553 A JP H02143553A JP 63298552 A JP63298552 A JP 63298552A JP 29855288 A JP29855288 A JP 29855288A JP H02143553 A JPH02143553 A JP H02143553A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminals
- another
- power
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 239000000872 buffer Substances 0.000 abstract description 8
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 230000006870 function Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract 3
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 abstract 1
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 abstract 1
- 238000007599 discharging Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に１パツケージ内に大容
量の半導体記憶部を備えた半導体装置に関する。
量の半導体記憶部を備えた半導体装置に関する。
近年、半導体装置は１チツプで旧来の１システムを包含
するほどの規模となりつつある。中でも半導体記憶装置
は、１Ｍビット（１，０４８，５７６ワード×１ビツト
）、４Ｍビット（４，１９４，３０４ワード×１ビツト
）、１６Ｍビット（１６，７７７，２１６フード×１ビ
ツト）とメモリ容量の増大が喧伝され、かつ動作速度も
１００ｎｓ、８０ｎｓ、６０ｎｓと高速化されようとし
ている。
するほどの規模となりつつある。中でも半導体記憶装置
は、１Ｍビット（１，０４８，５７６ワード×１ビツト
）、４Ｍビット（４，１９４，３０４ワード×１ビツト
）、１６Ｍビット（１６，７７７，２１６フード×１ビ
ツト）とメモリ容量の増大が喧伝され、かつ動作速度も
１００ｎｓ、８０ｎｓ、６０ｎｓと高速化されようとし
ている。
このような規模の増大に伴い、動作時の消費電流も増大
しつつある。
しつつある。
例えば、標準的１ＭビットＤＲＡＭは２，０４８個のビ
ット線センス増幅回路を具備しており、１回の動作サイ
クルで全ビット線が充電及び放電を行う構成となってい
るので、１本のビット線の容量を０．５ｐＦとして電源
電圧５Ｖで動作させ、がっ１ ／ ２ Ｖ ｃｃプリチ
ャージ方式で２０ｎｓ程度の高速動作をさせた場合、方
形波的に平均化し、の電流で放電及び充電される。
ット線センス増幅回路を具備しており、１回の動作サイ
クルで全ビット線が充電及び放電を行う構成となってい
るので、１本のビット線の容量を０．５ｐＦとして電源
電圧５Ｖで動作させ、がっ１ ／ ２ Ｖ ｃｃプリチ
ャージ方式で２０ｎｓ程度の高速動作をさせた場合、方
形波的に平均化し、の電流で放電及び充電される。
これを三角波として放電及び充電するものとすれば、電
流変化率は る。従って接地電位側電源供給線或いは電源電位側電源
供給線に対して となる。
流変化率は る。従って接地電位側電源供給線或いは電源電位側電源
供給線に対して となる。
なお、これらの主電源は１系統で供給される構成となっ
ている。
ている。
上述した従来の半導体装置は、規模が増大し動作速度も
高速化されつつあるが、主電源は１系統で供給される構
成となっているので、消費電流が増大しかつ電流変化率
が大きくなり、電源電位変動雑音が発生し、センス増幅
器の感度や高速化などの各部の性能が制約されるという
欠点がある。
高速化されつつあるが、主電源は１系統で供給される構
成となっているので、消費電流が増大しかつ電流変化率
が大きくなり、電源電位変動雑音が発生し、センス増幅
器の感度や高速化などの各部の性能が制約されるという
欠点がある。
即ち、電源供給系（接地電位側及び電源電位側電源供給
線）には、リードフレーム、及びベレットとリードフレ
ームとを結ぶワイヤを合わせてそのインダクタンスは１
０〜１５ｎＨあり、これに電気的測定で不可欠なソケッ
ト部分の配線におけるインダクタンスを含めると２０〜
２５ｎＨとな〜５１２〜６４０（ｍＶ） の電源電位変動雑音が発生することになる。
線）には、リードフレーム、及びベレットとリードフレ
ームとを結ぶワイヤを合わせてそのインダクタンスは１
０〜１５ｎＨあり、これに電気的測定で不可欠なソケッ
ト部分の配線におけるインダクタンスを含めると２０〜
２５ｎＨとな〜５１２〜６４０（ｍＶ） の電源電位変動雑音が発生することになる。
この電源電位変動雑音が各部に対して悪影響を及ぼすこ
とには明らかである。
とには明らかである。
また、電源電位変動雑音は、大規模、高速化に伴ないビ
ット線の充電、放電時に限らず、アドレス入力のラッチ
のため一斎に動作するアドレスバッファ動作時、多ビツ
ト構成の出力のラッチのため一斎に動作する出力バッフ
ァ動作時なども問題にすべき事態となりつつある。
ット線の充電、放電時に限らず、アドレス入力のラッチ
のため一斎に動作するアドレスバッファ動作時、多ビツ
ト構成の出力のラッチのため一斎に動作する出力バッフ
ァ動作時なども問題にすべき事態となりつつある。
アドレスバッファ或いは出力バッファは繊細な余裕度設
計が要求される回路要素であり、アクセスタイムに直接
影響を与える部分でもあるため自己雑音への対策は半導
体メモリ或いは半導体装置のアキレスけんとなるもので
ある。
計が要求される回路要素であり、アクセスタイムに直接
影響を与える部分でもあるため自己雑音への対策は半導
体メモリ或いは半導体装置のアキレスけんとなるもので
ある。
本発明の半導体装置は、１つの基板上に形成されそれぞ
れ所定の機能をもつ複数の回路ブロックと、これら回路
ブロックの少なくとも特定の回路ブロックに対しそれぞ
れ独立して電源を供給する電源供給線及びこれら各電源
供給線とそれぞれ接続する電源供給端子とを有している
。
れ所定の機能をもつ複数の回路ブロックと、これら回路
ブロックの少なくとも特定の回路ブロックに対しそれぞ
れ独立して電源を供給する電源供給線及びこれら各電源
供給線とそれぞれ接続する電源供給端子とを有している
。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
この実施例は、１つの基板上に形成されそれぞれ所定の
機能をもつ複数の回路ブロックに分割された、アドレス
バッファ回路１．デコーダ回路２．３、メモリセルアレ
イ４を構成する４つのメモリブロック４１〜４４、及び
入出力回路５と、これら各回路ブロックに対してそれぞ
れ独立して電源を供給する、接地電位（ＶＳＳＩ〜Ｖｓ
ｓ７）側の電源供給端子Ｔ５□〜Ｔｓ７及び電源電位（
Ｖｃｃｔ〜ＶＣＣ７）側の電源供給端子Ｔｃ１〜Ｔｃフ
並びにこれら電源供給端子Ｔｓｌ〜Ｔ ５７ 、 Ｔ
ｃ １〜Ｔ６７と各回路ブロックとの間をそれぞれ接続
する電源供給線とを有する構成となっている。
機能をもつ複数の回路ブロックに分割された、アドレス
バッファ回路１．デコーダ回路２．３、メモリセルアレ
イ４を構成する４つのメモリブロック４１〜４４、及び
入出力回路５と、これら各回路ブロックに対してそれぞ
れ独立して電源を供給する、接地電位（ＶＳＳＩ〜Ｖｓ
ｓ７）側の電源供給端子Ｔ５□〜Ｔｓ７及び電源電位（
Ｖｃｃｔ〜ＶＣＣ７）側の電源供給端子Ｔｃ１〜Ｔｃフ
並びにこれら電源供給端子Ｔｓｌ〜Ｔ ５７ 、 Ｔ
ｃ １〜Ｔ６７と各回路ブロックとの間をそれぞれ接続
する電源供給線とを有する構成となっている。
このように各回路ブロックごとに電源供給端子Ｔ５１〜
Ｔ５．． Ｔｃ、〜Ｔｏ７及び電源供給線を分離し独立
して電源を供給することにより、各回路ブロックの充放
電電流が分散され、この充放電電流による電源電位変動
雑音を大幅に低減することができる。
Ｔ５．． Ｔｃ、〜Ｔｏ７及び電源供給線を分離し独立
して電源を供給することにより、各回路ブロックの充放
電電流が分散され、この充放電電流による電源電位変動
雑音を大幅に低減することができる。
なお、回路ブロックをどのように分割するかは、充放電
電流の大きさや充放電のタイミング等により決定し、充
放電電流が小さければ、例えばデコーダ回路２，３のよ
うに、複数の回路ブロックを統合して１つの回路ブロッ
クとして電源供給端子及び電源供給線を設けてもよいし
、また充放電電流が時分割に行なわれる場合もこれらを
統合し、いたずらに電源供給端子や電源供給線を増やす
べきではない。また、充電と放電とが異なったタイミン
グで行なわれるときには、例えば、電源電位側の電源供
給端子及び電源供給線は統合するが、接地電位側の電源
供給端子及び電源供給線は分離するということもできる
。
電流の大きさや充放電のタイミング等により決定し、充
放電電流が小さければ、例えばデコーダ回路２，３のよ
うに、複数の回路ブロックを統合して１つの回路ブロッ
クとして電源供給端子及び電源供給線を設けてもよいし
、また充放電電流が時分割に行なわれる場合もこれらを
統合し、いたずらに電源供給端子や電源供給線を増やす
べきではない。また、充電と放電とが異なったタイミン
グで行なわれるときには、例えば、電源電位側の電源供
給端子及び電源供給線は統合するが、接地電位側の電源
供給端子及び電源供給線は分離するということもできる
。
以上説明したように本発明は、複数の回路ブロックに対
しそれぞれ別々に電源供給端子及び電源供給線を設け、
それぞれ独立して電源を供給する構成とすることにより
、充放電電流が分散されるので電源電位変動雑音を大幅
に低減することができ、従って、センス増幅器やアドレ
スバッファ等の感度向上、高速化など、各部の性能を向
上させることができる効果がある。
しそれぞれ別々に電源供給端子及び電源供給線を設け、
それぞれ独立して電源を供給する構成とすることにより
、充放電電流が分散されるので電源電位変動雑音を大幅
に低減することができ、従って、センス増幅器やアドレ
スバッファ等の感度向上、高速化など、各部の性能を向
上させることができる効果がある。
第１図は本発明の一実施例を示すブロック図である。
Claims (1)
- １つの基板上に形成されそれぞれ所定の機能をもつ複数
の回路ブロックと、これら回路ブロックの少なくとも特
定の回路ブロックに対しそれぞれ独立して電源を供給す
る電源供給線及びこれら各電源供給線とそれぞれ接続す
る電源供給端子とを有することを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298552A JPH02143553A (ja) | 1988-11-25 | 1988-11-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298552A JPH02143553A (ja) | 1988-11-25 | 1988-11-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02143553A true JPH02143553A (ja) | 1990-06-01 |
Family
ID=17861212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63298552A Pending JPH02143553A (ja) | 1988-11-25 | 1988-11-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02143553A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0494559A (ja) * | 1990-08-10 | 1992-03-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JPH04162559A (ja) * | 1990-10-25 | 1992-06-08 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| US5956270A (en) * | 1997-03-26 | 1999-09-21 | Mitsubishi Denki Kabushiki Kaisha | Flash memory and microcomputer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5870565A (ja) * | 1981-10-23 | 1983-04-27 | Hitachi Ltd | 集積回路の電源供給回路 |
| JPS59193046A (ja) * | 1983-04-15 | 1984-11-01 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63168896A (ja) * | 1987-01-06 | 1988-07-12 | Toshiba Corp | 半導体集積回路装置 |
-
1988
- 1988-11-25 JP JP63298552A patent/JPH02143553A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5870565A (ja) * | 1981-10-23 | 1983-04-27 | Hitachi Ltd | 集積回路の電源供給回路 |
| JPS59193046A (ja) * | 1983-04-15 | 1984-11-01 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63168896A (ja) * | 1987-01-06 | 1988-07-12 | Toshiba Corp | 半導体集積回路装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0494559A (ja) * | 1990-08-10 | 1992-03-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JPH04162559A (ja) * | 1990-10-25 | 1992-06-08 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| US5956270A (en) * | 1997-03-26 | 1999-09-21 | Mitsubishi Denki Kabushiki Kaisha | Flash memory and microcomputer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930000712B1 (ko) | 반도체 집적회로 | |
| US6313493B1 (en) | Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip | |
| US7057927B2 (en) | Floating-body dynamic random access memory with purge line | |
| KR100433738B1 (ko) | 반도체 집적회로 장치의 설계방법 | |
| KR970067341A (ko) | 프리차지 시간이 개선된 반도체 메모리 장치 | |
| CN1627438A (zh) | 半导体集成电路装置 | |
| US5402378A (en) | Circuit for generating a clock signal to separate bit lines in a semiconductor memory device | |
| US7061814B2 (en) | Semiconductor device realized by using partial SOI technology | |
| TW586229B (en) | Semiconductor integrated circuit | |
| JP2002504735A (ja) | 単一の入出力ピンを介するマルチレベル・データ | |
| JP3434398B2 (ja) | 半導体装置 | |
| US4780847A (en) | Semiconductor memory | |
| KR100294965B1 (ko) | 입/출력장치의구성방법및그회로 | |
| US5914505A (en) | Semiconductor integrated circuit | |
| JPH02143553A (ja) | 半導体装置 | |
| JPH04206659A (ja) | 半導体記憶装置 | |
| US6060946A (en) | Semiconductor device having improved immunity to power supply voltage fluctuations | |
| EP0427284B1 (en) | Semiconductor memory device | |
| JPH0724298B2 (ja) | 半導体記憶装置 | |
| US5694352A (en) | Semiconductor memory device having layout area of periphery of output pad reduced | |
| US6021081A (en) | Semiconductor memory device having strobe buffer and output buffer | |
| US6879036B2 (en) | Semiconductor memory device and method of manufacturing semiconductor device with chip on chip structure | |
| US7170157B2 (en) | Semiconductor package having multiple embedded chips | |
| US6667912B1 (en) | Timing scheme for semiconductor memory devices | |
| CN110034117B (zh) | 一种存储器件 |