JPH0243811A - 電子回路用リセット回路 - Google Patents
電子回路用リセット回路Info
- Publication number
- JPH0243811A JPH0243811A JP19375388A JP19375388A JPH0243811A JP H0243811 A JPH0243811 A JP H0243811A JP 19375388 A JP19375388 A JP 19375388A JP 19375388 A JP19375388 A JP 19375388A JP H0243811 A JPH0243811 A JP H0243811A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- reset
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 description 38
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はMO3回路やB 1MO3回路などの電界効果
トランジスタを含む電子回路をその電源電圧の立ち上が
り時に初期状態にリセットするための回路、とくに電子
回路とともに集積回路装置内に組み込むに適する電子回
路用リセット回路に関する。
トランジスタを含む電子回路をその電源電圧の立ち上が
り時に初期状態にリセットするための回路、とくに電子
回路とともに集積回路装置内に組み込むに適する電子回
路用リセット回路に関する。
よく知られているように電子回路とくに電界効果トラン
ジスタ等からなる論理回路を含む電子回路では、それに
電源を投入して動作を開始させる際に回路の初期の動作
点ないしは論理値が確定しない場合があり、初期値が不
定ないしは任意のままで電子回路を動作させると誤動作
を起こすことになるので、リセット回路を設けてそのリ
セット信号によって電子回路を所定の初期状態に設定す
ることが通常行なわれる。電子回路はいわゆる安定化直
流電源から給電されるのがふつうで、電子回路への電源
投入はこの安定化直流電源に交流電源を投入する形でな
され、電子回路に給電される直流電圧が完全に立ち上が
るまでに短時間ではあるが若干の時間が必要なので、リ
セット回路はこの電源電圧の立ち上がりを捉えてリセッ
ト信号を発生するように構成される。第5図にかかるリ
セット回路の代表的な従来例を示す。
ジスタ等からなる論理回路を含む電子回路では、それに
電源を投入して動作を開始させる際に回路の初期の動作
点ないしは論理値が確定しない場合があり、初期値が不
定ないしは任意のままで電子回路を動作させると誤動作
を起こすことになるので、リセット回路を設けてそのリ
セット信号によって電子回路を所定の初期状態に設定す
ることが通常行なわれる。電子回路はいわゆる安定化直
流電源から給電されるのがふつうで、電子回路への電源
投入はこの安定化直流電源に交流電源を投入する形でな
され、電子回路に給電される直流電圧が完全に立ち上が
るまでに短時間ではあるが若干の時間が必要なので、リ
セット回路はこの電源電圧の立ち上がりを捉えてリセッ
ト信号を発生するように構成される。第5図にかかるリ
セット回路の代表的な従来例を示す。
第5図において、リセット回路1は一点鎖線で囲んで示
されており、簡略に示された電子回路2のリセット端子
Rにリセット信号R3を与えて、その中の電界効果トラ
ンジスタ2aないしは場合によりバイポーラトランジス
タ2bのオンオフ状態ないしは動作点を所定の初期状態
に設定するためのものである。このリセット回路1は電
子回路2に給電する@源の電圧Vdの立ち上がりを捉え
る要があるので、電子回路2に対すると同じ電a電圧V
dがこれに与えられる。リセット回路1ないでは、図示
のように2個の抵抗接続の2チヤネル電界効果トランジ
スタ3とnチャネル電界効果トランジスタ4が直列接続
されて電源電圧Vdを受け、これらの両トランジスタの
相互接続点の電位が別のnチャネル電界効果トランジス
タ5のゲートに与えられる。この電界効果トランジスタ
5には抵抗6が直列接続されて電源電圧Vdを受け、電
界効果トランジスタ5と抵抗6との接続点からリセット
信号R5が取り出される。
されており、簡略に示された電子回路2のリセット端子
Rにリセット信号R3を与えて、その中の電界効果トラ
ンジスタ2aないしは場合によりバイポーラトランジス
タ2bのオンオフ状態ないしは動作点を所定の初期状態
に設定するためのものである。このリセット回路1は電
子回路2に給電する@源の電圧Vdの立ち上がりを捉え
る要があるので、電子回路2に対すると同じ電a電圧V
dがこれに与えられる。リセット回路1ないでは、図示
のように2個の抵抗接続の2チヤネル電界効果トランジ
スタ3とnチャネル電界効果トランジスタ4が直列接続
されて電源電圧Vdを受け、これらの両トランジスタの
相互接続点の電位が別のnチャネル電界効果トランジス
タ5のゲートに与えられる。この電界効果トランジスタ
5には抵抗6が直列接続されて電源電圧Vdを受け、電
界効果トランジスタ5と抵抗6との接続点からリセット
信号R5が取り出される。
第6図は第5図のリセット回路の動作を示すもので、そ
の横軸には電源電圧Vdの値が、縦軸にはリセット信号
R3の電圧値Vがそれぞれとられている。いま、電源投
入直後から電源電圧Vdが当初の0から出発してふつう
は5v程度のその正規値νnに向けて立ち上がって行く
ものとする。電源電圧Vdが電界効果トランジスタ3お
よび4の動作しきい値Vtに達すると両トランジスタは
オンして抵抗として機能し始め、電源電圧をそれらのオ
ン抵抗で分圧した電圧がそれらの相互接続点から電界効
果トランジスタ5のゲートに与えられるが、この電圧は
まだ低くかつトランジスタ5のソース・ドレイン間に掛
かる電圧も低いのでトランジスタ5はオンせず、従って
その時の電源電圧Vdが抵抗6を介してそのままりセン
ト信号R5として電子回路2に与えられる。
の横軸には電源電圧Vdの値が、縦軸にはリセット信号
R3の電圧値Vがそれぞれとられている。いま、電源投
入直後から電源電圧Vdが当初の0から出発してふつう
は5v程度のその正規値νnに向けて立ち上がって行く
ものとする。電源電圧Vdが電界効果トランジスタ3お
よび4の動作しきい値Vtに達すると両トランジスタは
オンして抵抗として機能し始め、電源電圧をそれらのオ
ン抵抗で分圧した電圧がそれらの相互接続点から電界効
果トランジスタ5のゲートに与えられるが、この電圧は
まだ低くかつトランジスタ5のソース・ドレイン間に掛
かる電圧も低いのでトランジスタ5はオンせず、従って
その時の電源電圧Vdが抵抗6を介してそのままりセン
ト信号R5として電子回路2に与えられる。
このリセット信号R5をリセット端子Rに受ける電子回
路2側では、まだ電源電圧Vdが低いのでふつうはその
トランジスタ2aないし2bがそれによって直ちに動作
し得る状態でないが、電a電圧Vdが例えば図のVsに
達したとき動作可能状態になり、それらのゲートないし
ベースにかかるリセット信号Itsによって所定の初期
値に設定される。電源電圧Vdがさらに上がって図のV
rになったとき、リセット回路1の電界効果トランジス
タ5のゲートに掛かる電圧がその時のしきい値に達して
トランジスタ5がオンし、リセット信号R5が図示のよ
うに0ないしはt、になる。これによって電子回路2内
のトランジスタ2aないし2bはそれまでの初期値への
いわば強制的な設定状態が解除され、それ以降はこの初
期値を動作開始点として正常な動作状態に移行すること
になる。
路2側では、まだ電源電圧Vdが低いのでふつうはその
トランジスタ2aないし2bがそれによって直ちに動作
し得る状態でないが、電a電圧Vdが例えば図のVsに
達したとき動作可能状態になり、それらのゲートないし
ベースにかかるリセット信号Itsによって所定の初期
値に設定される。電源電圧Vdがさらに上がって図のV
rになったとき、リセット回路1の電界効果トランジス
タ5のゲートに掛かる電圧がその時のしきい値に達して
トランジスタ5がオンし、リセット信号R5が図示のよ
うに0ないしはt、になる。これによって電子回路2内
のトランジスタ2aないし2bはそれまでの初期値への
いわば強制的な設定状態が解除され、それ以降はこの初
期値を動作開始点として正常な動作状態に移行すること
になる。
以上かられかるように、上記のリセット回路は電源電圧
が立ち上がる途中で電子回路をリセット信号によって一
旦所定の初期状態に設定ないしはセントした上でこの強
制設定状態を解除するもので、この意味では厳密には初
期セット回路とでも呼ぶべきものであるが、本発明では
便宜上これを広義のり七ノド回路と呼ぶこととする。
が立ち上がる途中で電子回路をリセット信号によって一
旦所定の初期状態に設定ないしはセントした上でこの強
制設定状態を解除するもので、この意味では厳密には初
期セット回路とでも呼ぶべきものであるが、本発明では
便宜上これを広義のり七ノド回路と呼ぶこととする。
上述の従来のリセット回路は構成が簡単で電子回路とと
もに容易に集積回路装置内に組み込みうる特長を有する
が、以下に述べるような若干の問題を抱えている。
もに容易に集積回路装置内に組み込みうる特長を有する
が、以下に述べるような若干の問題を抱えている。
その第1は電子回路2の初期設定状態を解除する第6図
の設定解除電圧Vrが第5図の電界効果トランジスタ3
および4のオン抵抗比や電界効果トランジスタ5のしき
い値動作特性によって影響されるため変動しやすいこと
である。同様な問題は電子回路2側にもあり、例えば集
積回路装置の場合にその製作プロセスの条件により、そ
のトランジスタが動作可能状態になって初期値への設定
が始まる第6図の設定開始電圧Vsも若干変動すること
がある。従って、これらの電圧値VrおよびVsの変動
が不利な方向に重なると、設定開始電圧Vsよりも設定
解除電圧Vrが低くなってしまい、電子回路2にリセッ
トが掛からないことが起こり得るのである。
の設定解除電圧Vrが第5図の電界効果トランジスタ3
および4のオン抵抗比や電界効果トランジスタ5のしき
い値動作特性によって影響されるため変動しやすいこと
である。同様な問題は電子回路2側にもあり、例えば集
積回路装置の場合にその製作プロセスの条件により、そ
のトランジスタが動作可能状態になって初期値への設定
が始まる第6図の設定開始電圧Vsも若干変動すること
がある。従って、これらの電圧値VrおよびVsの変動
が不利な方向に重なると、設定開始電圧Vsよりも設定
解除電圧Vrが低くなってしまい、電子回路2にリセッ
トが掛からないことが起こり得るのである。
第2の問題はリセット回路のリセット動作後の消費電流
がかなり多いことである。リセット回路は電源電圧の立
ち上がり時に前述のように電子回路を初期化した後、電
子回路の正常動作時にはいわば無用の存在であって、電
流をできるだけ消費しないことがもちろん望ましい、第
5図かられかるように、リセット回路に流れる電流id
はトランジスタ3と4を通る電li1とトランジスタ5
と抵抗6を通る電流12とからなり、第6図に示された
ようにこれらの内で前者が消費電流が増える原因である
。これは抵抗6の抵抗値を大きく選ぶことによって電流
12は小さ(できるが、トランジスタ3および4は電源
電圧Vdが正常時にいずれもオン状態にあって、そのオ
ン抵抗を抵抗6はとは大きくできないので電流ifの値
が大きくなってしまうのである。
がかなり多いことである。リセット回路は電源電圧の立
ち上がり時に前述のように電子回路を初期化した後、電
子回路の正常動作時にはいわば無用の存在であって、電
流をできるだけ消費しないことがもちろん望ましい、第
5図かられかるように、リセット回路に流れる電流id
はトランジスタ3と4を通る電li1とトランジスタ5
と抵抗6を通る電流12とからなり、第6図に示された
ようにこれらの内で前者が消費電流が増える原因である
。これは抵抗6の抵抗値を大きく選ぶことによって電流
12は小さ(できるが、トランジスタ3および4は電源
電圧Vdが正常時にいずれもオン状態にあって、そのオ
ン抵抗を抵抗6はとは大きくできないので電流ifの値
が大きくなってしまうのである。
電子回路2がCMO3回路の場合その非動作時の消費電
流はごく少ないから、リセット回路の消費電流の方がむ
しろこれを上回ってしまい、とくに電子回路が電池で給
電される場合、リセット回路が電池消耗の主原因になる
不都合が生じる。電子回路では非動作時間の方が動作時
間より長い場合がかなり多いからである。
流はごく少ないから、リセット回路の消費電流の方がむ
しろこれを上回ってしまい、とくに電子回路が電池で給
電される場合、リセット回路が電池消耗の主原因になる
不都合が生じる。電子回路では非動作時間の方が動作時
間より長い場合がかなり多いからである。
かかる従来のリセット回路がもつ問題点を解決するため
、本発明はその主たる目的をそのリセット動作を確実に
することに1き、従たる目的をさらにその消費電流を減
少させることに置く。
、本発明はその主たる目的をそのリセット動作を確実に
することに1き、従たる目的をさらにその消費電流を減
少させることに置く。
本発明によれば上述の主たる目的は、電子回路をその電
源電圧の立ち上がり時に初期化するリセット回路を、電
子回路中の基本論理回路と同構成の模擬論理回路と、模
擬論理回路に直列接続されそれとともに電子回路の電源
電圧を受ける電圧降下回路手段と、電源電圧の立ち上が
りに際して模擬論理回路の論理出力点の論理状態が変化
したときそれに応じてオンオフ状態を変化させてリセッ
ト信号を発する開閉手段とで構成し、電圧降下回路手段
内の電圧降下値を電源電圧の正規値と電子回路内の基本
論理回路が動作可能になる電源電圧値との差よりも小さ
く設定することによって達成され、上述の従たる目的は
さらに模擬論理回路としてその論理出力点と1対の電源
点中の一方との間に接続されるトランジスタが正規の電
a電圧下においてオフ状態となる論理回路を用いること
によって達成される。
源電圧の立ち上がり時に初期化するリセット回路を、電
子回路中の基本論理回路と同構成の模擬論理回路と、模
擬論理回路に直列接続されそれとともに電子回路の電源
電圧を受ける電圧降下回路手段と、電源電圧の立ち上が
りに際して模擬論理回路の論理出力点の論理状態が変化
したときそれに応じてオンオフ状態を変化させてリセッ
ト信号を発する開閉手段とで構成し、電圧降下回路手段
内の電圧降下値を電源電圧の正規値と電子回路内の基本
論理回路が動作可能になる電源電圧値との差よりも小さ
く設定することによって達成され、上述の従たる目的は
さらに模擬論理回路としてその論理出力点と1対の電源
点中の一方との間に接続されるトランジスタが正規の電
a電圧下においてオフ状態となる論理回路を用いること
によって達成される。
上記構成中の模擬論理回路にはよく知られている論理ゲ
ートaのいずれをも利用することができるが、リセット
回路の構成を極力簡単化しかつとくにその消費電流をも
減少させる上では、相補電界効果トランジスタ対からな
るインバータ回路を用いるのが望ましい。この模擬論理
回路にその論理出力点と1対の電源点中の一方との間に
接続されるトランジスタが正規の電源電圧下においてオ
フ状態となる論理回路を用いる場合において、論理出力
点と一方のゲート点との間に高抵抗を接続するのが、そ
の論理出力発生動作と開閉手段のオンオフ動作を確実に
する上で望ましい。また、上記構成中の電圧降下回路手
段には抵抗やダイオードを適宜用いることができ、模擬
論理回路に上述のインバータ回路を用いた場合には抵抗
接続の電界効果トランジスタを用いるのが好適である。
ートaのいずれをも利用することができるが、リセット
回路の構成を極力簡単化しかつとくにその消費電流をも
減少させる上では、相補電界効果トランジスタ対からな
るインバータ回路を用いるのが望ましい。この模擬論理
回路にその論理出力点と1対の電源点中の一方との間に
接続されるトランジスタが正規の電源電圧下においてオ
フ状態となる論理回路を用いる場合において、論理出力
点と一方のゲート点との間に高抵抗を接続するのが、そ
の論理出力発生動作と開閉手段のオンオフ動作を確実に
する上で望ましい。また、上記構成中の電圧降下回路手
段には抵抗やダイオードを適宜用いることができ、模擬
論理回路に上述のインバータ回路を用いた場合には抵抗
接続の電界効果トランジスタを用いるのが好適である。
これにダイオードや抵抗接続電界効果トランジスタを用
いた場合、所望の電圧降下値が得られるよう必要に応じ
てそれらを複数個直列接続して電圧降下回路手段とする
ことができる。
いた場合、所望の電圧降下値が得られるよう必要に応じ
てそれらを複数個直列接続して電圧降下回路手段とする
ことができる。
上記の構成かられかるように本発明では、まずリセット
対象である電子回路の動作を代表する基本論理回路をリ
セット回路に模擬論理回路として用いることにより、電
源電圧の立ち上がり時のその動作を電子回路の実際の動
作と実質的に合わせる。この模擬論理回路を基本論理回
路と同じ条件で動作させれば、模擬論理回路の論理出力
点の論理状態が確立したと同時に対応する基本論理回路
も動作可能状態になるわけであるが、本発明では模擬論
理回路に与える電圧をそれに上記構成にいう電圧降下回
路手段を直列接続して電源電圧よりも低めることにより
、模擬論理回路の論理出力が確立する時刻を常に基本論
理回路が動作可能状態になる時刻よりも遅らせる。
対象である電子回路の動作を代表する基本論理回路をリ
セット回路に模擬論理回路として用いることにより、電
源電圧の立ち上がり時のその動作を電子回路の実際の動
作と実質的に合わせる。この模擬論理回路を基本論理回
路と同じ条件で動作させれば、模擬論理回路の論理出力
点の論理状態が確立したと同時に対応する基本論理回路
も動作可能状態になるわけであるが、本発明では模擬論
理回路に与える電圧をそれに上記構成にいう電圧降下回
路手段を直列接続して電源電圧よりも低めることにより
、模擬論理回路の論理出力が確立する時刻を常に基本論
理回路が動作可能状態になる時刻よりも遅らせる。
従って本発明では、電源電圧が前述の設定開始電圧vs
になった時に、まず電子回路が動作可能状態になってリ
セット回路から受けているリセット信号によって初期化
され、電源電圧がこの設定開始電圧νSより高い前述の
設定解除電圧Vrに達した時になって、始めてリセット
回路内の模擬論理回路の論理出力が確立し、この変化を
捉える開閉手段がそのオンオフ状態を変化させてリセッ
ト信号を切り換え、電子回路はこれに応じてそれまでの
初期状態への設定状態を解除して正規の動作状態に入る
ので、従来のように電子回路の初期化に失敗するおそれ
が全くなくなる。
になった時に、まず電子回路が動作可能状態になってリ
セット回路から受けているリセット信号によって初期化
され、電源電圧がこの設定開始電圧νSより高い前述の
設定解除電圧Vrに達した時になって、始めてリセット
回路内の模擬論理回路の論理出力が確立し、この変化を
捉える開閉手段がそのオンオフ状態を変化させてリセッ
ト信号を切り換え、電子回路はこれに応じてそれまでの
初期状態への設定状態を解除して正規の動作状態に入る
ので、従来のように電子回路の初期化に失敗するおそれ
が全くなくなる。
また、上述のように模擬論理回路に、例えば相補電界効
果トランジスタ対からなるインバータ回路のように、そ
の論理出力点と1対のt′a点中の一方との間に接続さ
れるトランジスタが正規の電源電圧下においてオフ状態
となる論理回路を用いれば、電子回路の正常動作時に模
擬論理回路と電圧降下回路手段との直列回路に流れる電
流を実質上なくして、リセット回路の消費電流を従来よ
り格段に減少させることができる。
果トランジスタ対からなるインバータ回路のように、そ
の論理出力点と1対のt′a点中の一方との間に接続さ
れるトランジスタが正規の電源電圧下においてオフ状態
となる論理回路を用いれば、電子回路の正常動作時に模
擬論理回路と電圧降下回路手段との直列回路に流れる電
流を実質上なくして、リセット回路の消費電流を従来よ
り格段に減少させることができる。
以下、図を参照しながら本発明の実施例を具体的に説明
する。以下の実施例においては、簡単化のため模擬論理
回路用の基本論理回路として相補電界効果トランジスタ
対からなるインバータ回路が用いられるものとする。
する。以下の実施例においては、簡単化のため模擬論理
回路用の基本論理回路として相補電界効果トランジスタ
対からなるインバータ回路が用いられるものとする。
第1図の実施例においては、リセット回路10からリセ
ット信号R3を受ける電子回路50はBiCMO3集積
回路装置であって、リセット回路lOはCMOS回路と
して構成されて電子回路50用集積回路装置内に組み込
れる。電子回路50内には基本論理回路51としてイン
バータ回路が簡略に示されており、これと同構成のpチ
ャネル電界効果トランジスタ21とnチャネル電界効果
トランジスタ22とからなるインバータ回路である模擬
論理回路20がリセット回路10内に用いられる。電圧
降下回路手段30はこの実施例では抵抗接続のpチャネ
ル電界効果トランジスタ31であって、電源電圧Vd用
の1対の電源点間に模擬論理回路20とともに直列接続
される。電源電圧Vdの正規値が通常の5v程度の場合
、この電界効果トランジスタ31にはオン抵抗が数にΩ
程度のものを用いるのが適当である。
ット信号R3を受ける電子回路50はBiCMO3集積
回路装置であって、リセット回路lOはCMOS回路と
して構成されて電子回路50用集積回路装置内に組み込
れる。電子回路50内には基本論理回路51としてイン
バータ回路が簡略に示されており、これと同構成のpチ
ャネル電界効果トランジスタ21とnチャネル電界効果
トランジスタ22とからなるインバータ回路である模擬
論理回路20がリセット回路10内に用いられる。電圧
降下回路手段30はこの実施例では抵抗接続のpチャネ
ル電界効果トランジスタ31であって、電源電圧Vd用
の1対の電源点間に模擬論理回路20とともに直列接続
される。電源電圧Vdの正規値が通常の5v程度の場合
、この電界効果トランジスタ31にはオン抵抗が数にΩ
程度のものを用いるのが適当である。
この例における開閉手段40は、電源電圧Vdを受ける
nチャネル電界効果トランジスタ41と高抵抗42の直
列回路を含み、トランジスタ41のゲートに模擬論理回
路20の論理出力LSを受けるが、このゲートと接地電
位点Eとの間には高抵抗43が接続されている。この抵
抗43は電源電圧Vdが低くて模擬論理回路20の論理
出力LSがまだ確立されない間、nチャネル電界効果ト
ランジスタ41をオフ状態に確実に保つためそのゲート
に接地電位Eを与える役目を果たす。
nチャネル電界効果トランジスタ41と高抵抗42の直
列回路を含み、トランジスタ41のゲートに模擬論理回
路20の論理出力LSを受けるが、このゲートと接地電
位点Eとの間には高抵抗43が接続されている。この抵
抗43は電源電圧Vdが低くて模擬論理回路20の論理
出力LSがまだ確立されない間、nチャネル電界効果ト
ランジスタ41をオフ状態に確実に保つためそのゲート
に接地電位Eを与える役目を果たす。
第2図は前の第6図と同じ要領でリセット回路10の動
作を示すものである。電源電圧VdがOから立ち上がっ
てふつう1v程度である電界効果トランジスタ31のゲ
ートしきい値νtに達したとき、この電圧降下回路手段
としてのトランジスタ31がオンして抵抗として機能し
、ゲート電圧Vdを模擬論理回路20に与えるが、模擬
論理回路20の論理出力LSはまだ確立せず、開閉手段
40のトランジスタ41は抵抗43によって確実にオフ
状態に保たれ、その時の電源電圧Vdが抵抗42を介し
てそのままりセット信号1?sとして出力される。
作を示すものである。電源電圧VdがOから立ち上がっ
てふつう1v程度である電界効果トランジスタ31のゲ
ートしきい値νtに達したとき、この電圧降下回路手段
としてのトランジスタ31がオンして抵抗として機能し
、ゲート電圧Vdを模擬論理回路20に与えるが、模擬
論理回路20の論理出力LSはまだ確立せず、開閉手段
40のトランジスタ41は抵抗43によって確実にオフ
状態に保たれ、その時の電源電圧Vdが抵抗42を介し
てそのままりセット信号1?sとして出力される。
電源電圧Vdがふつう2〜3■程度の設定開始電圧Vs
にまで上がると、電子回路5o内の基本論理回路51な
どが動作可能状態になり、この設定開始電圧Vsに等し
い値のリセット信号R5によって電子回路50が所定の
初期状態に設定される。さらに電源電圧Vdが上がると
模擬論理回路2oが動作可能状態になり、電界効果トラ
ンジスタ31のオン抵抗でほぼ決まる設定解除電圧Vr
でその論理出力LSが1′!(lに確立するので、これ
を受ける開閉手段4oの電界効果トランジスタ41がオ
ン動作して、リセット信号R5は図示のようにに−に下
がる。これによって、電子回路50は初期設定状態を解
除され正規の動作状態に移行する。
にまで上がると、電子回路5o内の基本論理回路51な
どが動作可能状態になり、この設定開始電圧Vsに等し
い値のリセット信号R5によって電子回路50が所定の
初期状態に設定される。さらに電源電圧Vdが上がると
模擬論理回路2oが動作可能状態になり、電界効果トラ
ンジスタ31のオン抵抗でほぼ決まる設定解除電圧Vr
でその論理出力LSが1′!(lに確立するので、これ
を受ける開閉手段4oの電界効果トランジスタ41がオ
ン動作して、リセット信号R5は図示のようにに−に下
がる。これによって、電子回路50は初期設定状態を解
除され正規の動作状態に移行する。
これかられかるように、電子回路に対するリセット動作
を確実にするには、設定解除電圧Vrを設定開始電圧V
sに対して差を持たせる要があり、この差が所望値にな
るように電圧降下回路手段に電界効果トランジスタをこ
の例のように用いる場合はそのオン抵抗が、ダイオード
等を用いる場合にはその直列接続個数がそれぞれ選定さ
れ、もちろんその電圧降下値は電源電圧の正規値と電子
回路内の基本論理回路が動作可能になる電源電圧値との
差よりも小さくなるように設定される。
を確実にするには、設定解除電圧Vrを設定開始電圧V
sに対して差を持たせる要があり、この差が所望値にな
るように電圧降下回路手段に電界効果トランジスタをこ
の例のように用いる場合はそのオン抵抗が、ダイオード
等を用いる場合にはその直列接続個数がそれぞれ選定さ
れ、もちろんその電圧降下値は電源電圧の正規値と電子
回路内の基本論理回路が動作可能になる電源電圧値との
差よりも小さくなるように設定される。
第2図には電圧降下回路手段30と模擬論理回路20と
の直列回路を流れる電流11および開閉手段40を流れ
る電流12が示されており、これらの電流は図示のよう
にta電圧Vdが設定解除電圧Vr以上の場合にかぎっ
て流れる。第1図の電流経路かられかるように、これら
両型流11および12の大きさは抵抗43の抵抗値ti
tおよび抵抗42の抵抗値R2でほぼ決まり、本発明の
場合はこれら両抵抗値をいずれも数MΩ程度に高くとる
ことができるので、両型流11および12の和であるリ
セット回路10の消費電流idの電源電圧の正規値Vn
における値を1〜2μA程度の小さい値に抑えることが
できる。
の直列回路を流れる電流11および開閉手段40を流れ
る電流12が示されており、これらの電流は図示のよう
にta電圧Vdが設定解除電圧Vr以上の場合にかぎっ
て流れる。第1図の電流経路かられかるように、これら
両型流11および12の大きさは抵抗43の抵抗値ti
tおよび抵抗42の抵抗値R2でほぼ決まり、本発明の
場合はこれら両抵抗値をいずれも数MΩ程度に高くとる
ことができるので、両型流11および12の和であるリ
セット回路10の消費電流idの電源電圧の正規値Vn
における値を1〜2μA程度の小さい値に抑えることが
できる。
第3図および第4図は本発明のやや異なる実施例の回路
構成および動作特性をそれぞれ示すものである。この例
では模!!!論理回路20の内部構成は前と同じである
が、前とは逆に電源電位点Vd側に接続され、これに対
応して電圧降下回路手段30は接地電位点E側に接続さ
れてnチャネル電界効果トランジスタ32がこれに用い
られている。開閉手段40はトランジスタ44と抵抗4
2の直列回路が前と逆の順序で電源電位点Vdと接地8
点Eとの間に接続されており、電源電位点Vd側のpチ
ャネル電界効果トランジスタ44のゲートが模In 3
6理回路20の論理出力LSを受け、このゲートと電源
電位点Vdとの間に抵抗43が接続されている。
構成および動作特性をそれぞれ示すものである。この例
では模!!!論理回路20の内部構成は前と同じである
が、前とは逆に電源電位点Vd側に接続され、これに対
応して電圧降下回路手段30は接地電位点E側に接続さ
れてnチャネル電界効果トランジスタ32がこれに用い
られている。開閉手段40はトランジスタ44と抵抗4
2の直列回路が前と逆の順序で電源電位点Vdと接地8
点Eとの間に接続されており、電源電位点Vd側のpチ
ャネル電界効果トランジスタ44のゲートが模In 3
6理回路20の論理出力LSを受け、このゲートと電源
電位点Vdとの間に抵抗43が接続されている。
この実施例では、電源電圧Vdが低くて模擬論理回路2
0の論理出力LSが確立しない間は、開閉回路の電界効
果トランジスタ44は抵抗43によってオフ状態にある
ので、リセット信号R5は抵抗42を介して接地電位E
つまり第4図に示すようにしの状態に保たれ、論理出力
LSが確立される設定解除電圧Vr以上で立ち上がる。
0の論理出力LSが確立しない間は、開閉回路の電界効
果トランジスタ44は抵抗43によってオフ状態にある
ので、リセット信号R5は抵抗42を介して接地電位E
つまり第4図に示すようにしの状態に保たれ、論理出力
LSが確立される設定解除電圧Vr以上で立ち上がる。
すなわち、リセット信号R5の%とbの経過が前の実施
例と逆になるので、電子回路50は第3図のように補の
リセット端子Rにリセット信号R5を受ける。この実施
例における残余の動作およびその特性は前の実施例と変
わるところはない。
例と逆になるので、電子回路50は第3図のように補の
リセット端子Rにリセット信号R5を受ける。この実施
例における残余の動作およびその特性は前の実施例と変
わるところはない。
[発明の効果]
以上のように、本発明では電子回路をその電源電圧の立
ち上がり時に初期状態にリセットする電子回路用リセッ
ト回路に、電子回路中の基本論理回路と同構成の模擬論
理回路と、模擬論理回路に直列接続されそれとともに電
子回路の電源電圧を受ける電圧降下回路手段とを設けて
、電圧降下回路手段内の電圧降下値を電源電圧の正規値
と電子回路内の基本論理回路が動作可能になる電源電圧
値との差よりも小さく設定することにより、電源電圧の
立ち上がりに際して模擬論理回路を電子回路と本質的に
同じように、ただし電圧降下回路手段による電圧降下分
だけ電子回路にかかる電源電圧より低い電圧下で動作さ
せて、−電子回路が動作可能状態に入るより常に若干遅
れて模擬論理回路の論理出力を確立させることができる
。
ち上がり時に初期状態にリセットする電子回路用リセッ
ト回路に、電子回路中の基本論理回路と同構成の模擬論
理回路と、模擬論理回路に直列接続されそれとともに電
子回路の電源電圧を受ける電圧降下回路手段とを設けて
、電圧降下回路手段内の電圧降下値を電源電圧の正規値
と電子回路内の基本論理回路が動作可能になる電源電圧
値との差よりも小さく設定することにより、電源電圧の
立ち上がりに際して模擬論理回路を電子回路と本質的に
同じように、ただし電圧降下回路手段による電圧降下分
だけ電子回路にかかる電源電圧より低い電圧下で動作さ
せて、−電子回路が動作可能状態に入るより常に若干遅
れて模擬論理回路の論理出力を確立させることができる
。
さらに、この論理出力の状°態度化に応じて開閉手段の
オンオフ状態を変化させて電子回路に与えるリセット信
号を切り換えるようにしたので、電子回路はまずそれが
動作可能状態に入った時にリセット信号により確実に所
定の初期状態に設定され、ついでリセット信号が切り換
わった時にこの初期化状態から解除されて、その初期状
態から正常な動作状態に移行することができる。これに
より本発明によるリセット回路では、従来のように電子
回路のりセントに失敗するおそれがな(、電源電圧の立
ち上がり時に確実に電子回路をリセットないしは初期化
して、その誤動作を未然に防止することができる。
オンオフ状態を変化させて電子回路に与えるリセット信
号を切り換えるようにしたので、電子回路はまずそれが
動作可能状態に入った時にリセット信号により確実に所
定の初期状態に設定され、ついでリセット信号が切り換
わった時にこの初期化状態から解除されて、その初期状
態から正常な動作状態に移行することができる。これに
より本発明によるリセット回路では、従来のように電子
回路のりセントに失敗するおそれがな(、電源電圧の立
ち上がり時に確実に電子回路をリセットないしは初期化
して、その誤動作を未然に防止することができる。
また、模擬論理回路としてその論理出力点と1対の電源
点中の一方との間に接続されるトランジスタが正規の電
源電圧下においてオフ状態となるインバータ回路等の論
理回路を用いる本発明の有利な実施態様によれば、模擬
論理回路と電圧降下回路手段との直列回路に流れる電流
をごく僅かな値に抑えて、リセット回路の消費電流を従
来より格段に減少させることができる。
点中の一方との間に接続されるトランジスタが正規の電
源電圧下においてオフ状態となるインバータ回路等の論
理回路を用いる本発明の有利な実施態様によれば、模擬
論理回路と電圧降下回路手段との直列回路に流れる電流
をごく僅かな値に抑えて、リセット回路の消費電流を従
来より格段に減少させることができる。
実施例からもわかるように、かかる効果をもつ本発明回
路は回路構成をとくに複雑化させることなく実現するこ
とができる。
路は回路構成をとくに複雑化させることなく実現するこ
とができる。
なお、本発明は電子回路用の集積回路装置内にリセット
回路を組み込む場合にとくに有用で、そのチップ面積を
増やすことなく上述の効果により集積回路装置の動作信
鎖性を高め、消費電流を減少させてとくに電池給電の場
合に電池の寿命を延ばすごとができる。
回路を組み込む場合にとくに有用で、そのチップ面積を
増やすことなく上述の効果により集積回路装置の動作信
鎖性を高め、消費電流を減少させてとくに電池給電の場
合に電池の寿命を延ばすごとができる。
第1図から第4図までが本発明に関し、第1図は本発明
による電子回路用リセット回路の実施例回路図、第2図
はその特性線図、第3図は本発明の異なる実施例の回路
図、第4図はその特性線図である。第5図以降は従来技
術に関し、第5図は従来のリセット回路の回路図、第6
図はその特性線図である0図において、 l:従来のリセット回路、2:電子回路、3〜5:電界
効果トランジスタ、6:抵抗、lO:リセット回路、2
0:模擬論理回路、21:pチャネル電界効果トランジ
スタ、22:nチャネル電界効果トランジスタ、3〇二
電電圧降下路手段、31:pチャネル電界効果トランジ
スタ、32:nチャネル電界効果トランジスタ、40:
開閉手段、41:nチャネル電界効果トランジスタ、4
2.43:抵抗、44:Pチャネル電界効果トランジス
タ、50:電子回路、51:基本論理回路、E:接地電
位、id:リセット回路の消費電流、if、+2:リセ
ット回路内の部分電流、Ll模擬論理回路の論理出力、
R:電子回路のリセット端子、R3:リセット信号、I
?1.R2:抵抗値、vd:電源電圧ないしは電源電位
点、vn:電源電圧の正規値、vr:設定解除電圧、v
s:設定開始電圧、vt:電圧降下回路手段の動作電圧
、で第1図 第3図 第2図 第4図
による電子回路用リセット回路の実施例回路図、第2図
はその特性線図、第3図は本発明の異なる実施例の回路
図、第4図はその特性線図である。第5図以降は従来技
術に関し、第5図は従来のリセット回路の回路図、第6
図はその特性線図である0図において、 l:従来のリセット回路、2:電子回路、3〜5:電界
効果トランジスタ、6:抵抗、lO:リセット回路、2
0:模擬論理回路、21:pチャネル電界効果トランジ
スタ、22:nチャネル電界効果トランジスタ、3〇二
電電圧降下路手段、31:pチャネル電界効果トランジ
スタ、32:nチャネル電界効果トランジスタ、40:
開閉手段、41:nチャネル電界効果トランジスタ、4
2.43:抵抗、44:Pチャネル電界効果トランジス
タ、50:電子回路、51:基本論理回路、E:接地電
位、id:リセット回路の消費電流、if、+2:リセ
ット回路内の部分電流、Ll模擬論理回路の論理出力、
R:電子回路のリセット端子、R3:リセット信号、I
?1.R2:抵抗値、vd:電源電圧ないしは電源電位
点、vn:電源電圧の正規値、vr:設定解除電圧、v
s:設定開始電圧、vt:電圧降下回路手段の動作電圧
、で第1図 第3図 第2図 第4図
Claims (1)
- 【特許請求の範囲】 1)電子回路をその電源電圧の立ち上がり時に初期状態
にリセットするための回路であって、電子回路中の基本
論理回路と同構成の模擬論理回路と、模擬論理回路に直
列接続されそれとともに電子回路の電源電圧を受ける電
圧降下回路手段と、電源電圧の立ち上がりに際して模擬
論理回路の論理出力点の論理状態が変化したときそれに
応じてオンオフ状態を変化させてリセット信号を発する
開閉手段とを備えてなり、電圧降下回路手段内の電圧降
下値を電源電圧の正規値と電子回路内の基本論理回路が
動作可能になる電源電圧値との差よりも小さく設定した
ことを特徴とする電子回路用リセット回路。 2)請求項1記載のリセット回路において、模擬論理回
路にその論理出力点と1対の電源点中の一方との間に接
続されるトランジスタが正規の電源電圧下においてオフ
状態となる論理回路を用いることを特徴とする電子回路
用リセット回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19375388A JPH0243811A (ja) | 1988-08-03 | 1988-08-03 | 電子回路用リセット回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19375388A JPH0243811A (ja) | 1988-08-03 | 1988-08-03 | 電子回路用リセット回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0243811A true JPH0243811A (ja) | 1990-02-14 |
Family
ID=16313240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19375388A Pending JPH0243811A (ja) | 1988-08-03 | 1988-08-03 | 電子回路用リセット回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0243811A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0479411A (ja) * | 1990-07-19 | 1992-03-12 | Fuji Xerox Co Ltd | パワーオンリセット回路 |
JP2008252888A (ja) * | 2007-03-29 | 2008-10-16 | Mitsutoyo Corp | パワーオンリセット回路及びパワーオンリセット信号の生成方法 |
JP2012178627A (ja) * | 2011-02-25 | 2012-09-13 | Renesas Electronics Corp | 電源電圧検出回路 |
-
1988
- 1988-08-03 JP JP19375388A patent/JPH0243811A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0479411A (ja) * | 1990-07-19 | 1992-03-12 | Fuji Xerox Co Ltd | パワーオンリセット回路 |
JP2008252888A (ja) * | 2007-03-29 | 2008-10-16 | Mitsutoyo Corp | パワーオンリセット回路及びパワーオンリセット信号の生成方法 |
JP2012178627A (ja) * | 2011-02-25 | 2012-09-13 | Renesas Electronics Corp | 電源電圧検出回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2616142B2 (ja) | 出力回路 | |
JP2772522B2 (ja) | パワーオン信号発生回路 | |
JPS62234418A (ja) | パワ−アツプリセツト回路 | |
JPH01233756A (ja) | Mos型集積回路 | |
JPH0757474A (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
JP4225630B2 (ja) | 電圧発生回路 | |
US6806764B2 (en) | Reference voltage generation circuit | |
JPH07118947B2 (ja) | 半導体装置 | |
US5966044A (en) | Pull-up circuit and semiconductor device using the same | |
JP2968653B2 (ja) | 出力回路 | |
JPH0243811A (ja) | 電子回路用リセット回路 | |
US5952850A (en) | Input/output circuit and a method for controlling an input/output signal | |
JP3183920B2 (ja) | 半導体集積回路 | |
JPH0794969A (ja) | 高速電流感知増幅器 | |
US4503344A (en) | Power up reset pulse generator | |
JPS63266921A (ja) | パワ−オンリセツト信号発生回路 | |
JP3722741B2 (ja) | 電圧供給回路 | |
JP3604660B2 (ja) | 内部給電電圧を備えた回路装置 | |
JP4680423B2 (ja) | 出力回路 | |
JP2944618B1 (ja) | 電流制御回路 | |
JP3256689B2 (ja) | 半導体集積回路 | |
JPH04361422A (ja) | ディスチャージ回路 | |
JPS602680Y2 (ja) | 常閉出力回路 | |
JPH09246934A (ja) | パワーオンリセット回路 | |
JPH0354903B2 (ja) |