JPH0239496A - プリント基板のスルーホール検査方法 - Google Patents
プリント基板のスルーホール検査方法Info
- Publication number
- JPH0239496A JPH0239496A JP63190409A JP19040988A JPH0239496A JP H0239496 A JPH0239496 A JP H0239496A JP 63190409 A JP63190409 A JP 63190409A JP 19040988 A JP19040988 A JP 19040988A JP H0239496 A JPH0239496 A JP H0239496A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- hole
- conductor layer
- surface conductor
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims description 23
- 230000002950 deficient Effects 0.000 abstract 1
- 238000005259 measurement Methods 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 241000931705 Cicada Species 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
多層プリント基板のスルーホール内導体の導通検査方法
に関し、 簡単な方法で高価な検査治具を用いずに多層プリント基
板に設けたスルーホールの導通検査方法を目的とし、 プリント基板に形成されたスルーホール間を直列に表面
導体層で接続するとともに、該導体層の開放端部間の導
通状態を検知して基板に設けた全てのスルーホール内導
体の導通状態を検査することで構成する。
に関し、 簡単な方法で高価な検査治具を用いずに多層プリント基
板に設けたスルーホールの導通検査方法を目的とし、 プリント基板に形成されたスルーホール間を直列に表面
導体層で接続するとともに、該導体層の開放端部間の導
通状態を検知して基板に設けた全てのスルーホール内導
体の導通状態を検査することで構成する。
〔産業上の利用分野]
本発明はセラミック多層プリント基板に設けたスルーホ
ールの検査方法に関する。
ールの検査方法に関する。
ガラス粉末とアルミナとを有機溶媒に混練して泥状にし
、この泥状の材料を成形してシート状にしてグリーンシ
ートに成形後、孔開はパンチング治具等を用いてスルー
ホールを形成し、金属粉末をバインダに混練した導電性
ペーストをスルーホール内に充填するとともに、印刷法
によりグリーンシート上に前記導電性ペーストを塗布す
ることで導電体パターンを形成する。このようなグリー
ンシートを多層構造に焼成治具上に積層した後、不活性
ガス雰囲気内で加熱焼成して多層プリント基板を形成し
ている。
、この泥状の材料を成形してシート状にしてグリーンシ
ートに成形後、孔開はパンチング治具等を用いてスルー
ホールを形成し、金属粉末をバインダに混練した導電性
ペーストをスルーホール内に充填するとともに、印刷法
によりグリーンシート上に前記導電性ペーストを塗布す
ることで導電体パターンを形成する。このようなグリー
ンシートを多層構造に焼成治具上に積層した後、不活性
ガス雰囲気内で加熱焼成して多層プリント基板を形成し
ている。
ところでこのようなスルーホール内に形成されるスルー
ホール内導体は焼成過程で欠落することが多く、そのた
めスルーホール内導体が確実に形成されているか否かの
検査が必要となる。
ホール内導体は焼成過程で欠落することが多く、そのた
めスルーホール内導体が確実に形成されているか否かの
検査が必要となる。
従来の多層プリント基板のスルーホールの検査方法に付
いて述べると、第5図に示すように多層プリント基板1
1の表裏両面を貫通するスルーホール12の導通状態を
検査する場合、テスタ13の端子14Aをプリント基板
11の表面側に、テスタ13の端子14Bをプリント基
板11の裏面側に設置して該スルーホール12を1個づ
つ検査する方法をとっている。
いて述べると、第5図に示すように多層プリント基板1
1の表裏両面を貫通するスルーホール12の導通状態を
検査する場合、テスタ13の端子14Aをプリント基板
11の表面側に、テスタ13の端子14Bをプリント基
板11の裏面側に設置して該スルーホール12を1個づ
つ検査する方法をとっている。
またその他の方法として、第6図に示すようにスプリン
グ(図示せず)を押圧することでチエッカ−ピン16が
スルーホール12内に導入されるような検査治具17を
2個用いてプリント基板11の表裏両面よりスルーホー
ル12内に各々の治具17のチエッカ−ピン16を挿入
した後、前記検査治具17に接続されるテスタでスルー
ホール内導体の導通状態を検査する方法を採っている。
グ(図示せず)を押圧することでチエッカ−ピン16が
スルーホール12内に導入されるような検査治具17を
2個用いてプリント基板11の表裏両面よりスルーホー
ル12内に各々の治具17のチエッカ−ピン16を挿入
した後、前記検査治具17に接続されるテスタでスルー
ホール内導体の導通状態を検査する方法を採っている。
然し、前記した従来の方法のうち、前者の方法ではスル
ーホールの導通検査するのに多大の手間を必要とする。
ーホールの導通検査するのに多大の手間を必要とする。
例えば1000ホールのスルーホールを検査するのに2
時間の検査工数を必要とする。
時間の検査工数を必要とする。
また後者の方法であると、プリント基板のスルーホール
のパターンが変動する毎に、該スルーホールのパターン
に対応した別個の検査治具17を必要とし、この検査治
具17が高価であるため、検査に要する設備費用が嵩む
等の問題がある。
のパターンが変動する毎に、該スルーホールのパターン
に対応した別個の検査治具17を必要とし、この検査治
具17が高価であるため、検査に要する設備費用が嵩む
等の問題がある。
またチエッカ−ピンとスルーホール内導体の間に接触抵
抗が生じ、精度良く導通検査が出来ない問題がある。
抗が生じ、精度良く導通検査が出来ない問題がある。
本発明は上記した問題点を除去し、検査に要する時間が
少なく、且つ高価な検査治具を必要とせず、プリント基
板のスルーホールの筒車な導通検査方法の提供を目的と
する。
少なく、且つ高価な検査治具を必要とせず、プリント基
板のスルーホールの筒車な導通検査方法の提供を目的と
する。
上記目的を達成する本発明の多層プリント基板のスルー
ホールの検査方法は、プリント基板に形成されたスルー
ホール間を直列に表面導体層で接続するとともに、該表
面導体層の開放端部間の導通状態を検知して基板に設け
た全てのスルーホール内導体の欠落を検査することを特
徴としている。
ホールの検査方法は、プリント基板に形成されたスルー
ホール間を直列に表面導体層で接続するとともに、該表
面導体層の開放端部間の導通状態を検知して基板に設け
た全てのスルーホール内導体の欠落を検査することを特
徴としている。
本発明の方法はプリント基板に形成されたスルーホール
間を表面導体層を用いて直列に接続する。
間を表面導体層を用いて直列に接続する。
そしてこの表面導体層の開放端部間の導通状態を測定す
ることで、−回の測定で全てのスルーホール内導体が欠
落なく、正常に形成されているか否かが高価な検査治具
を用いずに短時間で容易に検知できる。
ることで、−回の測定で全てのスルーホール内導体が欠
落なく、正常に形成されているか否かが高価な検査治具
を用いずに短時間で容易に検知できる。
以下、図面を用いながら本発明の一実施例につき詳細に
説明する。
説明する。
第1図は本発明の検査方法に於けるプリント基板の表面
より見た平面図、第2図は本発明の検査方法に於けるプ
リント基板の裏面より見た平面図、第3図は第1図の1
−1 ’線に沿った断面図、第4図は第2図のII−I
I ′線に沿った断面図である。
より見た平面図、第2図は本発明の検査方法に於けるプ
リント基板の裏面より見た平面図、第3図は第1図の1
−1 ’線に沿った断面図、第4図は第2図のII−I
I ′線に沿った断面図である。
第1図および第2図に図示するように、プリント基板1
1の表面11Aおよび裏面11Bに導出された第1行の
スルーホール1−1.1−2.・・・・・・1−8、第
2行のスルーホール2−L2−2.・・・2−8、第3
行のスルーホール3−13−2.・・・3−8、第4行
のスルーホール41.4−2.・・・4−8および第5
行のスルーホール!5−1 、52、・・・・・・5−
8は、両側に隣接するスルーホールのうち、片側のスル
ーホール同志が印刷法を用いて表面導体層23により接
続されている。
1の表面11Aおよび裏面11Bに導出された第1行の
スルーホール1−1.1−2.・・・・・・1−8、第
2行のスルーホール2−L2−2.・・・2−8、第3
行のスルーホール3−13−2.・・・3−8、第4行
のスルーホール41.4−2.・・・4−8および第5
行のスルーホール!5−1 、52、・・・・・・5−
8は、両側に隣接するスルーホールのうち、片側のスル
ーホール同志が印刷法を用いて表面導体層23により接
続されている。
つまり第1図に図示するようにプリント基板11の表面
側11Aでは、第1行のスルーホールの内、1−2のス
ルーホールは1−3のスルーホールと1−1のスルーホ
ールが隣接しているが、その片側のスルーホール1−3
とのみ表面導体層23を用いて接続する。
側11Aでは、第1行のスルーホールの内、1−2のス
ルーホールは1−3のスルーホールと1−1のスルーホ
ールが隣接しているが、その片側のスルーホール1−3
とのみ表面導体層23を用いて接続する。
このようにして1−2とL3.1−4と1.−5.1−
6と1−7のスルーホール同志が表面導体層23で接続
される。また第2行のスルーホールの内、2−2と23
.2−4と2−5.2−6と2−7のスルーホール同志
が表面導体層23で接続される。
6と1−7のスルーホール同志が表面導体層23で接続
される。また第2行のスルーホールの内、2−2と23
.2−4と2−5.2−6と2−7のスルーホール同志
が表面導体層23で接続される。
更に第2図に図示するように、プリント基板11の裏面
11B側では、第1行のスルーホールの内、1−2のス
ルーホールは1−3のスルーホールと1−1のスルーホ
ールが隣接しているが、その片側のスルーホール1−1
とのみ表面導体層23を用いて接続されている。このよ
うにして1−1 と1−2 、L3と1−41−5と1
−6.1−7と1−8のスルーホールが接続された形と
なる。
11B側では、第1行のスルーホールの内、1−2のス
ルーホールは1−3のスルーホールと1−1のスルーホ
ールが隣接しているが、その片側のスルーホール1−1
とのみ表面導体層23を用いて接続されている。このよ
うにして1−1 と1−2 、L3と1−41−5と1
−6.1−7と1−8のスルーホールが接続された形と
なる。
また第2行のスルーホールの内、2−1 と2−2.2
−3 と2−4.2−5 と2−6.2−7と2−8の
スルーホールが接続された形となる。
−3 と2−4.2−5 と2−6.2−7と2−8の
スルーホールが接続された形となる。
また第1図に図示するように、第1行の端部のスルーホ
ール1−8と第2行の端部のスルーホール2−8間はプ
リント基板11の表面11Aで表面導体層23がY列方
向に沿って形成されて接続されている。
ール1−8と第2行の端部のスルーホール2−8間はプ
リント基板11の表面11Aで表面導体層23がY列方
向に沿って形成されて接続されている。
また第2行の端部のスルーホール2−1 と第3行の端
部のスルーホール3−1とは表面導体層23がY方向に
沿って形成されて接続されている。
部のスルーホール3−1とは表面導体層23がY方向に
沿って形成されて接続されている。
このようにして各行のスルーホールは隣接するスルーホ
ール間を1つづつ飛ばした状態で表面胴体層23で接続
され、各行の端部のスルーホールは列方向に沿った表面
導体層23で接続されることで、全てのスルーホールが
直列に接続されたことになる。このように接続したプリ
ント基板の四隅のスルーホールの内、該プリント基板の
対角線上の二隅のスルーホール1−1と5−8に形成さ
れた表面導体層23A、23Bは開放端に成っており、
この開放端部間をテスタでチエツクすることで、該プリ
ント基板11に1個でもスルーホールの導通不良がある
と容易に短時間で高価な検査治具を用いることなく検出
される。
ール間を1つづつ飛ばした状態で表面胴体層23で接続
され、各行の端部のスルーホールは列方向に沿った表面
導体層23で接続されることで、全てのスルーホールが
直列に接続されたことになる。このように接続したプリ
ント基板の四隅のスルーホールの内、該プリント基板の
対角線上の二隅のスルーホール1−1と5−8に形成さ
れた表面導体層23A、23Bは開放端に成っており、
この開放端部間をテスタでチエツクすることで、該プリ
ント基板11に1個でもスルーホールの導通不良がある
と容易に短時間で高価な検査治具を用いることなく検出
される。
このようにしてスルーホールの導通状態を検査した後、
このスルーホールの導通検査に用いた表面導体層23を
研磨して除去すれば、スルーホール内に確実に導体が形
成されたプリント基板が容易に得られる。このスルーホ
ール内に導体が確実に形成されたプリントg板の表面導
体N23を研磨した後、該基板の両面に回路パターンを
印刷法、或いは蒸着法を用いて形成すると容易に多層プ
リント基板が得られる。
このスルーホールの導通検査に用いた表面導体層23を
研磨して除去すれば、スルーホール内に確実に導体が形
成されたプリント基板が容易に得られる。このスルーホ
ール内に導体が確実に形成されたプリントg板の表面導
体N23を研磨した後、該基板の両面に回路パターンを
印刷法、或いは蒸着法を用いて形成すると容易に多層プ
リント基板が得られる。
なおプリント基板の両面はスルーホール内に導体を形成
した後、スパッタ法、蒸着法等を用いて細密なパターン
を形成しているため、本発明の方法はその方法を利用す
れば、煩雑な作業ではない。
した後、スパッタ法、蒸着法等を用いて細密なパターン
を形成しているため、本発明の方法はその方法を利用す
れば、煩雑な作業ではない。
以上の説明から明らかなように、本発明の多層プリント
基板のスルーホールの検査方法によれば、スルーホール
の導通状態を1個づつ検査するような煩雑な方法をとる
必要がなく、また高価な検査治具を必要としないため、
プリント基板の検査工数が低下し、低コストで高信頼度
の多層プリント基板が容易に得られる効果がある。
基板のスルーホールの検査方法によれば、スルーホール
の導通状態を1個づつ検査するような煩雑な方法をとる
必要がなく、また高価な検査治具を必要としないため、
プリント基板の検査工数が低下し、低コストで高信頼度
の多層プリント基板が容易に得られる効果がある。
第1図は本発明の方法に於けるプリント基板の表面より
見た平面図、 第2図は本発明の方法に於けるプリント基板の裏面より
見た平面図、 第3図は第1図のI−I′線に沿った断面図、第4図は
第2図のI[−ff ′線に沿った断面図、第5図およ
び第6図は従来の方法の説明図である。
見た平面図、 第2図は本発明の方法に於けるプリント基板の裏面より
見た平面図、 第3図は第1図のI−I′線に沿った断面図、第4図は
第2図のI[−ff ′線に沿った断面図、第5図およ
び第6図は従来の方法の説明図である。
図において、
1−1〜1−8.2−1〜2−8.3−1〜3−8.4
−1〜4−8.5−1〜5−8はスルーホール、11は
プリント基板、11八はプリント基板表面、IIBはプ
リント基板裏面、23,23A、23Bは表面導体層を
示す。
−1〜4−8.5−1〜5−8はスルーホール、11は
プリント基板、11八はプリント基板表面、IIBはプ
リント基板裏面、23,23A、23Bは表面導体層を
示す。
4¥きgAめ方°辻1:み′f3フ′リント1しPえ4
4【jゴJ−R楕m第j図 2ト蝉シシ可Cフrs壬1・)づ’hlぼり〉11艮I
9丙裏山)Fリワh平面11り第2図 第 図 第 図 第 図
4【jゴJ−R楕m第j図 2ト蝉シシ可Cフrs壬1・)づ’hlぼり〉11艮I
9丙裏山)Fリワh平面11り第2図 第 図 第 図 第 図
Claims (1)
- プリント基板(11)に形成されたスルーホール(1
−1〜1−8、2−1〜2−8、3−1〜3−8、4−
1〜4−8、5−1〜5−8)間を直列に表面導体層(
23)で接続するとともに、該表面導体層の開放端部(
23A,23B)間の導通状態を検知して基板に設けた
全てのスルーホール内導体の導通状態を検査することを
特徴とするプリント基板のスルーホール検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63190409A JPH0728113B2 (ja) | 1988-07-28 | 1988-07-28 | プリント基板のスルーホール検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63190409A JPH0728113B2 (ja) | 1988-07-28 | 1988-07-28 | プリント基板のスルーホール検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0239496A true JPH0239496A (ja) | 1990-02-08 |
JPH0728113B2 JPH0728113B2 (ja) | 1995-03-29 |
Family
ID=16257663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63190409A Expired - Fee Related JPH0728113B2 (ja) | 1988-07-28 | 1988-07-28 | プリント基板のスルーホール検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0728113B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012121146A (ja) * | 2010-12-06 | 2012-06-28 | Brother Industries Ltd | 圧電アクチュエータの製造方法 |
CN103675583A (zh) * | 2013-09-10 | 2014-03-26 | 镇江华印电路板有限公司 | 单面印刷电路板开路和短路测试装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6340391A (ja) * | 1986-08-05 | 1988-02-20 | 日本電気株式会社 | 表面実装プリント配線板 |
-
1988
- 1988-07-28 JP JP63190409A patent/JPH0728113B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6340391A (ja) * | 1986-08-05 | 1988-02-20 | 日本電気株式会社 | 表面実装プリント配線板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012121146A (ja) * | 2010-12-06 | 2012-06-28 | Brother Industries Ltd | 圧電アクチュエータの製造方法 |
CN103675583A (zh) * | 2013-09-10 | 2014-03-26 | 镇江华印电路板有限公司 | 单面印刷电路板开路和短路测试装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0728113B2 (ja) | 1995-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5263240A (en) | Method of manufacturing printed wiring boards for motors | |
JPH0239496A (ja) | プリント基板のスルーホール検査方法 | |
US6326797B2 (en) | Apparatus and method for evaluating printed circuit board assembly manufacturing processes | |
EP0909117B1 (en) | Method of making thick film circuits | |
US5198778A (en) | Method for inspecting printed circuit boards with through-holes | |
JP2000009755A (ja) | プリント基板検査用治具基板およびプリント基板検査方法 | |
US4328264A (en) | Method for making apparatus for testing traces on a printed circuit board substrate | |
JP2892474B2 (ja) | セラミック基板のビア検査方法 | |
JPH09113567A (ja) | プリント基板のパターンショート・オープン検査装置 | |
US5266904A (en) | Printed circuit board with through-holes including a test land having two current measuring lands and two resistance measuring lands | |
JP4467027B2 (ja) | 電気回路の断線検査方法 | |
JPH02198186A (ja) | プリント配線板シールド層検査方法と検査手段 | |
JPH03283599A (ja) | セラミック多層基板の導通検査方法 | |
JPH06303000A (ja) | 印刷配線板とそれを用いた実装部品の検査方法 | |
JPH05302955A (ja) | プリント配線板のパターン検査方法 | |
JPS626182A (ja) | 配線パタ−ンの検査方法 | |
JP2864752B2 (ja) | パターンのズレ検査装置 | |
JPH10190181A (ja) | プリント基板及びその検査方法 | |
JPH02190773A (ja) | 印刷配線板の検査方法 | |
JPH01268191A (ja) | セラミック基板の配線ネット検査方法 | |
KR0176519B1 (ko) | Qep, ic의 검사 장치 및 검사 방법 | |
JPH0498164A (ja) | プリント配線基板の検査方式 | |
JPS59121996A (ja) | プリント板 | |
JPH0621180A (ja) | プリント配線板のソルダーレジスト層の位置ずれ検査方法 | |
JPH10282179A (ja) | プリント基板の検査方法および検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |