JP4467027B2 - 電気回路の断線検査方法 - Google Patents

電気回路の断線検査方法 Download PDF

Info

Publication number
JP4467027B2
JP4467027B2 JP2000331346A JP2000331346A JP4467027B2 JP 4467027 B2 JP4467027 B2 JP 4467027B2 JP 2000331346 A JP2000331346 A JP 2000331346A JP 2000331346 A JP2000331346 A JP 2000331346A JP 4467027 B2 JP4467027 B2 JP 4467027B2
Authority
JP
Japan
Prior art keywords
circuit
insulating sheet
disconnection
capacitance
physical quantity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000331346A
Other languages
English (en)
Other versions
JP2002139532A (ja
Inventor
守四郎 須藤
Original Assignee
ミヤチシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミヤチシステムズ株式会社 filed Critical ミヤチシステムズ株式会社
Priority to JP2000331346A priority Critical patent/JP4467027B2/ja
Priority to TW090115275A priority patent/TW546482B/zh
Priority to US09/887,521 priority patent/US6518766B2/en
Priority to DE60124053T priority patent/DE60124053T2/de
Priority to EP01305530A priority patent/EP1202070B1/en
Publication of JP2002139532A publication Critical patent/JP2002139532A/ja
Application granted granted Critical
Publication of JP4467027B2 publication Critical patent/JP4467027B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プリント配線板等の電気回路の断線を検査する方法に関するものである。
【0002】
【従来の技術】
近年、プリント配線板の品質保証には、探針(プローブ)を該プリント配線板にあてて順次電気配線の断線を調べるプローブ移動式検査方法が広く適用されている。そして、このような検査においては、その信頼性の高さが要求される。
【0003】
一方、従来における断線検査方法の一例として、以下のようなプリント配線板の片面に探針を当てる方法がある。すなわち該方法では、まず最初に基準導体の上に絶縁シートを敷いてプリント配線板を載せ、該プリント配線板に形成された回路上の測定パッドにプローブを接触させる。そして次に、該基準導体及び該回路に電気信号を入力し、該基準導体と該回路間に生じる電圧や電流を計測することにより、該基準導体と該回路間の容量値等を求め、電気回路の断線の有無を判定する。
【0004】
また、従来においては、互いに接続された二つの回路がプリント基板の両面(表裏)に形成されている場合に該回路の断線を調べる方法として、同じ回路が形成された複数のプリント基板毎に上記のような方法で該容量値を求め、該容量値の分布から多数決法により断線を予想する方法があった。
【0005】
さらに、従来においては、上記のようなプリント基板を該基準導体上でひっくり返すことによって、該プリント基板の両面に形成された各回路と基準導体との間の容量値を求め、得られた二つの容量値がほぼ同じ値であれば断線していないと判断する方法もあった。
【0006】
しかしながら、上記のような従来の方法では、回路を形成する際に用いられるマスクの欠陥等に起因して複数のプリント基板に同様な欠陥が生じる全品不良は見出すことができず、また検査対象が一枚しかない場合も断線の有無を判定することができないという問題がある。
【0007】
また、上記において表裏の容量値を調べる場合、両容量値が同等となるよう絶縁シートの厚みを厚くすると、容量測定の精度が要求される。そしてさらに、表裏それぞれの回路パターンの面積がほぼ同じ場合には、表裏の容量値に変化がみられないため断線を見逃してしまうなど、検査の信頼性に問題を生じていた。
【0008】
【発明が解決しようとする課題】
本発明は、上述の問題を解消するためになされたもので、電気回路を検査対象とした簡易かつ信頼性の高い断線検査方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記の目的は、基板の両面に形成された回路間の電気的接続における断線の有無を調べるために、基準導体に敷設された絶縁シートの上に基板を載置するステップと、基板の両面のうち、絶縁シートに密着する面と反対側の面に形成された回路と基準導体との間の容量を測定するステップとを有する電気回路の断線検査方法であって、絶縁シートの第一の物理量を変えて再度、絶縁シートに密着する面と反対側の面に形成された回路と基準導体との間の容量を測定する第一のステップと、測定により得られた容量値に基づいて、基板の両面に形成されたそれぞれの回路における第二の物理量を算出する第二のステップと、算出された第二の物理量に基づいて断線の有無を判断する第三のステップとを有し、第一の物理量は、前記絶縁シートの厚さ又は誘電率であり、第二の物理量は、回路の面積であることを特徴とした電気回路の断線検査方法を提供することにより達成される。
【0010】
このような手段によれば、測定された容量値により算出された第二の物理量に基づいて断線の有無を判断するため、簡易かつ確実に電気回路における断線の有無を検査することができる。また、該検査方法は統計的な手法を用いるものでないため、ただ一つの基板を検査対象とする場合においても断線の有無を判断することができる。
【0011】
そしてより具体的には、第二の物理量を回路の面積とし、上記第三のステップでは、算出された回路の面積が0となるか否かに応じて断線の有無を判断することができる。
【0012】
また、本発明の目的は、基板の両面に形成された回路間の電気的接続における断線の有無を調べるために、基準導体に敷設された絶縁シートの上に基板を載置する第一のステップと、基板の両面のうち、絶縁シートに密着する面と反対側の面に形成された回路と基準導体との間の容量を測定する第二のステップとを有する電気回路の断線検査方法であって、絶縁シートの第一の物理量を変えて再度、絶縁シートに密着する面と反対側の面に形成された回路と基準導体との間の容量を測定する第三のステップと、測定により得られた容量値に基づいて、基板の両面に形成されたそれぞれの回路における第二の物理量を算出する第四のステップと、基板の上下を反転させて絶縁シートの上に載置し、第二から第四のステップを繰り返す第五のステップと、第四のステップと第五のステップでそれぞれ算出された第二の物理量が一致するか否かに応じて断線の有無を判断する第六のステップとを有し、第一の物理量は、前記絶縁シートの厚さ又は誘電率であり、第二の物理量は、回路の面積であることを特徴とした電気回路の断線検査方法を提供することにより達成される。
【0013】
このような手段によれば、基板の両面に形成された回路が複数の導線により電気的に接続され、一部の導線が断線している場合であっても、形成された上記回路の面積が基板の両面において異なる場合には、簡易かつ確実に上記導線における断線の有無を判断することができる。
【0015】
【発明の実施の形態】
以下において、本発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一符号は同一又は相当部分を示す。
[実施の形態1]
図1は、本発明の実施の形態1に係る電気回路の断線検査方法及び断線検査装置の原理を説明する図である。図1に示されるように、本発明の実施の形態1に係る電気回路の断線検査装置は基準導体1と、絶縁シート2と、プローブ4とを備える。ここで、絶縁シート2は基準導体1の上に載置され、容量測定器8は基準導体1とプローブ4との間に接続される。
【0016】
そして、上記のような構成を有する断線検査装置の絶縁シート2上には、表面パターン5と裏面パターン6及びバイアホール7が形成されたプリント配線板3が載置され、断線の検査対象とされる。
【0017】
図2は、上記プリント配線板3が載置された本発明の実施の形態1に係る電気回路の断線検査装置の構成を示す斜視図である。図2に示されるように、本実施の形態に係る断線検査装置では、ベース板9の上に基準導体1が載置され、さらにXYZテーブル10が設けられる。また、容量測定器8はプローブ4と基準導体1との間にケーブル15により接続される。なお、図2に示されるように、プリント配線板3には測定パッド17が形成される。
【0018】
上記のような構成を有する断線検査装置では、XYZテーブル10を移動させてプローブ4の先端をプリント配線板3上における測定パッド17上に位置決めし、プローブ4を下降させて測定パッド17に接触させ、各測定パッドを一方の電極とした容量を順次測定する。
【0019】
図3は、図2に示されるプリント配線板3と断線検査装置の断面構造を示す図である。以下においては、図3に示されるように、表裏両面の測定パッドがバイアホール7で電気的に接続されたプリント配線板3を被検査対象として説明する。なお、図3においては、プリント配線板3の表面に測定パッド17a〜17eが形成され、測定パッド17aと測定パッド17b、及び測定パッド17dと測定パッド17eがそれぞれ裏側で電気的に接続されている例が示される。そしてさらに図3には、測定パッド17dに接続されたバイアホール7に断線欠陥がある状態が示される。
【0020】
上記のような構造を有するプリント配線板3に対し、プローブ4を移動させて測定パッド17a〜17eに順次接触させ、後に詳しく説明するように容量を測定する。
【0021】
次に、本発明の実施の形態1に係る断線検査方法を、図4に示されたフローチャートを参照しつつ説明する。まず、ステップS1に示されるように、絶縁シート2の上に検査対象とするプリント配線板3を載置する。
【0022】
次に、ステップS2に示されるように、表面パターン5にプローブ4を上から接触させ、ステップS3において基準導体1と表面パターン5及び裏面パターン6間に形成される容量を、絶縁シート2の厚み又は絶縁シート2の誘電率を変えつつ容量測定器8を用いて測定する。
【0023】
このとき、表面パターン5の面積をS1、図1に示されるように表面パターン5と基準導体1とにより形成される容量をC1とし、裏面パターン6の面積をS2、裏面パターン6と基準導体1とにより形成される容量をC2とし、さらにプリント配線板3の厚さがd1で誘電率がε1、絶縁シート2の厚さがd2で誘電率がε2であるとすると、図1に示された回路全体の容量Cは次式により示される。
C=C1+C2 式(1)
C1=S1/(d1/ε1+d2/ε2) 式(2)
C2=ε2×S2/d2 式(3)
従って、ステップS3においては、上式のd2又はε2を変えて2回以上容量Cを測定する。以下においてはまず最初に、絶縁シート2の厚さd2を変える場合について説明する。なお、絶縁シート2の厚さd2は、例えば絶縁シート2を何枚か重ねることにより容易に変えることができ、絶縁シート2の誘電率ε2は絶縁シート2の材質を異なるものとすることにより容易に変化させることができる。
【0024】
次に、ステップS4において、ステップS3において得られた二つ以上の容量Cの測定値を用いて、表面パターン5の面積S1と裏面パターン6の面積S2とを上記式(1)から式(3)により算出する。ここで、上記のように絶縁シート2の厚さd2又は誘電率ε2を変えつつ測定した二以上の容量Cの値を、該厚さd2又は誘電率ε2と共に上記式(1)から式(3)に代入し連立方程式とすれば、後述するように、表面パターン5の面積S1と裏面パターン6の面積S2とを一意に算出することができる。
【0025】
ここで例えば、プリント配線板3の誘電率ε1が0.0425pF/mm、絶縁シート2の誘電率ε2が0.06pF/mmであり、プリント配線板3の厚さd1が0.8mmである場合において、絶縁シート2の厚さd2が0.1mmであるときの容量Cの測定値が5.0928pFであり、絶縁シート2の厚さd2が0.2mmであるときの容量Cの測定値が2.6708pFであれば、以下の表1に示されるように表面パターン5の面積S1が6mmで裏面パターン6の面積S2が8mmと算出される。
【0026】
【表1】
Figure 0004467027
なお、上記表1に示されるように、面積S1と面積S2が算出されることにより、容量C1及び容量C2も求められる。
【0027】
ここで、上記のように面積S1が6mmで面積S2が8mmと算出される過程を示す。絶縁シート2の厚さd2が0.1mmであるとき、容量Cは次式により示される。
【0028】
Figure 0004467027
また、絶縁シート2の厚さd2が0.2mmであるとき、容量Cは次式により示される。
【0029】
Figure 0004467027
ここで、上記のように絶縁シート2の厚さd2が0.1mmであるときの容量C(d2=0.1)の測定値が5.0928pFであり、絶縁シート2の厚さd2が0.2mmであるときの容量C(d2=0.2)の測定値が2.6708pFであれば、上記式(4)及び式(5)にそれぞれ該当する容量値を代入することにより、式(4)と式(5)からなる連立方程式を解くことができ、面積S1及び面積S2をそれぞれ上記のように求めることができる。
【0030】
一方、上記と同じ条件で絶縁シート2の厚さd2が0.1mmであるときの容量Cの測定値が0.2928pFであり、絶縁シート2の厚さd2が0.2mmであるときの容量Cの測定値が0.2708pFであれば、以下の表2に示されるように、上記と同様な方法によって表面パターン5の面積S1が6mmで裏面パターン6の面積S2が0mmと算出される。
【0031】
【表2】
Figure 0004467027
次に、ステップS5において、ステップS4において算出された裏面パターン6の面積S2が0か否か判断する。そして、0である場合にはステップS6aへ進み、0でない場合にはステップS6bへ進む。ここで、算出された面積S2が0であるということは、図1に示されたバイアホール7に断線箇所があり、その結果プローブ4を表面パターン5に当てて基準導体1との間に電流を流しても裏面パターン6に電荷が蓄積されず、その結果として容量C2が形成されないことを意味する。
【0032】
従って、算出される面積S2が0である場合には、ステップS6aへ進み、プリント配線板3の表面パターン5と裏面パターン6との間に電気的な断線が生じているものと判断される。一方、算出される面積S2が0でない場合には、ステップS6bへ進み、プリント配線板3の表面パターン5と裏面パターン6との間に電気的な断線は生じていないものと判断される。
【0033】
なお、絶縁シート2を紙とした場合(誘電率ε2=0.06)と、樹脂とした場合(誘電率ε2=0.04)において、それぞれ上記のように容量を測定し、得られた容量値に基づいて上記面積S1と面積S2とを算出した例が以下の表3に示される。
【0034】
【表3】
Figure 0004467027
また同様に、測定された容量値から算出される面積S2が0となる場合の例が以下の表4に示される。
【0035】
【表4】
Figure 0004467027
以上より、本実施の形態1に係る断線検査装置及び断線検査方法によれば、被検査対象としてのプリント配線板3に対し、プリント配線板3の裏面にプローブ4を当てる必要が無く、表面(片面)にのみプローブ4を接触させて容量を測定するといった簡易な方法により電気回路の断線の有無を精度よく検査することができる。
【0036】
また、本実施の形態1に係る断線検査装置及び断線検査方法によれば、統計的手法により断線の有無を判断することとはしないため、一枚しかないプリント配線板3を検査対象とする場合であっても、確実に断線の有無を検査することができる。
[実施の形態2]
図5は、本発明の実施の形態2に係る電気回路の断線検査方法の原理を説明する図である。図5に示されるように、本実施の形態2においては、例として被検査対象とされるプリント配線板3の表面には第一表面パターンSA1と第二表面パターンSA2が形成され、裏面に第一裏面パターンSB1と第二裏面パターンSB2とが形成され、第一表面パターンSA1と第一裏面パターンSB1との間、及び第二表面パターンSA2と第一及び第二裏面パターンSB1,SB2との間にそれぞれバイアホール7が形成されている場合について説明する。
【0037】
そして以下においては、図5に示されるように、第一裏面パターンSB1と第二表面パターンSA2との間に形成されたバイアホール7に断線部18が存在する場合について説明する。
【0038】
また説明の便宜上、図5に示されたプリント配線板3においては、第一表面パターンSA1と第二表面パターンSA2の面積の和と、第一裏面パターンSB1と第二裏面パターンSB2の面積の和とは等しいが、該第一のパターンと該第二のパターンにおける面積の配分が表面と裏面とにおいて相違するものと仮定する。
【0039】
従って、図5においては第一表面パターンSA1の面積が第一裏面パターンSB1の面積より小さい場合が例として示されている。
【0040】
以下において、本発明の実施の形態2に係る断線検査方法を、図6に示されたフローチャートを参照しつつ説明する。まず、ステップS1に示されるように、絶縁シート2の上に検査対象とするプリント配線板3を載置する。
【0041】
次に、ステップS2に示されるように、第一表面パターンSA1と第二表面パターンSA2からなる表面パターンにプローブ4を上から接触させ、ステップS3において基準導体1と表面パターン及び裏面パターン(回路)間に形成される容量を、絶縁シート2の厚み又は絶縁シート2の誘電率を変えつつ2回以上容量測定器8を用いて測定する。
【0042】
そして、ステップS4において、表面に形成されるパターンの面積をS1、裏面に形成されるパターンの面積をS2とすると、上記式(1)から式(3)までを用いることにより上記実施の形態1と同様に面積S1,S2を算出することができる。
【0043】
次に、ステップS5において、プリント配線板3の両面に形成されたパターンをそれぞれ上方に向けてプローブを当て、同じ方法により該容量を測定したか否かが判断される。そして、プリント配線板3の両面に形成されたパターンについて既に容量測定が行われている場合にはステップS6aへ進み、まだ両面のパターンにプローブを当てて該容量測定を実施していない場合には、ステップS6bへ進む。
【0044】
ここで、ステップS6bでは、プリント配線板3をひっくり返し、反対の面(裏面)に形成されたパターンにプローブを上から接触させる。そしてステップS3へ戻り、両面に形成されたパターンについてステップS3及びステップS4が繰り返される。
【0045】
一方、ステップS6aでは、ステップS4において両面の容量測定により算出された面積S1,S2がそれぞれ一致するか否かを判断する。そして、一致する場合にはステップS7aへ進み、一致しないものと判断された場合にはステップS7bへ進む。
【0046】
ここで、図5に示されたプリント配線板3においていずれのバイアホール7も断線していない場合には、該プリント配線板3の表面に形成された第一表面パターンSA1と第二表面パターンSA2の和が上記面積S1となり、該プリント配線板3の裏面に形成された第一裏面パターンSB1と第二裏面パターンSB2の和が上記面積S2となる。従って、上記の仮定により表面と裏面のそれぞれにおける面積の和が等しい場合には、両面の容量測定により算出された二組の(面積S1,面積S2)が一致する。
【0047】
一方、図5に示されたバイアホール7に断線部分18がある場合にプローブ4を第一表面パターンSA1に当てて容量を測定するとき、第一表面パターンSA1の面積が上記面積S1となり、第一裏面パターンSB1の面積が上記面積S2となる。ここで、第一表面パターンSA1の面積と第一裏面パターンSB1の面積は異なるため、断線部分18がある場合には、両面の容量測定により算出された二組の(面積S1,面積S2)が相違することになる。
【0048】
以上より、ステップS7aにおいては、プリント配線板3の表面パターンと裏面パターンとの間に電気的な断線が生じていないものと判断され、ステップS7bにおいては、プリント配線板3の表面パターンと裏面パターンとの間に電気的な断線が生じているものと判断される。
【0049】
以上より、本発明の実施の形態2に係る断線検査装置とそれを用いた断線検査方法によれば、検査対象とされるプリント配線板3の両面にそれぞれ複数の領域からなる回路パターンが形成され、異なる面に形成された回路パターンに対して複数のバイアホール7により電気的に接続されると共に、それぞれの面における該回路パターンの和は等しいが各領域の面積が表面と裏面で相違する場合には、該表面と該裏面を電気的に接続するバイアホール7の一部における断線の有無を簡易かつ確実に検査することができる。
【発明の効果】
上述の如く、本発明に係る電気回路の断線検査方法によれば、測定された容量値により算出された第二の物理量に基づいて断線の有無を判断することができるため、簡易かつ確実で信頼性の高い断線検査を実現することができる。
【0050】
また、該検査方法は統計的な手法を用いるものでないため、ただ一つの基板を検査対象とする場合においても断線の有無を判断することができ、汎用性の高い断線検査を実行することができる。
【0051】
また、本発明に係る電気回路の断線検査方法によれば、基板の両面に形成された回路が複数の導線により電気的に接続され、一部の導線が断線している場合であっても、形成された上記回路における個々の面積が基板の両面において異なる場合には、簡易かつ確実に上記導線における断線の有無を判断することができるため、精度の高い断線検査方法を容易に実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る電気回路の断線検査方法及び断線検査装置の原理を説明する図である。
【図2】プリント配線板が載置された本発明の実施の形態1に係る電気回路の断線検査装置を示す図である。
【図3】図2に示されるプリント配線板と断線検査装置の断面構造を示す図である。
【図4】本発明の実施の形態1に係る電気回路の断線検査方法を示すフローチャートである。
【図5】本発明の実施の形態2に係る電気回路の断線検査方法の原理を説明する図である。
【図6】本発明の実施の形態2に係る電気回路の断線検査方法を示すフローチャートである。
【符号の説明】
1 基準導体
2 絶縁シート
3 プリント配線板
4 プローブ
5 表面パターン
6 裏面パターン
7 バイアホール
8 容量測定器
9 ベース板
10 XYZテーブル
15 ケーブル
17,17a〜17e 測定パッド
18 断線部
C1,C2 容量
SA1 第一表面パターン
SA2 第二表面パターン
SB1 第一裏面パターン
SB2 第二裏面パターン

Claims (3)

  1. 基板の両面に形成された回路間の電気的接続における断線の有無を調べるために、基準導体に敷設された絶縁シートの上に前記基板を載置するステップと、前記基板の両面のうち、前記絶縁シートに密着する面と反対側の面に形成された前記回路と前記基準導体との間の容量を測定するステップとを有する電気回路の断線検査方法であって、
    前記絶縁シートの第一の物理量を変えて再度、前記絶縁シートに密着する面と反対側の面に形成された前記回路と前記基準導体との間の容量を測定する第一のステップと、
    前記測定により得られた容量値に基づいて、前記基板の両面に形成されたそれぞれの回路における第二の物理量を算出する第二のステップと、
    算出された前記第二の物理量に基づいて前記断線の有無を判断する第三のステップとを有し、
    前記第一の物理量は、前記絶縁シートの厚さ又は誘電率であり、
    前記第二の物理量は、前記回路の面積である電気回路の断線検査方法。
  2. 前記第三のステップでは、算出された前記回路の面積が0となるか否かに応じて前記断線の有無を判断する請求項に記載の電気回路の断線検査方法。
  3. 基板の両面に形成された回路間の電気的接続における断線の有無を調べるために、基準導体に敷設された絶縁シートの上に前記基板を載置する第一のステップと、前記基板の両面のうち、前記絶縁シートに密着する面と反対側の面に形成された前記回路と前記基準導体との間の容量を測定する第二のステップとを有する電気回路の断線検査方法であって、
    前記絶縁シートの第一の物理量を変えて再度、前記絶縁シートに密着する面と反対側の面に形成された前記回路と前記基準導体との間の容量を測定する第三のステップと、
    前記測定により得られた容量値に基づいて、前記基板の両面に形成されたそれぞれの回路における第二の物理量を算出する第四のステップと、
    前記基板の上下を反転させて前記絶縁シートの上に載置し、前記第二から前記第四のステップを繰り返す第五のステップと、
    前記第四のステップと前記第五のステップでそれぞれ算出された前記第二の物理量が一致するか否かに応じて前記断線の有無を判断する第六のステップとを有し、
    前記第一の物理量は、前記絶縁シートの厚さ又は誘電率であり、
    前記第二の物理量は、前記回路の面積である電気回路の断線検査方法。
JP2000331346A 2000-10-30 2000-10-30 電気回路の断線検査方法 Expired - Lifetime JP4467027B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000331346A JP4467027B2 (ja) 2000-10-30 2000-10-30 電気回路の断線検査方法
TW090115275A TW546482B (en) 2000-10-30 2001-06-22 Method of inspecting an electrical disconnection between circuits
US09/887,521 US6518766B2 (en) 2000-10-30 2001-06-25 Method of inspecting an electrical disconnection between circuits by calculating physical quantities thereof based on capacitances regarding the circuits measured twice
DE60124053T DE60124053T2 (de) 2000-10-30 2001-06-26 Verfahren zur Inspektion einer elektrischen Trennung zwischen Schaltungen
EP01305530A EP1202070B1 (en) 2000-10-30 2001-06-26 Method of inspecting an electrical disconnection between circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000331346A JP4467027B2 (ja) 2000-10-30 2000-10-30 電気回路の断線検査方法

Publications (2)

Publication Number Publication Date
JP2002139532A JP2002139532A (ja) 2002-05-17
JP4467027B2 true JP4467027B2 (ja) 2010-05-26

Family

ID=18807705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000331346A Expired - Lifetime JP4467027B2 (ja) 2000-10-30 2000-10-30 電気回路の断線検査方法

Country Status (5)

Country Link
US (1) US6518766B2 (ja)
EP (1) EP1202070B1 (ja)
JP (1) JP4467027B2 (ja)
DE (1) DE60124053T2 (ja)
TW (1) TW546482B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108020747A (zh) * 2017-11-20 2018-05-11 深圳振华富电子有限公司 电感器断路位置检测装置及检测方法
US11300605B2 (en) * 2018-05-22 2022-04-12 International Business Machines Corporation Printed circuit board performance evaluation techniques

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439727A (en) * 1981-12-21 1984-03-27 Ibm Corporation Low capacitance pad for semiconductor chip testing
JPS60253207A (ja) * 1984-05-30 1985-12-13 株式会社東芝 コンデンサの製造方法
US4831325A (en) * 1987-04-01 1989-05-16 General Signal Corporation Capacitance measuring circuit
US5006808A (en) * 1989-03-21 1991-04-09 Bath Scientific Limited Testing electrical circuits
US5138266A (en) * 1989-10-20 1992-08-11 Digital Equipment Corporation Single-probe charge measurement testing method
US5187430A (en) * 1991-08-30 1993-02-16 Compaq Computer Corporation Method and apparatus for determining nets among nodes in a circuit board
US5402072A (en) * 1992-02-28 1995-03-28 International Business Machines Corporation System and method for testing and fault isolation of high density passive boards and substrates
US5363048A (en) * 1992-11-17 1994-11-08 Digital Equipment Corporation Method and system for ensuring interconnect integrity in a micro-chip-module
FR2706042B1 (fr) * 1993-06-03 1995-08-11 Matra Cap Systems Sa Procédé de contrôle des pistes d'un circuit d'interconnexion et circuit permettant de mette en Óoeuvre un tel procédé.
FI93580C (fi) * 1993-10-08 1995-04-25 Vaisala Oy Menetelmä ja laitteisto epäsymmetrisen paine-eroanturin takaisinkytkemiseksi
JP3558434B2 (ja) * 1995-11-30 2004-08-25 富士通オートメーション株式会社 電気的配線検査方法及び装置
US5999010A (en) * 1997-12-08 1999-12-07 Simplex Solutions, Inc. Method of measuring interconnect coupling capacitance in an IC chip

Also Published As

Publication number Publication date
EP1202070A3 (en) 2003-07-16
DE60124053D1 (de) 2006-12-07
DE60124053T2 (de) 2007-02-15
US6518766B2 (en) 2003-02-11
TW546482B (en) 2003-08-11
JP2002139532A (ja) 2002-05-17
EP1202070B1 (en) 2006-10-25
US20020075008A1 (en) 2002-06-20
EP1202070A2 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
JP3558434B2 (ja) 電気的配線検査方法及び装置
US7656166B2 (en) Multilayer wiring board and method for testing the same
JPH0599972A (ja) 導体装置検査方法及び装置
US7659727B2 (en) Multilayer wiring board and method for testing the same
US20080169825A1 (en) Solid Electrolytic Capacitor Inspection Device and Inspection Method
KR20020027547A (ko) 검사 장치 및 검사 방법
KR20070083501A (ko) 검사 장치 및 검사 방법 및 검사 장치용 센서
JP4467027B2 (ja) 電気回路の断線検査方法
JP5420277B2 (ja) 回路基板検査装置および回路基板検査方法
JP3296308B2 (ja) プリント配線板の抵抗測定装置およびそれを用いた抵抗測定方法
JP3599929B2 (ja) 回路基板のパターン静電容量測定方法
TWI266886B (en) Conductor inspecting device and conductor inspecting method
JPH09113567A (ja) プリント基板のパターンショート・オープン検査装置
JPH0348171A (ja) 混成集積回路板の電気的特性検査を行う方法
JP4292013B2 (ja) 回路基板検査装置
TWI406610B (zh) 電路板之製作方法
JP5356051B2 (ja) 非接触導通試験方法および装置
JP2002043721A (ja) プリント基板の検査方法と検査装置
JPS60111973A (ja) 回路基板結線識別装置
JPH10190181A (ja) プリント基板及びその検査方法
TW200421707A (en) Circuit check device, circuit check method, resistance measurement device, and resistance measurement method
JPH07146322A (ja) 実装部品のリードの半田付け不良検出方法
JPH1010185A (ja) 一面電極、反対面リードピン・パターン配置型パッケージのインサーキットテスタによる良否判定方法並びに抵抗棒
JPH07128379A (ja) プリント配線板の検査方法
JPH10282179A (ja) プリント基板の検査方法および検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100222

R150 Certificate of patent or registration of utility model

Ref document number: 4467027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term