JPH0232547A - 半導体実装装置 - Google Patents

半導体実装装置

Info

Publication number
JPH0232547A
JPH0232547A JP18173488A JP18173488A JPH0232547A JP H0232547 A JPH0232547 A JP H0232547A JP 18173488 A JP18173488 A JP 18173488A JP 18173488 A JP18173488 A JP 18173488A JP H0232547 A JPH0232547 A JP H0232547A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
lead
lsi
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18173488A
Other languages
English (en)
Other versions
JPH0787236B2 (ja
Inventor
Kenzo Hatada
畑田　賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63181734A priority Critical patent/JPH0787236B2/ja
Publication of JPH0232547A publication Critical patent/JPH0232547A/ja
Publication of JPH0787236B2 publication Critical patent/JPH0787236B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＬＳＩチップによる半導体装置に関するもの
である。
（従来の技術） 近年、ＬＳＩの発展に伴い、全ての機器が小型。
軽量、薄型化の傾向にある。更にその小型、軽量。
薄型化を進めるためには、ＬＳＩを如何に高密度に回路
基板に搭載するかが重要な要素となる。
従来、高密度化を計るため、ＬＳＩのプリント配線板へ
の搭載方法は、リード端子を有するフラットパッケージ
、ＤＩＬ、ＳＯＰ等のパッケージを用い、このパッケー
ジを平面的に配置するものであった。
（発明が解決しようとする課題） 上記のように、従来の方法では、ＬＳＩチップを一旦パ
ッケージに入れ、このパッケージを平面的に配設するも
のであるから、実装面積が大きく、機器のこれ以上の小
型化は回連であった。
本発明は、従来よりも格段に優れた実装密度を得られる
半導体装置を提供するものである。
（課題を解決するための手段） そこで本発明は、リードを有するＬＳＩチップを複数個
積層し、これら各ＬＳＩチップの各リードをプリント配
線板に接続したものである。
（作　用） 複数個のＬＳＩチップをプリント配線板上に積層し、各
リードをプリント配線板に接続するようにしたので、高
密度に、しかも比較的薄い厚さにＬＳＩチップを実装で
きる。
（実施例） 第１図は本発明に用いる一例のＬＳＩチップのリード取
付状態を示し、ＬＳＩチップ１の電極とリード３とが金
属突起２において接合される。リード３は、同図中の所
定の破線領域５より切断される。
第２図は本発明の一実施例を示し、プリント配線板６上
にＬＳＩチップ１を複数個（この例では３個）積層し、
各ＬＳＩチップ１のリード３をそれぞれ所要形状に折曲
して、プリント配線板６の電極７に接続する。リード３
はフィルムキャリア方式で構成されるため、可撓性を有
し容易に所要形状に成型加工ができるものであり、リー
ド３がＬＳＩチップ１から水平方向に導出されていても
。
チップ１をＭｆｆしてから加熱治具のパルスツール等で
リード３を押さえると、リード３は容易に変形し、更に
加熱すると、プ・リント配線板６の電極７に接合できる
。
第３図は他の実施例を示し、積層されたチップ１と１′
とは、互いのリード３，３′が重ならないよう平面的に
斜方向にずらされており、リード３゜３′はそれぞれプ
リント配線板の異なった電極７゜７′に接続される。す
なわち、各ＬＳＩチップ１゜１′のリードを個々にプリ
ント配線板上の各電極に接続できる。
第４図は更に他の実施例を示し、この例では、積層した
各層のＬＳＩチップ１のリード３間に、第５図で斜視図
が示されるスペーサ８を入れ積層したものである。この
スペーサ８はＬＳＩチップ１の外周を囲み、その肉厚は
ＬＳＩチップ１の肉厚とほぼ同じである。また、このス
ペーサ８にはり−ド３が置かれる位置に導電層９が設け
られ、上下方向のリード、もしくは隣同士のリードが接
続され、この導電層９を介して各リードはプリント配線
板６の各電極７へ接続される。
（発明の効果） 以−ヒのように１本発明によれば、ＬＳＩチップをパッ
ケージに入れることなくプリント配線板に積層して実装
するものであるから、比較的薄くして従来装置より格段
に高密度に実装できる。従って、これを使用する機器を
小型、薄型、軽量化し得る。
【図面の簡単な説明】
第１５図は本発明に用いるＬＳＩチップのリード取付状
態を示す平面図、第２図は本発明の一実施例の縦断面図
、第３図は他の実施例の平面図、第４図は更に他の実施
例の縦断面図、第５図はスペーサの斜視図である。 １．１′・・・ＬＳＩチップ、　　３，３′・・・リー
ド、　６・・・プリント配線板、　　８・・・スペーサ
、　９・・・導電層。 特許出願人　松下電器産業株式会社 第１図 １　・・・　ＬＳＩ＋ッフ ３・・・　リーＹ 第　２ 図 ・・・　ＬＳＩ＋ッフ。 ３・・・ ノード ６　°°°フ゛°ルト配ｈト板 竿 図

Claims (3)

    【特許請求の範囲】
  1. （１）リードを有するＬＳＩチップを複数個積層し、こ
    れらＬＳＩチップの各リードをプリント配線板に接続し
    たことを特徴とする半導体実装装置。
  2. （２）各ＬＳＩチップをリードが互いに重ならぬよう平
    面的にずらせて積層したことを特徴とする請求項（１）
    記載の半導体実装装置。
  3. （３）各ＬＳＩチップのリードを、各ＬＳＩチップのリ
    ード間にそれぞれ配置積層されたスペーサに設けた導電
    層を介してプリント配線板に接続したことを特徴とする
    請求項（１）記載の半導体実装装置。
JP63181734A 1988-07-22 1988-07-22 半導体実装装置 Expired - Fee Related JPH0787236B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63181734A JPH0787236B2 (ja) 1988-07-22 1988-07-22 半導体実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63181734A JPH0787236B2 (ja) 1988-07-22 1988-07-22 半導体実装装置

Publications (2)

Publication Number Publication Date
JPH0232547A true JPH0232547A (ja) 1990-02-02
JPH0787236B2 JPH0787236B2 (ja) 1995-09-20

Family

ID=16105953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63181734A Expired - Fee Related JPH0787236B2 (ja) 1988-07-22 1988-07-22 半導体実装装置

Country Status (1)

Country Link
JP (1) JPH0787236B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275775A (ja) * 1993-03-17 1994-09-30 Nec Corp 半導体装置
US5394010A (en) * 1991-03-13 1995-02-28 Kabushiki Kaisha Toshiba Semiconductor assembly having laminated semiconductor devices
US5701031A (en) * 1990-04-26 1997-12-23 Hitachi, Ltd. Sealed stacked arrangement of semiconductor devices
US7834440B2 (en) * 2008-09-29 2010-11-16 Hitachi, Ltd. Semiconductor device with stacked memory and processor LSIs

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4845563U (ja) * 1971-09-27 1973-06-14
JPS56137665A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
JPS60151136U (ja) * 1984-03-16 1985-10-07 三洋電機株式会社 半導体メモリの実装構造
JPS62122359U (ja) * 1986-01-24 1987-08-03
JPS6361150U (ja) * 1986-10-13 1988-04-22

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4845563U (ja) * 1971-09-27 1973-06-14
JPS56137665A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
JPS60151136U (ja) * 1984-03-16 1985-10-07 三洋電機株式会社 半導体メモリの実装構造
JPS62122359U (ja) * 1986-01-24 1987-08-03
JPS6361150U (ja) * 1986-10-13 1988-04-22

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701031A (en) * 1990-04-26 1997-12-23 Hitachi, Ltd. Sealed stacked arrangement of semiconductor devices
USRE37539E1 (en) * 1990-04-26 2002-02-05 Hitachi, Ltd. Sealed stacked arrangement of semiconductor devices
US5394010A (en) * 1991-03-13 1995-02-28 Kabushiki Kaisha Toshiba Semiconductor assembly having laminated semiconductor devices
JPH06275775A (ja) * 1993-03-17 1994-09-30 Nec Corp 半導体装置
JP2842753B2 (ja) * 1993-03-17 1999-01-06 日本電気株式会社 半導体装置
US7834440B2 (en) * 2008-09-29 2010-11-16 Hitachi, Ltd. Semiconductor device with stacked memory and processor LSIs
US7977781B2 (en) 2008-09-29 2011-07-12 Hitachi, Ltd. Semiconductor device

Also Published As

Publication number Publication date
JPH0787236B2 (ja) 1995-09-20

Similar Documents

Publication Publication Date Title
US6514793B2 (en) Stackable flex circuit IC package and method of making same
JP3147666B2 (ja) 積層電子部品およびその製造方法
JP3502776B2 (ja) バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
KR960015868A (ko) 적층형 패키지 및 그 제조방법
JPS5896756A (ja) マルチチップパッケージ
JPS61288455A (ja) 多層半導体装置の製造方法
JP2001185674A (ja) 単位配線基板、配線基板、電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
JP2004235606A (ja) キャノピー型キャリアを有する電子モジュール
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
JPH0232547A (ja) 半導体実装装置
JPH02260450A (ja) 半導体装置およびその実装方法
JPH0575014A (ja) 半導体チツプの実装構造
JP2001015629A (ja) 半導体装置及びその製造方法
JPH06177501A (ja) メモリモジュール
JPS5996759A (ja) 半導体装置
JPH04142073A (ja) 半導体装置
JPH02222598A (ja) 半導体装置モジュール
JPS6267828A (ja) 半導体デバイスの実装構造
JP2000294725A (ja) 半導体装置
JPH02229461A (ja) 半導体装置
JPH0719165Y2 (ja) マルチチップ構造
JPH02290048A (ja) 積層型半導体の実装方法
JPH05291348A (ja) 半導体パッケージ
JPH04241447A (ja) 半導体モジュール
JPS61225827A (ja) 半導体素子の実装構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees