JPS5896756A - マルチチップパッケージ - Google Patents
マルチチップパッケージInfo
- Publication number
- JPS5896756A JPS5896756A JP19442881A JP19442881A JPS5896756A JP S5896756 A JPS5896756 A JP S5896756A JP 19442881 A JP19442881 A JP 19442881A JP 19442881 A JP19442881 A JP 19442881A JP S5896756 A JPS5896756 A JP S5896756A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- holes
- chip package
- chip
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、配線括板上に複数個の亀子的機能要素をチッ
プ状態で実装し、全体を気密封止すべくキャップ等の基
体を塔載したマルチチップパッケージの実装方法に関す
るものである。
プ状態で実装し、全体を気密封止すべくキャップ等の基
体を塔載したマルチチップパッケージの実装方法に関す
るものである。
従来技術とその問題点
近年、電子機器の小型、軽量化、高速化、高信頼性化の
要求が著しく高まって来てお・リ、それ等の要求を満足
すべく例えばアルミナセラミック痛板上に導体ペースト
及び絶縁体ペーストを印刷乾燥、焼成を繰り返し、積層
する事により特定の回路機能を持たせる所謂厚膜配線基
板法、あるいはグリーンシート上に導体ペーストと絶縁
体ペーストを乾燥状態で繰り返し積層した後、還元雰囲
気炉で同時焼成する事に依り特定の回路機能を持たせる
所謂る印刷積層メタライズドセラミック基板法、あるい
はグリーンシートに金型パンチング等に上り通孔を形成
し、その上に導体ペーストを印刷、乾燥し、それ等のグ
リーンシートを複数枚重ね合わせ加圧した後、還元雰囲
気炉で同時焼成する事に依り特定の回路機能を持たせる
所謂るシート積層法等により形成]一た高密度配線基板
上にICチップ等のチップ部品を複数個実装し、全体を
気密封止する所謂るマルチチップパッケージング技術が
開発されつつある,、 この様なマルチチップパッケージの外観構造としては、
第1図に示す如く高密度配線基板1−1及び全体を気密
封止しすべく配線基板1−1上に例えばハンダ付けある
いはウェルディング4によシ支持固定されたキャップ等
の基体1−2、及び配線基板1−1の周辺部に例えばハ
ンダ付けあるいは銀ロー付は等により形成された入出力
端子1一3から構成されている。図において1−4は電
子的機能要素であるIC−チップを、1−5id同じく
コンデンサーチップを示しており、またl−6は、それ
等のICチップ1−5と配線基板l−1との電気的接続
を形成する例えばAl1線等のワイヤーを示している。
要求が著しく高まって来てお・リ、それ等の要求を満足
すべく例えばアルミナセラミック痛板上に導体ペースト
及び絶縁体ペーストを印刷乾燥、焼成を繰り返し、積層
する事により特定の回路機能を持たせる所謂厚膜配線基
板法、あるいはグリーンシート上に導体ペーストと絶縁
体ペーストを乾燥状態で繰り返し積層した後、還元雰囲
気炉で同時焼成する事に依り特定の回路機能を持たせる
所謂る印刷積層メタライズドセラミック基板法、あるい
はグリーンシートに金型パンチング等に上り通孔を形成
し、その上に導体ペーストを印刷、乾燥し、それ等のグ
リーンシートを複数枚重ね合わせ加圧した後、還元雰囲
気炉で同時焼成する事に依り特定の回路機能を持たせる
所謂るシート積層法等により形成]一た高密度配線基板
上にICチップ等のチップ部品を複数個実装し、全体を
気密封止する所謂るマルチチップパッケージング技術が
開発されつつある,、 この様なマルチチップパッケージの外観構造としては、
第1図に示す如く高密度配線基板1−1及び全体を気密
封止しすべく配線基板1−1上に例えばハンダ付けある
いはウェルディング4によシ支持固定されたキャップ等
の基体1−2、及び配線基板1−1の周辺部に例えばハ
ンダ付けあるいは銀ロー付は等により形成された入出力
端子1一3から構成されている。図において1−4は電
子的機能要素であるIC−チップを、1−5id同じく
コンデンサーチップを示しており、またl−6は、それ
等のICチップ1−5と配線基板l−1との電気的接続
を形成する例えばAl1線等のワイヤーを示している。
この様なマルチチップパッケージを複数個使用1−で1
つのシステムを形成するわけであるが、この様な場合、
従来82図((a)は平面図、(b)は側面図)に示す
如く所謂るプリント配線基板2−4上に第1図に示すマ
ルチチップパッケージの入出力端子1−3を折シ曲げ成
形し、その入出力端子2−3を前記プリント配線基板2
−1のスルーホール内に挿入し、例えばハンダ付け2−
5等で支持固定する事によりマルチチップパッケージを
複数個プリント配線基板上に実装し、各々のマルチチッ
プパッケージの眠気的接続全形成する事により1つのシ
ステムを形成していた。
つのシステムを形成するわけであるが、この様な場合、
従来82図((a)は平面図、(b)は側面図)に示す
如く所謂るプリント配線基板2−4上に第1図に示すマ
ルチチップパッケージの入出力端子1−3を折シ曲げ成
形し、その入出力端子2−3を前記プリント配線基板2
−1のスルーホール内に挿入し、例えばハンダ付け2−
5等で支持固定する事によりマルチチップパッケージを
複数個プリント配線基板上に実装し、各々のマルチチッ
プパッケージの眠気的接続全形成する事により1つのシ
ステムを形成していた。
ここに於で、2−1はマルチチップパッケージの配線基
板、2−2は気密封止用のキャップ等の基体をそれぞれ
示しているのしかしながらこの様な方法では、形成すべ
き1つのシステムを組み込む筐体等の基体の平面的な面
積が前記マルチチップパッケージ(第1図)を複数個塔
載できる程大きな面積を有する場合は問題はないが、前
記筐体等の基体の平面的な面積がマルチチップパッケー
ジ(第1図)の平面的な面積とほぼ同等な面積しか存在
しない場合には、その筐体等の基体内に複数個のマルチ
チップパッケージを実装する事は、はなはだ困難であ9
成すすべも無かった。
板、2−2は気密封止用のキャップ等の基体をそれぞれ
示しているのしかしながらこの様な方法では、形成すべ
き1つのシステムを組み込む筐体等の基体の平面的な面
積が前記マルチチップパッケージ(第1図)を複数個塔
載できる程大きな面積を有する場合は問題はないが、前
記筐体等の基体の平面的な面積がマルチチップパッケー
ジ(第1図)の平面的な面積とほぼ同等な面積しか存在
しない場合には、その筐体等の基体内に複数個のマルチ
チップパッケージを実装する事は、はなはだ困難であ9
成すすべも無かった。
発明の目的
本発明はこの様な事情を考慮して成されたものであり、
その目的とする所は、平面的な面積の小さな筐体等の木
本に効率良く故多くのマルチチップパッケージを実装す
る方法を提供する事に有る。
その目的とする所は、平面的な面積の小さな筐体等の木
本に効率良く故多くのマルチチップパッケージを実装す
る方法を提供する事に有る。
尚、本発明は前記筐体等の基体の平面的な面積を有する
千面さ垂直な方向には、酌記マルチチップパッケージの
配線基板1−1の厚さとキャップ等の基体1−2の昼さ
の和の数倍のスペースが存在する様な場合に特に有効で
ある。
千面さ垂直な方向には、酌記マルチチップパッケージの
配線基板1−1の厚さとキャップ等の基体1−2の昼さ
の和の数倍のスペースが存在する様な場合に特に有効で
ある。
発明の実施例
以下、本発明の一実施例を図面を参照しながら説明する
。第3 IQ ((a)平面図、(b)側面図)は1本
発明によるマルチチップパッケージの構造を示すもので
あり、3−1は山:予約機能要素であるICチップ等の
チップ部品は支持固定する配線基板、3−2はそれらの
チップ部品全体を気密封止すべく配線基板3−1上に・
・ンダ付けあるいはウェルディング等の手法に上り形:
1zされたキャップ等の基体を示す。神た3−3は、マ
ルチチツプノくツケージのチップ部品搭載面に平行に外
向きに・・ンダ付けあるいは銀ロー 3−5付は等の手
法により形成された入出力端子を示すものである。布た
3−4は本発明による気密封止すべく形成さnたキャッ
プ等の基体3−2の周辺部の配線基板3−1に形成され
た少なくとも2ケ所以上(図においては4ケ所)の通孔
を示している。第4図((a)は平面図、(b)は側面
図)は、本発明による配線基板3−1を傷つける事のな
い様な多少弾力性を有する例えばテフロン等の樹脂ブロ
ックを示しており、その例えばテフロン等の樹脂ブロッ
クには、前記配線基板3−1の周辺部に形成された通孔
3−4とほぼ同一サイズの通孔4−1が形成されている
。第5図は本発明によるマルチチップパッケージ(第3
図)を筐体等の基体5−7に実装した実装方法を示す側
面図である。すなわち第1のマルチチップパッケージか
ら第Nのマルチチップパッケージの各々の間及び第Nの
マルチチップパッケージと筐体との間に、前記マルチチ
ップパッケージの周辺部に設けた少なくとも2ケ所以上
の通孔3−4の存在する位置に前記例えばテフロン等の
樹脂ブロック5−5の通孔4−1の位置を合わせ当該テ
フロン等の樹脂ブロック5−5 (第4図)を挿入し、
これ等の通孔、複数個の3−4及び4−1を光通する様
な例えば金属等の剛体棒5−6を挿入し、その先端をネ
ジ止め等の方法にて筐体等の基体5−7に支持固定する
事により第1から第Nまでのマルチチップパッケージを
効率良く実装する事が可能となった。5−1はマルチチ
ップパッケージの配線基板、5−2は気密封止すべく形
成されたキャップ等の基体、5−3はマルチチップパッ
ケージの入出力端子を示す。また5−8は前記金属等の
剛体棒の先端を例えばボルト等によりネジ止めしたその
ボルトを示す。ここに於て、各々の第1から第Nまでの
マルチチップパッケージの入出力端子5−3の電気的接
続の形成方法としては、単に金属ワイヤー等を短絡事故
を起こす事なく、ハンダ付けする事によって形成しても
良いが、例えば可撓成配線基板(フレキシブルプリント
配線基板)にあらかじめ各々のマルチチップパッケージ
の入出力端子5−3の存在する位置に通孔を設け、所定
の各入出力端子5−3間の配線を形成しておき、当該可
焼成配線基板(フレキシブルプリント配線基板)をマル
チチップパッケージの入出力端子5−3に挿入し、ノ・
ンダ付は等の方法により支持固定し、電気的接続を形成
するとより容易にかつ信頼性良く各々のマルチチップパ
ッケージの入出力端子5−3間の電気的接続が形成され
得るであろう。
。第3 IQ ((a)平面図、(b)側面図)は1本
発明によるマルチチップパッケージの構造を示すもので
あり、3−1は山:予約機能要素であるICチップ等の
チップ部品は支持固定する配線基板、3−2はそれらの
チップ部品全体を気密封止すべく配線基板3−1上に・
・ンダ付けあるいはウェルディング等の手法に上り形:
1zされたキャップ等の基体を示す。神た3−3は、マ
ルチチツプノくツケージのチップ部品搭載面に平行に外
向きに・・ンダ付けあるいは銀ロー 3−5付は等の手
法により形成された入出力端子を示すものである。布た
3−4は本発明による気密封止すべく形成さnたキャッ
プ等の基体3−2の周辺部の配線基板3−1に形成され
た少なくとも2ケ所以上(図においては4ケ所)の通孔
を示している。第4図((a)は平面図、(b)は側面
図)は、本発明による配線基板3−1を傷つける事のな
い様な多少弾力性を有する例えばテフロン等の樹脂ブロ
ックを示しており、その例えばテフロン等の樹脂ブロッ
クには、前記配線基板3−1の周辺部に形成された通孔
3−4とほぼ同一サイズの通孔4−1が形成されている
。第5図は本発明によるマルチチップパッケージ(第3
図)を筐体等の基体5−7に実装した実装方法を示す側
面図である。すなわち第1のマルチチップパッケージか
ら第Nのマルチチップパッケージの各々の間及び第Nの
マルチチップパッケージと筐体との間に、前記マルチチ
ップパッケージの周辺部に設けた少なくとも2ケ所以上
の通孔3−4の存在する位置に前記例えばテフロン等の
樹脂ブロック5−5の通孔4−1の位置を合わせ当該テ
フロン等の樹脂ブロック5−5 (第4図)を挿入し、
これ等の通孔、複数個の3−4及び4−1を光通する様
な例えば金属等の剛体棒5−6を挿入し、その先端をネ
ジ止め等の方法にて筐体等の基体5−7に支持固定する
事により第1から第Nまでのマルチチップパッケージを
効率良く実装する事が可能となった。5−1はマルチチ
ップパッケージの配線基板、5−2は気密封止すべく形
成されたキャップ等の基体、5−3はマルチチップパッ
ケージの入出力端子を示す。また5−8は前記金属等の
剛体棒の先端を例えばボルト等によりネジ止めしたその
ボルトを示す。ここに於て、各々の第1から第Nまでの
マルチチップパッケージの入出力端子5−3の電気的接
続の形成方法としては、単に金属ワイヤー等を短絡事故
を起こす事なく、ハンダ付けする事によって形成しても
良いが、例えば可撓成配線基板(フレキシブルプリント
配線基板)にあらかじめ各々のマルチチップパッケージ
の入出力端子5−3の存在する位置に通孔を設け、所定
の各入出力端子5−3間の配線を形成しておき、当該可
焼成配線基板(フレキシブルプリント配線基板)をマル
チチップパッケージの入出力端子5−3に挿入し、ノ・
ンダ付は等の方法により支持固定し、電気的接続を形成
するとより容易にかつ信頼性良く各々のマルチチップパ
ッケージの入出力端子5−3間の電気的接続が形成され
得るであろう。
発明の効果
本発明を採用する事によシ、平面的には小さな面積しか
有さないが、それに垂直な方向にはある程度のスペース
を有する筐体等の基体に多数のマルチチップパッケージ
を効率よく非常に高密度に実装する事が可能と成った。
有さないが、それに垂直な方向にはある程度のスペース
を有する筐体等の基体に多数のマルチチップパッケージ
を効率よく非常に高密度に実装する事が可能と成った。
発明の変形例
尚、本発明の一実施例の図面による説明で、第4図の例
えばテフロン等の樹脂ブロックは、第6図((a)平面
図、(b)側面図)に示す如く、前記マルチチップパッ
ケージの気密封止すべく形成されたキャップ等の基体の
周囲を囲む様な環状構造にしてもよい。但し通孔6−1
は、マルチチップパッケージの配線基板の周辺部に設け
た通孔と同一位置にほぼ同一サイズで形成する事が必要
である。
えばテフロン等の樹脂ブロックは、第6図((a)平面
図、(b)側面図)に示す如く、前記マルチチップパッ
ケージの気密封止すべく形成されたキャップ等の基体の
周囲を囲む様な環状構造にしてもよい。但し通孔6−1
は、マルチチップパッケージの配線基板の周辺部に設け
た通孔と同一位置にほぼ同一サイズで形成する事が必要
である。
また、本発明のマルチチップパッケージの配線基板及び
気密封止すべきキャップ等の基体は、すべて長方形にて
説明して来たが、これは円形あるい楕円形であっても良
く、その場合は、本発明を採用する事により円筒状ある
いは楕円筒状の筐体等の基体を有する場所に、非常に高
密度に効率良くマルチチップパッケージを実装する事が
可能と成り、ひいては電子機器の超小型化に貢献する事
を可能成らしむる事ができた。
気密封止すべきキャップ等の基体は、すべて長方形にて
説明して来たが、これは円形あるい楕円形であっても良
く、その場合は、本発明を採用する事により円筒状ある
いは楕円筒状の筐体等の基体を有する場所に、非常に高
密度に効率良くマルチチップパッケージを実装する事が
可能と成り、ひいては電子機器の超小型化に貢献する事
を可能成らしむる事ができた。
第1図は従来のマルチチップパッケージの斜視図、M2
図(a) (b)は従来のマルチチップパッケージの実
装方法を示す図、第3図(a) (b)は本発明による
マルチチップパッケージを説明するだめの図、第4図(
a)(b)は本発明によるテフロン等の樹脂ブロックを
示す図、第5図は本発明によるマルチチップパッケージ
の実装方法を示す図、第6図は第4図に示すテフロン等
の樹脂ブロックの他の変形例を示す図である。 1−1.2−1 、3−1 、5−1・・アルミナセラ
ミック等のマルチチップ用高密度配線基板、 1−2.2−2.3−2.5−2・・・マルチチップパ
ッケージの気密封止用のキャップ寺の基体、 1−3.2−3.3−3.5−3・・・マルチチップパ
ッケージの入出力端子、 2−4・・・プリント配線基板、 3−4.5−4・・本発明によシ形成されたマルチチッ
プパッケージ用配線基板周辺の通孔、 5−6・・・本発明(Cよる金属等の剛体棒、5−7・
・・筐体等の基体。 第3図 第5図 1−/ l’−/
図(a) (b)は従来のマルチチップパッケージの実
装方法を示す図、第3図(a) (b)は本発明による
マルチチップパッケージを説明するだめの図、第4図(
a)(b)は本発明によるテフロン等の樹脂ブロックを
示す図、第5図は本発明によるマルチチップパッケージ
の実装方法を示す図、第6図は第4図に示すテフロン等
の樹脂ブロックの他の変形例を示す図である。 1−1.2−1 、3−1 、5−1・・アルミナセラ
ミック等のマルチチップ用高密度配線基板、 1−2.2−2.3−2.5−2・・・マルチチップパ
ッケージの気密封止用のキャップ寺の基体、 1−3.2−3.3−3.5−3・・・マルチチップパ
ッケージの入出力端子、 2−4・・・プリント配線基板、 3−4.5−4・・本発明によシ形成されたマルチチッ
プパッケージ用配線基板周辺の通孔、 5−6・・・本発明(Cよる金属等の剛体棒、5−7・
・・筐体等の基体。 第3図 第5図 1−/ l’−/
Claims (3)
- (1)配線基板上に複数個の成子的機能要素をチップ状
態で実装し、当該配線基板の周辺部に電子的機能要素で
あるチップ部品塔載面に平行に配線基板の外向きに入出
力端子を形成し、全体を気密封、止すべくキャップ等の
基体を塔載したマルチチップパッケージの実装方法に於
て、前記第1の配線基板の気密封止すべく形成されたキ
ャップ等の基体の外側の周辺部の少なくとも2ケ所以上
に通孔を設け、第2〜第Nの配線基板の周辺部にも第1
の配線基板と同一箇所に同一サイズの通孔を設け、それ
等の通孔よりも大きな大きさを有し、それ等の通孔とほ
ぼ同一サイズの用孔を具備してなる高さが前記マルチチ
ップパッケージの気密封止用のキャップ等の基体の前記
配線基板表面からの高さよりも多少高めの多少弾力性を
有するブロックを形成し、該ブロックを各々の配線基板
間及び配線基板と筐体等の基本との間に挿入し、第1か
ら第Nまでの配線基板のすべての通孔と、各々の配線様
な少なくとも2本以上の剛体棒を、前記すべての通孔に
挿入し、その剛体棒の先端部を筐体等の基体に固着せし
める事により、第1から第Nまでのマルチチップパッケ
ージを支持固定せしめる事を特徴とするマルチチップパ
ッケージの実装方法。 - (2)筐体等の基体に支持固定された第1〜第Nまでの
各々のマルチチップパッケージの配線基板の電子的機能
要素であるチップ部品塔載面と平行に配線基板の外向き
に形成された前記各々の入出力端子の存在している位置
と同一位置配置を有する入出力端子の大きさより多少大
きめの通孔を有し、特定の回路機能を有すべく配線を形
成したフレキシブル配線基板を形成し、該フレキシブル
配線基板上g 1〜第Nのマルチチップパッケージの各
々の入出力端子に挿入し、接着する事により、第1〜第
Nまでのマルチチップパッケージ相互間の電戯曲接続を
形成する事を特徴とする特許の範囲第1項記載のマルチ
チップパッケージの実装方法。 - (3)前記多小弾力性を有するブロックがブロック形状
ではなく、前記配線基板のキャップ等の基体の周辺部に
設けた少なくとも2ケ所以上の通孔と同一位置にほぼ同
一の太ささの通孔を設け、前記気密封止すべきキャップ
等の基体の周辺を囲む様な環状構造を有する事を特徴と
する前記特許請求の範囲第1項記載のマルチチップパッ
ケージの実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19442881A JPS5896756A (ja) | 1981-12-04 | 1981-12-04 | マルチチップパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19442881A JPS5896756A (ja) | 1981-12-04 | 1981-12-04 | マルチチップパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5896756A true JPS5896756A (ja) | 1983-06-08 |
JPH0316785B2 JPH0316785B2 (ja) | 1991-03-06 |
Family
ID=16324430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19442881A Granted JPS5896756A (ja) | 1981-12-04 | 1981-12-04 | マルチチップパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5896756A (ja) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60208851A (ja) * | 1984-03-31 | 1985-10-21 | Toshiba Corp | マルチチツプ形記憶回路装置 |
JPS60187543U (ja) * | 1984-05-21 | 1985-12-12 | セイコーエプソン株式会社 | 半導体集積回路素子の高密度実装方式 |
JPS63299256A (ja) * | 1987-05-29 | 1988-12-06 | Toshiba Corp | 電気部品 |
WO1992003035A1 (en) * | 1990-08-01 | 1992-02-20 | Staktek Corporation | Ultra high density integrated circuit packages, method and apparatus |
US5369056A (en) * | 1993-03-29 | 1994-11-29 | Staktek Corporation | Warp-resistent ultra-thin integrated circuit package fabrication method |
US5367766A (en) * | 1990-08-01 | 1994-11-29 | Staktek Corporation | Ultra high density integrated circuit packages method |
US5377077A (en) * | 1990-08-01 | 1994-12-27 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
US5446620A (en) * | 1990-08-01 | 1995-08-29 | Staktek Corporation | Ultra high density integrated circuit packages |
US5448450A (en) * | 1991-08-15 | 1995-09-05 | Staktek Corporation | Lead-on-chip integrated circuit apparatus |
US5455740A (en) * | 1994-03-07 | 1995-10-03 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages |
US5475920A (en) * | 1990-08-01 | 1995-12-19 | Burns; Carmen D. | Method of assembling ultra high density integrated circuit packages |
US5484959A (en) * | 1992-12-11 | 1996-01-16 | Staktek Corporation | High density lead-on-package fabrication method and apparatus |
US5499160A (en) * | 1990-08-01 | 1996-03-12 | Staktek Corporation | High density integrated circuit module with snap-on rail assemblies |
US5541812A (en) * | 1995-05-22 | 1996-07-30 | Burns; Carmen D. | Bus communication system for stacked high density integrated circuit packages having an intermediate lead frame |
US5572065A (en) * | 1992-06-26 | 1996-11-05 | Staktek Corporation | Hermetically sealed ceramic integrated circuit heat dissipating package |
US5585668A (en) * | 1995-01-30 | 1996-12-17 | Staktek Corporation | Integrated circuit package with overlapped die on a common lead frame |
US5588205A (en) * | 1995-01-24 | 1996-12-31 | Staktek Corporation | Method of manufacturing a high density integrated circuit module having complex electrical interconnect rails |
US5644161A (en) * | 1993-03-29 | 1997-07-01 | Staktek Corporation | Ultra-high density warp-resistant memory module |
US5783464A (en) * | 1992-06-26 | 1998-07-21 | Staktek Corporation | Method of forming a hermetically sealed circuit lead-on package |
US5801437A (en) * | 1993-03-29 | 1998-09-01 | Staktek Corporation | Three-dimensional warp-resistant integrated circuit module method and apparatus |
US5945732A (en) * | 1997-03-12 | 1999-08-31 | Staktek Corporation | Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package |
US6025642A (en) * | 1995-08-17 | 2000-02-15 | Staktek Corporation | Ultra high density integrated circuit packages |
US6205654B1 (en) | 1992-12-11 | 2001-03-27 | Staktek Group L.P. | Method of manufacturing a surface mount package |
US6572387B2 (en) | 1999-09-24 | 2003-06-03 | Staktek Group, L.P. | Flexible circuit connector for stacked chip module |
US6576992B1 (en) | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
-
1981
- 1981-12-04 JP JP19442881A patent/JPS5896756A/ja active Granted
Cited By (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60208851A (ja) * | 1984-03-31 | 1985-10-21 | Toshiba Corp | マルチチツプ形記憶回路装置 |
JPS60187543U (ja) * | 1984-05-21 | 1985-12-12 | セイコーエプソン株式会社 | 半導体集積回路素子の高密度実装方式 |
JPS63299256A (ja) * | 1987-05-29 | 1988-12-06 | Toshiba Corp | 電気部品 |
US5420751A (en) * | 1990-08-01 | 1995-05-30 | Staktek Corporation | Ultra high density modular integrated circuit package |
US5566051A (en) * | 1990-08-01 | 1996-10-15 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
US5367766A (en) * | 1990-08-01 | 1994-11-29 | Staktek Corporation | Ultra high density integrated circuit packages method |
US6168970B1 (en) | 1990-08-01 | 2001-01-02 | Staktek Group L.P. | Ultra high density integrated circuit packages |
US5377077A (en) * | 1990-08-01 | 1994-12-27 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
US5499160A (en) * | 1990-08-01 | 1996-03-12 | Staktek Corporation | High density integrated circuit module with snap-on rail assemblies |
US5446620A (en) * | 1990-08-01 | 1995-08-29 | Staktek Corporation | Ultra high density integrated circuit packages |
US5561591A (en) * | 1990-08-01 | 1996-10-01 | Staktek Corporation | Multi-signal rail assembly with impedance control for a three-dimensional high density integrated circuit package |
US6049123A (en) * | 1990-08-01 | 2000-04-11 | Staktek Corporation | Ultra high density integrated circuit packages |
US5475920A (en) * | 1990-08-01 | 1995-12-19 | Burns; Carmen D. | Method of assembling ultra high density integrated circuit packages |
WO1992003035A1 (en) * | 1990-08-01 | 1992-02-20 | Staktek Corporation | Ultra high density integrated circuit packages, method and apparatus |
US5550711A (en) * | 1990-08-01 | 1996-08-27 | Staktek Corporation | Ultra high density integrated circuit packages |
US5543664A (en) * | 1990-08-01 | 1996-08-06 | Staktek Corporation | Ultra high density integrated circuit package |
US5448450A (en) * | 1991-08-15 | 1995-09-05 | Staktek Corporation | Lead-on-chip integrated circuit apparatus |
US5702985A (en) * | 1992-06-26 | 1997-12-30 | Staktek Corporation | Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method |
US5783464A (en) * | 1992-06-26 | 1998-07-21 | Staktek Corporation | Method of forming a hermetically sealed circuit lead-on package |
US5572065A (en) * | 1992-06-26 | 1996-11-05 | Staktek Corporation | Hermetically sealed ceramic integrated circuit heat dissipating package |
US5484959A (en) * | 1992-12-11 | 1996-01-16 | Staktek Corporation | High density lead-on-package fabrication method and apparatus |
US5631193A (en) * | 1992-12-11 | 1997-05-20 | Staktek Corporation | High density lead-on-package fabrication method |
US6205654B1 (en) | 1992-12-11 | 2001-03-27 | Staktek Group L.P. | Method of manufacturing a surface mount package |
US5828125A (en) * | 1993-03-29 | 1998-10-27 | Staktek Corporation | Ultra-high density warp-resistant memory module |
US5843807A (en) * | 1993-03-29 | 1998-12-01 | Staktek Corporation | Method of manufacturing an ultra-high density warp-resistant memory module |
US5369056A (en) * | 1993-03-29 | 1994-11-29 | Staktek Corporation | Warp-resistent ultra-thin integrated circuit package fabrication method |
US6194247B1 (en) | 1993-03-29 | 2001-02-27 | Staktek Group L.P. | Warp-resistent ultra-thin integrated circuit package fabrication method |
US5369058A (en) * | 1993-03-29 | 1994-11-29 | Staktek Corporation | Warp-resistent ultra-thin integrated circuit package fabrication method |
US5978227A (en) * | 1993-03-29 | 1999-11-02 | Staktek Corporation | Integrated circuit packages having an externally mounted lead frame having bifurcated distal lead ends |
US5644161A (en) * | 1993-03-29 | 1997-07-01 | Staktek Corporation | Ultra-high density warp-resistant memory module |
US5895232A (en) * | 1993-03-29 | 1999-04-20 | Staktek Corporation | Three-dimensional warp-resistant integrated circuit module method and apparatus |
US5864175A (en) * | 1993-03-29 | 1999-01-26 | Staktek Corporation | Wrap-resistant ultra-thin integrated circuit package fabrication method |
US5801437A (en) * | 1993-03-29 | 1998-09-01 | Staktek Corporation | Three-dimensional warp-resistant integrated circuit module method and apparatus |
US5581121A (en) * | 1993-03-29 | 1996-12-03 | Staktek Corporation | Warp-resistant ultra-thin integrated circuit package |
US5552963A (en) * | 1994-03-07 | 1996-09-03 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages |
US5493476A (en) * | 1994-03-07 | 1996-02-20 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages with bifurcated distal lead ends |
US5479318A (en) * | 1994-03-07 | 1995-12-26 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages with trifurcated distal lead ends |
US5455740A (en) * | 1994-03-07 | 1995-10-03 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages |
US5588205A (en) * | 1995-01-24 | 1996-12-31 | Staktek Corporation | Method of manufacturing a high density integrated circuit module having complex electrical interconnect rails |
US5615475A (en) * | 1995-01-30 | 1997-04-01 | Staktek Corporation | Method of manufacturing an integrated package having a pair of die on a common lead frame |
US5585668A (en) * | 1995-01-30 | 1996-12-17 | Staktek Corporation | Integrated circuit package with overlapped die on a common lead frame |
US5541812A (en) * | 1995-05-22 | 1996-07-30 | Burns; Carmen D. | Bus communication system for stacked high density integrated circuit packages having an intermediate lead frame |
US6025642A (en) * | 1995-08-17 | 2000-02-15 | Staktek Corporation | Ultra high density integrated circuit packages |
US5945732A (en) * | 1997-03-12 | 1999-08-31 | Staktek Corporation | Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package |
US6190939B1 (en) | 1997-03-12 | 2001-02-20 | Staktek Group L.P. | Method of manufacturing a warp resistant thermally conductive circuit package |
US6572387B2 (en) | 1999-09-24 | 2003-06-03 | Staktek Group, L.P. | Flexible circuit connector for stacked chip module |
US6576992B1 (en) | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
Also Published As
Publication number | Publication date |
---|---|
JPH0316785B2 (ja) | 1991-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5896756A (ja) | マルチチップパッケージ | |
US4730232A (en) | High density microelectronic packaging module for high speed chips | |
US4578697A (en) | Semiconductor device encapsulating a multi-chip array | |
EP0531724B1 (en) | Stepped electronic device package | |
US5279029A (en) | Ultra high density integrated circuit packages method | |
JPS61101067A (ja) | メモリモジユ−ル | |
US3202869A (en) | Electrical apparatus with insulated heat conducting members | |
US3105868A (en) | Circuit packaging module | |
US5410182A (en) | High density semiconductor device having inclined chip mounting | |
JPH0529537A (ja) | 半導体モジユール構造 | |
US5790386A (en) | High I/O density MLC flat pack electronic component | |
JPS62261166A (ja) | 半導体装置 | |
JPS56129348A (en) | Semiconductor device | |
JPS61285739A (ja) | 高密度実装形セラミツクicパツケ−ジ | |
JPS5996759A (ja) | 半導体装置 | |
JPH0232547A (ja) | 半導体実装装置 | |
JPS6120757Y2 (ja) | ||
JPS6132560A (ja) | 半導体装置 | |
JPH03102862A (ja) | 半導体装置 | |
JPH02222598A (ja) | 半導体装置モジュール | |
US20020027011A1 (en) | Multi-chip module made of a low temperature co-fired ceramic and mounting method thereof | |
JPH0714980A (ja) | 半導体パッケージの積層モジュール | |
JPS6236385B2 (ja) | ||
JPH04267361A (ja) | リードレスチップキャリア | |
JPS62155546A (ja) | メモリ−モジユ−ル |