JPH02304614A - 周辺装置アクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、情報処理システムにおける周辺装置の負荷分
敵方式に関するもので、特に磁気ディスク記憶装置など
のような高速ファイル装置の負荷の偏りを避け、チュー
ニングを不用とする方法に関する。

［従来の技術］ 従来は、複数のデバイス間での負荷の均等化を図るため
、ソフトウェアにより一つのファイルを複数のデバイス
に分割して収容する分割編成方式を採用していた。しか
し、ファイル毎にアクセス頻度が著しく異なるため、シ
ステム設計時に負荷の均等化を考慮して各物理デバイス
にファイルを割り付けることは、多大の時間と労力を必
要とする。

また、周辺装置の大容量化に伴うデバイスアクセス頻度
ネックを解消する方法として、１つのデバイスを複数の
論理デバイスに見せる方法がある。

この方法は、デバイス単位の排他制御によるネック解消
には効果があるが、磁気ディスクの大容量化に伴いロッ
ク単位が大きくなるため、デバイス単位の排他制御によ
ってトラフィック限界が決定されてしまい、大容量の磁
気ディスク記憶容量を有効に使えないという難点があり
、物理デバイスネックそのものを解消することはできな
い。

［発明が解決しようとする課題］ 上記のような従来の周辺装置の割付方式における欠点を
改善するために、本発明は、磁気ディスク記憶装置のよ
うな複数の物理デバイスから構成される装置において、
１つの論理デバイスにインタリーブをかけて物理デバイ
ス負荷の均等化を図り、デバイス間の負荷の偏りを軽減
する方式を提供することを目的としている。

［課題を解決するための手段］ 上記の課題を解決するために、本発明は、チャネルから
送られて来る論理デバイスアドレスを格納するレジスタ
、チャネルからデータとして送られて来る論理レコード
アドレスを記憶するレジスタ、補助記憶制御装置に格納
されている物理デバイス数を記憶するレジスタ、論理デ
バイスアドレスと先頭物理レコードアドレスとの変換テ
ーブル、論理レコードアドレスから物理デバイスアドレ
スを計算するための除算器、物理デバイス内の物理レコ
ードアドレスを計算するための加算器、補助記憶デバイ
スの物理レコードアドレスを格納するレジスタ、補助記
憶デバイスアドレスを格納するレジスタを備えている。

［作用コ 上記の手段を備えることによって、本発明においては、
デバイスアドレスとレコードアドレスを論理デバイスア
ドレスレジスタと論理レコードアドレスレジスタに格納
し、次に、除算器により論理レコードアドレスレジスタ
の値を物理デバイス数レジスタの値で除算して、剰余を
物理デバイスアドレスとすることにより求める。また、
物理し　・コードアドレスは、論理デバイスアドレスレ
ジスタのデバイスアドレス値からアドレス変換テーブル
を用いて先頭物理レコードアドレスを求め、先に求めた
除算器の商（相対物理レコードアドレス）と加算器にお
いて加算して算出する。

［実施例］ 第１図は、本発明の方式を実現するための装置の構成を
示し、１はプロセッサとメモリ、２はチャネル、３は補
助記憶制御装置、４は補助記憶デバイスを示す。

第２図は、上記第１ｒＩ！Ｊの装置を構成する要素であ
る補助記憶デバイス４において、本発明の方式によりフ
ァイルを割り付ける際のレコードとアドレスの対応関係
を説明する図である。

第２図において、複数の補助記憶デバイス４に対して、
ＰＯ％　　Ｐｌ、＊ｓ＊Ｐｎ−１というｎ個の物理デバ
イスアドレスが与えられている。

一方、各補助記憶デバイス４を横断する形で複数の論理
デバイス４０１が設定され、論理デバイスアドレスＬ１
％　Ｌ２、・−・Ｌ　ｍ　−１、が付与されている。

補助記憶デバイス４は、多数のトラックを有し、各トラ
ックは、さらに１個のレコード４０２に分割されて管理
される。従って、各物理デバイス及び論理デバイスは、
多数のレコードから構成されることになる。これらのレ
コードを物理的及び論理的の両面から管理するために、
第２図の左下に一般形式で示すように、１つのレコード
４０２に対して、それに固有の論理レコードアドレスと
物理デバイスアドレスが付与される。

第２図会体を通じて、レコードを指示する長方形の上部
に記載された記号は、一般形式からも明らかなように論
理レコードアドレスであり、同様に長方形の下部には、
物理デバイスアドレスの記号が記載されている。

第２図かられかるように、各補助記憶デバイス４の内部
の物理レコードアドレスは、それぞれのトラックについ
て、０．　１．　２．　　拳・・、ｒ−１゜次にｒｌ　
ｒｌ１．ｒｌ２．・・・、２ｒ−１という順でアドレス
が与えられて〜）るが、論理レコードアドレスは、ファ
イルを分割して単純にレコードに割り付−する°もので
はなく、論理レコード番号４０２は、物理デバイス４に
レコードインタリープをかけて割り付ける。

ここで、参考のために、従来知られているインタリープ
について概説する。第４図ａは、独立に動作することが
可能な複数のメモリモジュールＭＭｌないしＭＭ４が、
インタフェース部を介して中央処理袋ｆｌｃＰＵに接続
されているものとする。

このような装置において、第４図すのように各メモリモ
ジュールにプログラムやデータを順次格納した場合には
、格納されたプログラムの性質にもよるが、特定のメモ
リモジュールに集中的にアクセスが行われる傾向が強く
、メモリサイクルの一部だけがアクセスに使用され、能
率が低下する。

これを避けるために、第４図Ｃのように各メモリモジュ
ールに分散して割り付けると、アクセスも分散され、ア
クセスの能率が向上する。この割り付は方法はインタリ
ーブと呼ばれている。

本発明の実施例における割り付けの手順を、第２図につ
いて説明する。使用する物理デバイス数は上記の説明か
ら明らかなようにｎとしており、論理レコードＲＯ１Ｒ
１１・・・Ｒｎ−１をそれぞれ物理デバイスＰＯ１ｐｔ
、　　・・＊Ｐｎ−１の同一物理レコードアドレス（第
２図の例においてはＯ）に順次割り付ける。

次に論理レコードＲｎ１Ｒｎ＋１ｓ　　ａ　＠　＠　　
Ｒ２ｎ−１を、それぞれ、物理デバイスＰＯ１Ｐ！、・
・・、Ｐ　ｎ−１の前記物理レコードアドレス（例では
０）に１を加えたアドレス（例ではＯ＋１＝１）に対し
て順次割り付ける。以下、同様にこの手順を繰り返して
、論理レコードを物理レコードアドレスに割り付けて行
く。

第３図は、本発明の方式に従った論理デバイスアドレス
から物理デバイスアドレスへの変換を示す図である。図
において、３０１はチャネルから送られて来る論理デバ
イスアドレスを格納するレジスタ、３０２はチャネルか
らデータとして送られて来る論理レコードアドレスを記
憶するレジスタ、３０３は補助記憶制御装置に格納され
ている物理デバイス数を記憶するレジスタ、３０４は論
理デバイスアドレスと先頭物理レコードアドレスとの変
換テーブル、３０５は論理レコードアドレスから物理デ
バイスアドレスを計算するための除算器、３０６は物理
デバイス内の物理レコードアドレスを計算するための加
算器、３０７は補助記憶デバイスの物理レコードアドレ
スを格納するレジスタ、３０８は補助記憶デバイスアド
レスを格納するレジスタを示す。

次に、第３図に示す論理デバイスアドレス、論理レコー
ドアドレスから物理デバイスアドレス、物理レコードア
ドレスに変換する回路の動作を説明する。

チャネル２から送られてきたデバイスアドレスとレコー
ドアドレスを論理デバイスアドレスレジスタ３０１＆論
理レコードアドレスレジスタ３０２に格納する。次に、
除算器３０５により論理レコードアドレスレジスタ３０
２の値を物理デバイス数レジスタ３０３の値で除算して
、剰余を物理デバイスアドレスレジスタ３０８に、また
、商を加算器３０６に送る。なお、物理デバイス数レジ
スタ３０３は、実装デバイス数をデイップスイプチ等の
ハード的手段によって設定することができるが、ソフト
コマンドにより設定することも可能である。

物理レコードアドレスは、論理デバイスアドレスレジス
タ８０１の値からアドレス変換テーブル３０４を用いて
先頭物理レコードアドレスを求め、先に求めた除算器３
０５の商（相対物理レコードアドレス）と加算器３０６
において加算することにより算出し、物理レコードアド
レスレジスタ３０７に格納する。

なお、アドレス変換テーブル３０４は、電源投入時に特
定の物理デバイス４から読み込んで格納してもよいし、
ソフトからのコマンド指示により格納するようにしても
よい。

［発明の効果］ 上記の説明から明らかなように、本発明のインタリープ
方式によって、システム設計者が負荷の均等化を考えな
くても、自動的に各物理デバイスの負荷を均等化するこ
とが可能となり、また、い（つかの大容量物理デバイス
を多数の物理デバイスに見せる割付手段を用いることに
よって、大容量デバイスのデバイス単位の排他制御部ネ
ックを解消することが可能となる効果が得られる。

これにより、物理デバイス間の負荷の偏りを防止し、デ
バイスネックとならないようなレコード数の論理デバイ
スを切り出すことができる。また、物理デバイスの全容
量を育効に利用することができ、かつ、トータルスルー
プットの向上を図ることができる優れた効果が得られる
。

【図面の簡単な説明】

第１図は、本発明の実施例のシステム構成を示す図、第
２図は、本発明の物理デバイスへの論理デバイスの割り
付けの例を示す図、第３図は、本発明の論理デバイスア
ドレスと論理レコードアドレスから物理デバイスアドレ
スと物理レコードアドレスに変換する回路を示す図、第
４図は、インタリーブの原理を説明する図である。 １：プロセッサ及びメモリ ２：チャネル ３：補助記憶制御装置 ３０４ニアドレス変換テーブル ４：補助記憶デバイス ４０１：論理デバイス ４０２ニレコード

Claims (1)

1. 【特許請求の範囲】 論理デバイス内の連続するレコードを物理デバイスの数
   でインターリーブをかけて割付制御する補助記憶制御装
   置において、 論理デバイス毎の論理レコードアドレスと先頭物理レコ
   ードアドレスの対応関係を記憶する物理レコードアドレ
   ス変換テーブルと、論理レコードアドレスと物理レコー
   ドアドレス数から物理デバイスアドレスに変換する回路
   と、先頭物理レコードアドレスと相対物理レコードアド
   レスから物理レコードアドレスに変換する回路からなり
   、上位チャネルから送られてくる論理デバイスアドレス
   と論理レコードアドレスを基に、論理レコードアドレス
   を物理デバイス数で割った剰余を物理デバイスアドレス
   とし、その商である相対物理レコードアドレスと論理デ
   バイスアドレスの和を物理レコードアドレスとして物理
   デバイスをアクセスすることを特徴とする周辺装置アク
   セス方式。