JPH02306332A - 周辺装置増設方法 - Google Patents
周辺装置増設方法Info
- Publication number
- JPH02306332A JPH02306332A JP1126812A JP12681289A JPH02306332A JP H02306332 A JPH02306332 A JP H02306332A JP 1126812 A JP1126812 A JP 1126812A JP 12681289 A JP12681289 A JP 12681289A JP H02306332 A JPH02306332 A JP H02306332A
- Authority
- JP
- Japan
- Prior art keywords
- physical
- address
- logical
- record
- record address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000002093 peripheral effect Effects 0.000 title claims description 6
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 6
- 230000008521 reorganization Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、情報処理システムにおける周辺装置の負荷
分散をはかった周辺装置増設方法に係わり、特に磁気デ
ィスク記憶装置などのような高速ファイル装置の負荷の
均等化を自動的に行う論理デバイス方式による物理デバ
イス増設時のレコード自動再配置方法に関するものであ
る。
分散をはかった周辺装置増設方法に係わり、特に磁気デ
ィスク記憶装置などのような高速ファイル装置の負荷の
均等化を自動的に行う論理デバイス方式による物理デバ
イス増設時のレコード自動再配置方法に関するものであ
る。
従来から複数個の物理デバイスに対し、負荷が均等化さ
れるようにした補助記憶制御装置は公知である。
れるようにした補助記憶制御装置は公知である。
(発明が解決しようとする課題〕
このような補助記憶装置において、物理デバイスを増設
した場合、増設によりトラツク・ツク限界を向上するに
は人手によって大幅なファイルの再編成を行わない限り
負荷の均一化は不可能であった。
した場合、増設によりトラツク・ツク限界を向上するに
は人手によって大幅なファイルの再編成を行わない限り
負荷の均一化は不可能であった。
この発明は、磁気ディスク記憶装置のJ:うに複数の物
理デバイスから構成される装置の物理デバイス間の負荷
の偏りを自動的に無くすための論理デバイス方式におけ
る周辺装置増設方法を提供することを目的とするもので
ある。
理デバイスから構成される装置の物理デバイス間の負荷
の偏りを自動的に無くすための論理デバイス方式におけ
る周辺装置増設方法を提供することを目的とするもので
ある。
この発明にかかる周辺装置増設方法は、論理デバイス内
の論理レコードアドレスと先頭物理1ノコ−ドアドレス
の対応関係を記憶する物理レコードアドレス変換テーブ
ルと、論理レコードアドレスと旧物理デバイス数または
新物理デバイス数から物理デバイスアト1ノスに変換す
る物理デ用イスフ1川ノス変換回路と先頭物理レコード
アドレスと相対物理レコードアドレスから物理レコード
アドレスに変換する物理レコードアドレス変換回路を備
えてなり、論理デバイスと論理レコードをアドレス変換
テーブルと旧物理デバイス数から、論理レコードアドレ
スを旧物理デバイス数で割った余りを物理デバイスアド
レスレスとし、訪問である相対物理レコードアドレスと
論理デバイスアドレス対応の旧先頭物理レコードアドレ
スの和を物理レコードアドレスとしてレコードを読み込
み、論理デバイスと論理レコードを物理レコードアドレ
ス変換テーブルと新物理デバイス数から、論理レコード
アドレスを新物理デバイス数で割った余りを物理デバイ
スアドレスとし、訪問である相対物理レコードアドレス
と論理デバイスアドレス対応の新先頭物理レコードアド
レスの和を物理レコードアドレスとしてレコードを書き
込むようにしたものである。
の論理レコードアドレスと先頭物理1ノコ−ドアドレス
の対応関係を記憶する物理レコードアドレス変換テーブ
ルと、論理レコードアドレスと旧物理デバイス数または
新物理デバイス数から物理デバイスアト1ノスに変換す
る物理デ用イスフ1川ノス変換回路と先頭物理レコード
アドレスと相対物理レコードアドレスから物理レコード
アドレスに変換する物理レコードアドレス変換回路を備
えてなり、論理デバイスと論理レコードをアドレス変換
テーブルと旧物理デバイス数から、論理レコードアドレ
スを旧物理デバイス数で割った余りを物理デバイスアド
レスレスとし、訪問である相対物理レコードアドレスと
論理デバイスアドレス対応の旧先頭物理レコードアドレ
スの和を物理レコードアドレスとしてレコードを読み込
み、論理デバイスと論理レコードを物理レコードアドレ
ス変換テーブルと新物理デバイス数から、論理レコード
アドレスを新物理デバイス数で割った余りを物理デバイ
スアドレスとし、訪問である相対物理レコードアドレス
と論理デバイスアドレス対応の新先頭物理レコードアド
レスの和を物理レコードアドレスとしてレコードを書き
込むようにしたものである。
この発明においては、増設物理デバイス数に応じて論理
デバイスアドレスと物理デバイスアドレスの割付けが自
動的に行われる。
デバイスアドレスと物理デバイスアドレスの割付けが自
動的に行われる。
第3図はこの発明の適用対象であるシステムの構成例を
示す図で、1はプロセッサとメモリ、2はチャネル、3
は補助記憶制御装置、4は既設補助記憶デバイス、5は
増設補助記憶デバイスを示す。
示す図で、1はプロセッサとメモリ、2はチャネル、3
は補助記憶制御装置、4は既設補助記憶デバイス、5は
増設補助記憶デバイスを示す。
第2図はこの発明の論理デバイスアドレス、論理レコー
ドアドレスと既設物理デバイスアドレス、既設物理レコ
ードアドレスおよび増設物理デバイスアドレス、増設物
理レコードアドレスの対応関係を示す図である。なお、
論理デバイス内の連続するレコードは複数の物理デバイ
スにインターリブをかけて割付けられている。
ドアドレスと既設物理デバイスアドレス、既設物理レコ
ードアドレスおよび増設物理デバイスアドレス、増設物
理レコードアドレスの対応関係を示す図である。なお、
論理デバイス内の連続するレコードは複数の物理デバイ
スにインターリブをかけて割付けられている。
第2図において、PO〜Pn−1は既設の物理デバイス
アドレス、Pは増設のデバイスアドレス、LO〜L m
−1は論理デバイスアドレス、RO〜は論理デバイス
内の論理レコード番号、nは既設物理デバイス数、rは
トラック内レコード数である。そして、既設の物理デバ
イス4Aは第3図の既設補助記憶デバイス4に対応し、
増設の物理デバイス5Aは第3図の増設補助記憶デバイ
ス5に対応している。
アドレス、Pは増設のデバイスアドレス、LO〜L m
−1は論理デバイスアドレス、RO〜は論理デバイス
内の論理レコード番号、nは既設物理デバイス数、rは
トラック内レコード数である。そして、既設の物理デバ
イス4Aは第3図の既設補助記憶デバイス4に対応し、
増設の物理デバイス5Aは第3図の増設補助記憶デバイ
ス5に対応している。
第1図はこの発明の一実施例を示すブロック図で、論理
アドレスから既設および増設物理アドレスへの変換を示
す図であり、301は論理デバイスアドレスを格納する
レジスタ、302は論理レコードアドレスを記憶するレ
ジスタ、303は前記補助記憶制御装置3に接続されて
いる既設物理デバイス数を記憶するレジスタ、304は
前記補助記憶制御装置3に接続されている増設後の物理
デバイス数を記憶するレジスタ、305は論理レコード
アドレスから物理デバイスアドレスを計算するための除
算器、306は物理デバイス内の物理lノコ−ドアドレ
スを計算するための加算器、307は補助記憶デバイス
の物理レコードアドレスを格納するレジスタ、308は
補助記憶デバイスの物理デバイスアドレスを格納するレ
ジスタ、309は論理デバイスアドレスと既設または増
設の先頭物理レコードアドレスとのアドレス変換テーブ
ルである。
アドレスから既設および増設物理アドレスへの変換を示
す図であり、301は論理デバイスアドレスを格納する
レジスタ、302は論理レコードアドレスを記憶するレ
ジスタ、303は前記補助記憶制御装置3に接続されて
いる既設物理デバイス数を記憶するレジスタ、304は
前記補助記憶制御装置3に接続されている増設後の物理
デバイス数を記憶するレジスタ、305は論理レコード
アドレスから物理デバイスアドレスを計算するための除
算器、306は物理デバイス内の物理lノコ−ドアドレ
スを計算するための加算器、307は補助記憶デバイス
の物理レコードアドレスを格納するレジスタ、308は
補助記憶デバイスの物理デバイスアドレスを格納するレ
ジスタ、309は論理デバイスアドレスと既設または増
設の先頭物理レコードアドレスとのアドレス変換テーブ
ルである。
この発明は、上記の目的を達成1.、しかも従来装置と
の互換性を保つため、従来装置に次のような改良および
機能を追加lノたものである。
の互換性を保つため、従来装置に次のような改良および
機能を追加lノたものである。
物理デバイス間にレコードインターリブをかけた論理デ
バイスの定義を可能とする方式において、 ■ 既設物理デバイス数と増設後のデバイス数を切り替
える機構 ■ 論理デバイスアドレスから既設物理レコードアドレ
スまたは増設後の物理レコードアドレスへのアドレス変
JA m ti ■ 論理レコードアドレスから物理デバイスアドレスへ
のアドレス変換機構 の機能を追加した。
バイスの定義を可能とする方式において、 ■ 既設物理デバイス数と増設後のデバイス数を切り替
える機構 ■ 論理デバイスアドレスから既設物理レコードアドレ
スまたは増設後の物理レコードアドレスへのアドレス変
JA m ti ■ 論理レコードアドレスから物理デバイスアドレスへ
のアドレス変換機構 の機能を追加した。
第1図および第2図により、この発明の詳細な説明する
。
。
第2図に物理レコードと論理レコードの対応例を示す6
LO−Lm−1は論理デバイス401の論理デバイスア
ドレスを示ず。RO〜Rxx402は論理デバイス内の
論理レコード番号を示す。
LO−Lm−1は論理デバイス401の論理デバイスア
ドレスを示ず。RO〜Rxx402は論理デバイス内の
論理レコード番号を示す。
論理レコード番号402は既設の物理デバイス4Aにレ
コードインターリブをかけて割り付けられている。本例
では、既設物理デバイス数をn、増設物理デバイス数を
1とした時の割付例を示している。すなわち、論理レコ
ード番号RO。
コードインターリブをかけて割り付けられている。本例
では、既設物理デバイス数をn、増設物理デバイス数を
1とした時の割付例を示している。すなわち、論理レコ
ード番号RO。
R1,・・・・・・Rn−1をそれぞれ既設の物理デバ
イスアドレスPO,Pi、・・・・・・Pn−1の同一
の物理1ノコ−ドアドレスに順次割付け、次に、論理レ
コードRn、Rn+1.・・・・・・R2n−1をそれ
ぞれ物理デバイスアドレスPO,PI、・・・・・・P
n−1の前記物理レコードアドレス+1に割りイ」けら
れている。以下、同様の方法で割り付けられている。
イスアドレスPO,Pi、・・・・・・Pn−1の同一
の物理1ノコ−ドアドレスに順次割付け、次に、論理レ
コードRn、Rn+1.・・・・・・R2n−1をそれ
ぞれ物理デバイスアドレスPO,PI、・・・・・・P
n−1の前記物理レコードアドレス+1に割りイ」けら
れている。以下、同様の方法で割り付けられている。
第1図に示す論理デバイスアドレス、論理レコードアド
レスから既設および増設後の物理デバイスアドレス、物
理レコードアドレスに変換する回路の動作を以下に示す
。
レスから既設および増設後の物理デバイスアドレス、物
理レコードアドレスに変換する回路の動作を以下に示す
。
論理デバイスアドレス毎に単純増加する論理L・コード
アドレスを論理デバイスアドレスレジスタ301と論理
レコードアドレスレジスタ302に格納する。次に、除
算器305により論理レコードアドレスレジスタ302
の値を既設物理デバイス数レジスタ303の値で除算し
て、余りを物理デバイスアドレスレジスタ308に、商
を加算器306に送る。物理レコードアドレスは論理デ
バイスアドレスレジスタ301の値からアドレス変換テ
ーブル309を用いて先頭物理レコードアドレスを求め
、先はど求めた除算器305の商(相対物理レコードア
ドレス)と加算器306で加算して物理レコードアドレ
スレジスタ307に格納し、アドレッシングされた物理
レコードをバッファに読み込む。
アドレスを論理デバイスアドレスレジスタ301と論理
レコードアドレスレジスタ302に格納する。次に、除
算器305により論理レコードアドレスレジスタ302
の値を既設物理デバイス数レジスタ303の値で除算し
て、余りを物理デバイスアドレスレジスタ308に、商
を加算器306に送る。物理レコードアドレスは論理デ
バイスアドレスレジスタ301の値からアドレス変換テ
ーブル309を用いて先頭物理レコードアドレスを求め
、先はど求めた除算器305の商(相対物理レコードア
ドレス)と加算器306で加算して物理レコードアドレ
スレジスタ307に格納し、アドレッシングされた物理
レコードをバッファに読み込む。
次に、増設後の物理デバイスアドレスと物理レコードア
ドレスへの変換過程を説明する。前記論理デバイスアド
レスレジスタ301と論理レコードアドレスレジスタ3
02の値をもとに、除算器305により論理レコードア
ドレスレジスタ302の値を、増設後の物理デバイス数
レジスタ304の値で除算した余りを物理デバイスアド
レスレジスタ30Bに、商を加算器306に送る。
ドレスへの変換過程を説明する。前記論理デバイスアド
レスレジスタ301と論理レコードアドレスレジスタ3
02の値をもとに、除算器305により論理レコードア
ドレスレジスタ302の値を、増設後の物理デバイス数
レジスタ304の値で除算した余りを物理デバイスアド
レスレジスタ30Bに、商を加算器306に送る。
物理レコードアドレスは論理デバイスアドレスレジスタ
301の値からアドレス変換テーブル309を用いて先
頭物理レコードアドレスを求め、先はど求めた除算器3
05の商(相対物理レコードアドレス)と加算器306
で加算して物理レコードアドレスレジスタ307に格納
し、アドレッシングされた物理レコードにさぎにバッフ
ァに読み込まれたデータを書き込む。
301の値からアドレス変換テーブル309を用いて先
頭物理レコードアドレスを求め、先はど求めた除算器3
05の商(相対物理レコードアドレス)と加算器306
で加算して物理レコードアドレスレジスタ307に格納
し、アドレッシングされた物理レコードにさぎにバッフ
ァに読み込まれたデータを書き込む。
以上の動作を各論理レコードアドレスについて実施する
ことにより、論理デバイスの再編成ができる。これを各
論理デバイスについて実施することにより、全論理デバ
イスについて増設後の物理デバイスへの再編成が自動的
に完了する。
ことにより、論理デバイスの再編成ができる。これを各
論理デバイスについて実施することにより、全論理デバ
イスについて増設後の物理デバイスへの再編成が自動的
に完了する。
本再編成指示は補助記憶制御装置3への再編成コマンド
等により行われても良いし、補助記憶制御装置3のパネ
ルからの指示でもよい。
等により行われても良いし、補助記憶制御装置3のパネ
ルからの指示でもよい。
以上説明したようにこの発明によれば、論理デバイス内
の論理レコードアドレスと先頭物理レコードアドレスの
対応関係を記憶する物理レコードアドレス変換テーブル
と、論理レコードアドレスと旧物理デバイス数または新
物理デバイス数から物理デバイスアドレスに変換する物
理デバイスアドレス変換回路と先頭物理レコードアドレ
スと相対物理レコードアドレスから物理レコードアドレ
スに変換する物理レコードアドレス変換回路を備えてな
り、論理デバイスと論理レコードをアドレス変換テーブ
ルと旧物理デバイス数から、論理レコードアドレスを旧
物理デバイス数で割った余りを物理デバイスアドレスレ
スとし、訪問である相対物理レコードアドレスと論理デ
バイスアドレス対応の旧先頭物理レコードアドレスの和
を物理l/コードアドレスとしてレコードを読み込み、
論理デバイスと論理レコードを物理レコードアドレス変
換テーブルと新物理デバイス数から、論理レコードアド
レスを新物理デバイス数で割った余りを物理デバイスア
ドレスとし、訪問である相対物理レコードアドレスと論
理デバイスアドレス対応の新先頭物理レコードアドレス
の和を物理レコードアドレスとしてレコードを書き込む
ようにlノたので、物理デバイス間の負荷の偏りを防止
できるデバイスネックとならないようなレコード数の論
理デバイスを切り出すことができ、物理デバイスの全容
量を有効に利用でき、かつ、トータルスルーブッ1〜を
向上できる論理デバイスアドレスと論理レコードアドレ
スから物理デバイスアドレスと物理lノコ−ドアドレス
への変換方式において、物理デバイス増設時にソフトに
物理デバイスを見せずに自動的に論理デバイスと論理レ
コードを再配置できる。
の論理レコードアドレスと先頭物理レコードアドレスの
対応関係を記憶する物理レコードアドレス変換テーブル
と、論理レコードアドレスと旧物理デバイス数または新
物理デバイス数から物理デバイスアドレスに変換する物
理デバイスアドレス変換回路と先頭物理レコードアドレ
スと相対物理レコードアドレスから物理レコードアドレ
スに変換する物理レコードアドレス変換回路を備えてな
り、論理デバイスと論理レコードをアドレス変換テーブ
ルと旧物理デバイス数から、論理レコードアドレスを旧
物理デバイス数で割った余りを物理デバイスアドレスレ
スとし、訪問である相対物理レコードアドレスと論理デ
バイスアドレス対応の旧先頭物理レコードアドレスの和
を物理l/コードアドレスとしてレコードを読み込み、
論理デバイスと論理レコードを物理レコードアドレス変
換テーブルと新物理デバイス数から、論理レコードアド
レスを新物理デバイス数で割った余りを物理デバイスア
ドレスとし、訪問である相対物理レコードアドレスと論
理デバイスアドレス対応の新先頭物理レコードアドレス
の和を物理レコードアドレスとしてレコードを書き込む
ようにlノたので、物理デバイス間の負荷の偏りを防止
できるデバイスネックとならないようなレコード数の論
理デバイスを切り出すことができ、物理デバイスの全容
量を有効に利用でき、かつ、トータルスルーブッ1〜を
向上できる論理デバイスアドレスと論理レコードアドレ
スから物理デバイスアドレスと物理lノコ−ドアドレス
への変換方式において、物理デバイス増設時にソフトに
物理デバイスを見せずに自動的に論理デバイスと論理レ
コードを再配置できる。
第1図はこの発明の一実施例を示すブロック図、第2図
はこの発明の物理デバイスへの論理デバイスの割付は例
を示す図、第3図はこの発明の適用対象であるシステム
の構成例を示す図である。 図中、1はブロセッザとメモリ、2はチャネル、3は補
助記憶制御装置、4は既設補助記憶デバイス、5は増設
補助記憶デバイス、301は論理デバイスアドレスレジ
スタ、302は論理レコードアドレスレジスタ、303
は既設物理デバイス数を記憶するレジスタ、304は増
設後の物理デバイス数を記憶するレジスタ、305は除
算器、306は加算器、307は物理レコードアドレス
を格納するレジスタ、308は物理デバイスアドレスを
格納するレジスタ、309は先頭物理レコードアドレス
とのアドレス変換テーブル、401は論理デバイス、4
02は物理レコード番号である。 第1図
はこの発明の物理デバイスへの論理デバイスの割付は例
を示す図、第3図はこの発明の適用対象であるシステム
の構成例を示す図である。 図中、1はブロセッザとメモリ、2はチャネル、3は補
助記憶制御装置、4は既設補助記憶デバイス、5は増設
補助記憶デバイス、301は論理デバイスアドレスレジ
スタ、302は論理レコードアドレスレジスタ、303
は既設物理デバイス数を記憶するレジスタ、304は増
設後の物理デバイス数を記憶するレジスタ、305は除
算器、306は加算器、307は物理レコードアドレス
を格納するレジスタ、308は物理デバイスアドレスを
格納するレジスタ、309は先頭物理レコードアドレス
とのアドレス変換テーブル、401は論理デバイス、4
02は物理レコード番号である。 第1図
Claims (1)
- 論理デバイス内の連続する論理レコードを現用の物理デ
バイスの数にインターリブをかけて割付け、増設後の物
理デバイスに論理レコードを再配置する補助記憶制御装
置において、前記論理デバイス内の論理レコードアドレ
スと先頭物理レコードアドレスの対応関係を記憶する物
理レコードアドレス変換テーブルと、論理レコードアド
レスと旧物理デバイス数または新物理デバイス数から物
理デバイスアドレスに変換する物理デバイスアドレス変
換回路と、先頭物理レコードアドレスと相対物理レコー
ドアドレスから物理レコードアドレスに変換する物理レ
コードアドレス変換回路を備えてなり、論理デバイスと
論理レコードを前記物理レコードアドレス変換テーブル
と旧物理デバイス数から、論理レコードアドレスを旧物
理デバイス数で割った余りを物理デバイスアドレスレス
とし、該商である相対物理レコードアドレスと論理デバ
イスアドレス対応の旧先頭物理レコードアドレスの和を
物理レコードアドレスとしてレコードを読み込み、前記
論理デバイスと論理レコードをアドレス変換テーブルと
新物理デバイス数から、論理レコードアドレスを新物理
デバイス数で割った余りを物理デバイスアドレスとし、
該商である相対物理レコードアドレスと論理デバイスア
ドレス対応の新先頭物理レコードアドレスの和を物理レ
コードアドレスとして前記レコードを書き込むことを特
徴とする周辺装置増設方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1126812A JPH02306332A (ja) | 1989-05-22 | 1989-05-22 | 周辺装置増設方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1126812A JPH02306332A (ja) | 1989-05-22 | 1989-05-22 | 周辺装置増設方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02306332A true JPH02306332A (ja) | 1990-12-19 |
Family
ID=14944571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1126812A Pending JPH02306332A (ja) | 1989-05-22 | 1989-05-22 | 周辺装置増設方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02306332A (ja) |
-
1989
- 1989-05-22 JP JP1126812A patent/JPH02306332A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6356754A (ja) | 入出力チヤネル | |
US5594878A (en) | Bus interface structure and system for controlling the bus interface structure | |
JP2774862B2 (ja) | Dma制御装置および情報処理装置 | |
JPH0236010B2 (ja) | ||
JPH02304614A (ja) | 周辺装置アクセス方式 | |
JPH02306332A (ja) | 周辺装置増設方法 | |
KR930009092B1 (ko) | 가상 메모리 어드레싱을 채택한 데이타 처리 시스템에서의 페이지 프레임 교체 장치 및 방법 | |
JPH06110759A (ja) | ファイルシステム | |
JPH07319636A (ja) | 磁気ディスクのデータ格納制御装置 | |
JPH0225958A (ja) | 高速データ転送システム | |
JPS5853075A (ja) | 高速分離バツフアを備えた情報処理装置 | |
EP0316867A2 (en) | Semiconductor file apparatus | |
JPH0237443A (ja) | 電子計算機システムにおける主記憶管理方式 | |
JPS59104712A (ja) | 磁気デイスク装置に於ける交代トラツク処理方式 | |
JPH026094B2 (ja) | ||
JP2969776B2 (ja) | データ識別方式 | |
JPH061597B2 (ja) | 光ディスク複写装置 | |
EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
JPS62131352A (ja) | アドレス変換制御方式 | |
JPH0664519B2 (ja) | 可換記録媒体アクセス方式 | |
JP3445848B2 (ja) | 外部記憶装置のバッファ制御方法 | |
JPS601672A (ja) | 磁気デイスク装置の不良ブロツク処理方法 | |
JPS58196680A (ja) | 仮想マシンシステムにおけるアドレス変換方式 | |
JPH0677239B2 (ja) | メモリアクセス制御装置 | |
JPH0876940A (ja) | ディスクアレイ制御方法 |