JPH0237443A - 電子計算機システムにおける主記憶管理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は電子計算機システムにおける主記憶管理方式に
関する。

〔従来の技術〕

一般に電子計算機システムにおいては、連続したアドレ
ス空間であってマシーンで使用できる論理アドレス空間
の最大サイズはその電子計算機システムのアーキテクチ
ャによって決定される。そして、実記憶方式を採用した
従来の電子計算機システムでは、論理アドレス空間のサ
イズに等しいか或いはそれ以下のサイズを持つ物理アド
レス空間（主記憶のアドレス空間）を使用し、論理アド
レス空間と物理アドレス空間との対応付けを行うことに
より論理アドレス空間に割り当てられたプロセスを物理
アドレス空間上にも割り付けて実行するようにしている
。また、論理アドレス空間に空きの領域を作る為にプロ
セスから論理アドレス空間の割り当てを解放する場合、
またはその反対に成るプロセスに論理アドレス空間を割
り当てる場合、従来は、主記憶の物理アドレス空間上に
存在するプロセスを外部記憶装置へ掃き出し、または外
部記憶装置に格納されたプロセスを主記憶の物理アドレ
ス空間へロードしている。

〔発明が解決しようとする課題〕

しかしながら、外部記憶装置は主記憶に比べて桁違いに
アクセス時間が遅いので、頻繁に外部記憶装置と主記憶
との間でプロセスの出し入れを行うと、電子計算機シス
テムの性能を著しく低下させることになる。

本発明は、このような事情に鑑みて為されたものであり
、その目的は、ソフトウェアからアクセス可能な論理ア
ドレス空間のサイズ以上の主記憶（物理アドレス空間）
を実装し、且つ、その全ての領域を有効に使用すること
ができる電子計算機システムにおける主記憶管理方式を
提供することにある。

〔課題を解決するための手段］ 本発明は上記の目的を達成するために、複数のプロセス
を並行して実行する電子計算機システムにおける主記憶
管理方式において、固定長の論理ページに分割された論
理アドレス空間の使用状況および前記論理アドレス空間
より大きなサイズを持ち且つ前記論理ページと同一サイ
ズの物理ページに分割された物理アドレス空間の使用状
況を管理する動的主記憶管理手段と、前記論理ページの
前記物理ページへのマツピング状況を管理し、論理アド
レスを物理アドレスに変換する論理アドレス変換手段と
を備え、プロセスに対する論理アドレス空間の解放時、
そのプロセスに割り当てられていた物理ページが論理ペ
ージにマツピングされず且つそのプロセスがその割り当
てられていた物理ページに保存されたことを示すように
前記動的主記憶管理手段と前記論理アドレス変換手段と
で管理される情報の変更を行い、プロセスに対する論理
アドレス空間の割り当て時、そのプロセスを保存してい
る物理ページが論理ページにマツピングされたことを示
すように前記動的主記憶管理手段と前記論理アドレス変
換手段とで管理される情報の変更を行うように構成され
る。

〔作用］ 本発明の電子計算機システムにおける主記憶管理方式に
おいては、動的主記憶管理手段が、固定長の論理ページ
に分割された論理アドレス空間の使用状況および前記論
理アドレス空間より大きなサイズを持ち且つ前記論理ペ
ージと同一サイズの物理ページに分割された物理アドレ
ス空間の使用状況を管理し、論理アドレス変換手段が、
論理ページの物理ページへのマツピング状況を管理して
ソフトウェアからの主記憶へのアクセス時に論理アドレ
スを物理アドレスに変換し、プロセスに対する論理アド
レス空間の解放は、そのプロセスに割り当てられていた
物理ページが論理ページにマツピングされず且つそのプ
ロセスがその割り当てられていた物理ページに保存され
たことを示すように動的主記憶管理手段と論理アドレス
変換手段とで管理される情報を変更することにより行わ
れ、プロセスに対する論理ア・ドレス空間の割り当ては
、そのプロセスを保存している物理ページが論理ページ
にマツピングされたことを示すように動的主記憶管理手
段と論理アドレス変換手段とで管理される情報を変更す
ることにより行われる。

〔実施例］ 次に、本発明の実施例について図面を参照して詳細に説
明する。

第１図は本発明を通用した電子計算機システムの要部ブ
ロック図であり、■は演算処理装置、２は主記憶装置で
ある。演算処理装置１には、動的主記憶管理手段１１．
プロセス制御手段１２および主記憶アクセス手段１３が
含まれ、主記憶アクセス手段１３は論理アドレス変換手
段１４を有している。

演算処理装置１上で動作するソフトウェアからアクセス
可能な連続したアドレス空間である論理アドレス空間は
、固定長の論理ページに分割されている。今、一つの論
理ページのサイズがＸであり分割数が「８」とすると、
論理アドレス空間は８Ｘのサイズを持ち、例えば第２図
に示すように各々がサイズＸの８個の論理ページＬ＃Ｉ
−Ｌ＃８で構成されることになる。

他方、主記憶装置２で構成される物理アドレス空間は、
論理アドレス空間より大きなサイズを持ち、論理ページ
と同じサイズＸの物理ページに分割されている。即ち、
物理アドレス空間のサイズを１３Ｘとすると、第２図に
示すように物理アドレス空間は各々がサイズＸの１３個
の物理ページＰ＃１〜Ｐ＃１３で構成されている。

第１図のプロセス制御手段１２は上述のような物理アド
レス空間上で複数のプロセスを並行して動作させる手段
である。

また、上記憶アクセス手段１３に含まれる論理アドレス
変換手段１４は、論理アドレス空間の論理ページと物理
アドレス空間の物理ページとのマツピング状況を第３図
に示すような内部のアドレス変換テーブル１４１上に保
持し、このマツピング状況を参照することにより、論理
アドレスを物理アドレスに変換する手段である。今、第
２図に例示するように論理アドレス空間の各論理ページ
が物理アドレス空間の物理ページと以下のようにマツピ
ングされている状況を想定する。

Ｌ＃１→Ｐ＃Ｉ　　　　Ｌ＃２→Ｐ＃４Ｌ＃３→Ｐ＃３
　　　　Ｌ＃４→Ｐ＃６Ｌ＃５→Ｐ＃１０　　　Ｌ＃６
→Ｐ＃１１Ｌ＃７→Ｐ＄７　　　　Ｌ＃８→Ｐ＃８この
とき論理アドレス変換手段１４が持つアドレス変換テー
ブル１４１には、第３図に示すように各論理ページＬ＃
１〜Ｌ＃８がマツピングされた物理ページの先頭アドレ
ス０，３Ｘ、２Ｘ、５Ｘ、９Ｘ、ＩＯＸ、６Ｘ、７Ｘが
記憶されている。

このような状態でソフトウェアが論理ページＬ＃１から
順次に論理ページＬ＃８までアクセスすることにより、
第１図のプロセス制御手段１２から逐次に論理アドレス
情報１６が主記憶アクセス手段１３に加えられると、論
理アドレス変換手段１４によるアドレス変換処理によっ
て、物理ページＰ＃１．Ｐ＃４．Ｐ＃３．Ｐ＃６．Ｐ＃
１０．Ｐ＃１１．Ｐ＃７．Ｐ＃８の順番で物理アドレス
空間すなわち主記憶装置２がアクセスされることになる
。このときの一つの論理アドレス情報１６に着目して論
理アドレス変換手段１４の動作を第３図を参照して説明
すると次のようになる。即ち、プロセス制御手段１２か
ら通知される論理アドレス情報１６は論理ページ番号と
ページ内相対アドレスとで構成され、論理アドレス変換
手段１４はその論理ページ番号に対応してアドレス変換
テーブル１４１に記憶された物理ページの先頭アドレス
を読み出し、この読み出した先頭アドレスと論理アドレ
ス情報１６中のページ内相対アドレスとを加算すること
により物理アドレス情報３を得るものである。

また、第１図の動的主記憶管理手段１１は、プロセス制
御手段１２からの要求に応じて、プロセスに対する論理
アドレス空間の解放、その反対の論理アドレス空間の割
り当て等の処理を行う手段であり、例えば第４図に示す
ような論理アドレス空間管理テーブル１１１を使って各
論理ページの使用状況を管理し、また例えば第５図に示
すような物理アドレス空間管理テーブル１１２を使って
各物理ページの使用状況を管理している。なお、第４図
において、使用・未使用フラグは論理ページがプロセス
で使用されているとき「１」に、未使用のとき「０」に
される。また、第５図において、使用・未使用フラグは
物理ページがプロセスで使用（プロセスの実行の為の使
用および保存の為の使用を含む）されているとき「ＩＪ
に、未使用のとき「０」にされ、マツピングフラグは物
理ページが論理ページにマツピングされているとき「１
．に、マツピングされていないとき「０」にされる。従
って、使用・未使用フラグおよびマフピングフラグとも
Ｉ”１」の物理ページは、プロセスが格納されており且
つ論理ページにマッピングされた物理ページであり、使
用・未使用フラグが「１」でマツピングフラグが「０」
の物理ページは、論理ページにマツピングされていない
がプロセスを保存している物理ページであり、使用・未
使用フラグおよびマツピングフラグともｒ□、の物理ペ
ージはプロセスを保存せず且つ論理ページにもマツピン
グされていない物理ページである。

次に本発明の実施例の動作を、例えば第４図の論理アド
レス空間管理テーブル１１１に示すように論理ページＬ
＃６．Ｌ＃７に存在するプロセスＡを論理アドレス空間
から解放し、その後この解放′したプロセスＡに再び論
理アドレス空間を割り当てる場合を例にして以下説明す
る。

第１図に示す電子計算機システムの動作中に、プロセス
Ａが何らかの事象待ちとなり、論理アドレス空間上に存
在する必要がなくなったことがプロセス制御手段１２で
検出されると、制御信号１７によってプロセスＡの論理
アドレス空間からの排除可能の通知が動的主記憶管理手
段１１に出される。

制御信号１７によってプロセスＡを論理アドレス空間上
から排除可能の通知を受けた動的主記憶管理手段１１は
、次の処理を実行することにより、プロセスＡを論理ア
ドレス空間から排除し、元の物理ページ上に保存する。

■第４図の論理アドレス空間管理テーブル１１１からプ
ロセスＡに対応する論理ページＬ＃６．Ｌ＃７を認識し
、そのページ数「２Ｊを得る。

■第５図の物理アドレス空間管理テーブル１１２をサー
チし、物理アドレス空間上で論理アドレス空間に割り当
てられていない物理ページであって且つ他のプロセスが
保存されていない物理ページをプロセスＡのページ数分
見つける。これにより例えば第５図に示す物理ページＰ
＃２．Ｐ＃５が見つけられる。

■第４図の論理アドレス空間管理テーブル１１１の論理
ページＬ＃６．Ｌ＃７に対応する使用・未使用フラグを
「０」にすると共に、論理ページＬ＃６．Ｌ＃７を物理
ページＰ＃２．Ｐ＃５にマツピングするようにページ切
り替え信号１５によって論理アドレス変換手段１４に通
知する。これに応じて論理アドレス変換手段１４は、第
３図のアドレス変換テーブル１４１における論理ページ
Ｌ＃６対応の物理ページ先頭アドレスを１０ＸからＸに
変更し、論理ベージＬ＃７対応の物理ページ先頭アドレ
スを６Ｘから４Ｘに変更する。これによって、もはやプ
ロセスＡはソフトウェアから見えなくなり、論理アドレ
ス空間から削除されたことになる。

■第５図の物理アドレス空間管理テーブル１１２の物理
ページＰ＃１１．Ｐ＃７に対応するマツピングフラグを
「０」にすることにより、プロセスＡが物理ページＰ＃
１１．Ｐ＃７に保存されたことを記録する。

■プロセスＡを論理アドレス空間から排除し終えたこと
を制御信号１７によってプロセス制御手段１２に通知す
る。

次に、プロセスＡの事象待ちが解け、プロセスＡを論理
アドレス空間上にロードする必要が生じた場合、プロセ
ス制御手段１２は制′４Ｔ１（を号１７によって動的主
記憶管理手段１１に対しプロセスＡを論理アドレス空間
に展開するように要求する。

制御信号１７によってプロセスＡを論理アドレス空間上
に展開する要求を受けた動的主記憶管理手段１１は、次
の処理を行うことにより、その展開を実行する。

■第５図の物理アドレス空間管理テーブル１１２をサー
チし、プロセスＡが保存されている物理ページＰ＃１１
．Ｐ＃７を認識する。

■第４図の論理アドレス空間管理テーブル１１１をサー
チし、論理アドレス空間上の未使用の連続する２ペ一ジ
分の論理ページを見つける。このとき、たとえば論理ペ
ージＬ＃４．Ｌ＃５が未使用の論理ページであったとす
ると、それが見つけられる。

■未使用の論理ページＬ＃４．Ｌ＃５が見つかると、こ
の論理ページＬ＃４．Ｌ＃５にプロセスＡが保存されて
いる物理ページＰ＃１１．Ｐ＃７を割り当てるようにペ
ージ切り替え信号１５によって論理アドレス変換手段１
４に通知する。これに応じて論理アドレス変換手段１４
は、第３図のアドレス変換テーブル１４１における論理
ページＬ＃４対応の物理ページ先頭アドレスにＩＯＸを
設定し、論理ページＬ＃５対応の物理ページ先頭アドレ
スに６Ｘを設定する。これによって、プロセスＡはソフ
トウェアからアクセス可能となる。

■第４図の論理アドレス空間管理テーブル１１１の論理
ページＬ＃４．Ｌ＃５の使用・未使用フラグを「１」に
し、プロセス名に「Ａ」を設定すると共に、第５図の物
理アドレス空間管理テーブル１１２の物理ページＰ＃１
１．Ｐ＃７のマツピングフラグをｒｌ、にする。

［相］プロセスＡを論理アドレス空間に展開し終えたこ
とを制御信号１７によってプロセス制御手段１２に通知
する。これによってプロセス制御手段１２は、プロセス
Ａの実行を再開する。

以上、本発明の実施例について説明したが、本発明は以
上の実施例にのみ限定されずその他各種の付加変更が可
能である。例えば、論理アドレス空間上から成るプロセ
スを排除すると同時に別のプロセスをその排除されたプ
ロセスが占めていた論理ページに展開する処理を同時に
実行するようにしでも良い。

〔発明の効果〕

以上説明したように、本発明の電子計算機システムにお
ける主記憶管理方式においては、論理アドレス空間より
大きなサイズを持つ物理アドレス空間を扱うことができ
、論理ページにマツピングされていない物理ページをプ
ロセスの保存用に使用するようにしたので、外部記憶装
置にプロセスを保存していた従来方式に比べ、プロセス
入れ替え時等のオーバーヘッドを橿めて小さくでき、電
子計算機システムの性能を高めることが可能となる。

【図面の簡単な説明】

第１図は本発明の主記憶管理方式を適用した電子計算機
システムの要部ブロック図、 第２図は論理アドレス空間と物理アドレス空間との構成
例およびそのマツピング例を示す図、第３図は論理アド
レス変換手段１４の説明図、第４図は動的主記憶管理手
段１１が有する論理アドレス空間管理テーブル１１１の
一例を示す図および、 第５図は動的主記憶管理手段１１が有する物理アドレス
空間管理テーブル１１２の一例を示す図である。 図において、 １・・・演算処理装置 ２・・・主記憶装置 ３・・・物理アドレス情報 １１・・・動的主記憶管理手段 １２・・・プロセス制御手段 １３・・・主記憶アクセス手段 １４・・・論理アドレス変換手段 １５・・・ページ切り替え信号 １６・・・物理アドレス情報 １７・・・制御信号 Ｌ＃１〜Ｌ＃８・・・論理ページ Ｐ＃１〜Ｐ＃１３・・・物理ページ 本発明を適用した電子計算機システムの要部ブロック図
第１回

Claims (1)

1. 【特許請求の範囲】 複数のプロセスを並行して実行する電子計算機システム
   における主記憶管理方式において、固定長の論理ページ
   に分割された論理アドレス空間の使用状況および前記論
   理アドレス空間より大きなサイズを持ち且つ前記論理ペ
   ージと同一サイズの物理ページに分割された物理アドレ
   ス空間の使用状況を管理する動的主記憶管理手段と、前
   記論理ページの前記物理ページへのマッピング状況を管
   理し、論理アドレスを物理アドレスに変換する論理アド
   レス変換手段とを備え、 プロセスに対する論理アドレス空間の解放時、該プロセ
   スに割り当てられていた物理ページが論理ページにマッ
   ピングされず且つ該プロセスがその割り当てられていた
   物理ページに保存されたことを示すように前記動的主記
   憶管理手段と前記論理アドレス変換手段とで管理される
   情報の変更を行い、プロセスに対する論理アドレス空間
   の割り当て時、該プロセスを保存している物理ページが
   論理ページにマッピングされたことを示すように前記動
   的主記憶管理手段と前記論理アドレス変換手段とで管理
   される情報の変更を行うことを特徴とする電子計算機シ
   ステムにおける主記憶管理方式。