JPH0237443A - 電子計算機システムにおける主記憶管理方式 - Google Patents
電子計算機システムにおける主記憶管理方式Info
- Publication number
- JPH0237443A JPH0237443A JP18728488A JP18728488A JPH0237443A JP H0237443 A JPH0237443 A JP H0237443A JP 18728488 A JP18728488 A JP 18728488A JP 18728488 A JP18728488 A JP 18728488A JP H0237443 A JPH0237443 A JP H0237443A
- Authority
- JP
- Japan
- Prior art keywords
- logical
- address space
- logical address
- page
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000007726 management method Methods 0.000 claims description 41
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 238000013507 mapping Methods 0.000 claims description 11
- 238000013519 translation Methods 0.000 claims description 6
- 238000004886 process control Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 3
- 238000007792 addition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は電子計算機システムにおける主記憶管理方式に
関する。
関する。
一般に電子計算機システムにおいては、連続したアドレ
ス空間であってマシーンで使用できる論理アドレス空間
の最大サイズはその電子計算機システムのアーキテクチ
ャによって決定される。そして、実記憶方式を採用した
従来の電子計算機システムでは、論理アドレス空間のサ
イズに等しいか或いはそれ以下のサイズを持つ物理アド
レス空間(主記憶のアドレス空間)を使用し、論理アド
レス空間と物理アドレス空間との対応付けを行うことに
より論理アドレス空間に割り当てられたプロセスを物理
アドレス空間上にも割り付けて実行するようにしている
。また、論理アドレス空間に空きの領域を作る為にプロ
セスから論理アドレス空間の割り当てを解放する場合、
またはその反対に成るプロセスに論理アドレス空間を割
り当てる場合、従来は、主記憶の物理アドレス空間上に
存在するプロセスを外部記憶装置へ掃き出し、または外
部記憶装置に格納されたプロセスを主記憶の物理アドレ
ス空間へロードしている。
ス空間であってマシーンで使用できる論理アドレス空間
の最大サイズはその電子計算機システムのアーキテクチ
ャによって決定される。そして、実記憶方式を採用した
従来の電子計算機システムでは、論理アドレス空間のサ
イズに等しいか或いはそれ以下のサイズを持つ物理アド
レス空間(主記憶のアドレス空間)を使用し、論理アド
レス空間と物理アドレス空間との対応付けを行うことに
より論理アドレス空間に割り当てられたプロセスを物理
アドレス空間上にも割り付けて実行するようにしている
。また、論理アドレス空間に空きの領域を作る為にプロ
セスから論理アドレス空間の割り当てを解放する場合、
またはその反対に成るプロセスに論理アドレス空間を割
り当てる場合、従来は、主記憶の物理アドレス空間上に
存在するプロセスを外部記憶装置へ掃き出し、または外
部記憶装置に格納されたプロセスを主記憶の物理アドレ
ス空間へロードしている。
しかしながら、外部記憶装置は主記憶に比べて桁違いに
アクセス時間が遅いので、頻繁に外部記憶装置と主記憶
との間でプロセスの出し入れを行うと、電子計算機シス
テムの性能を著しく低下させることになる。
アクセス時間が遅いので、頻繁に外部記憶装置と主記憶
との間でプロセスの出し入れを行うと、電子計算機シス
テムの性能を著しく低下させることになる。
本発明は、このような事情に鑑みて為されたものであり
、その目的は、ソフトウェアからアクセス可能な論理ア
ドレス空間のサイズ以上の主記憶(物理アドレス空間)
を実装し、且つ、その全ての領域を有効に使用すること
ができる電子計算機システムにおける主記憶管理方式を
提供することにある。
、その目的は、ソフトウェアからアクセス可能な論理ア
ドレス空間のサイズ以上の主記憶(物理アドレス空間)
を実装し、且つ、その全ての領域を有効に使用すること
ができる電子計算機システムにおける主記憶管理方式を
提供することにある。
〔課題を解決するための手段]
本発明は上記の目的を達成するために、複数のプロセス
を並行して実行する電子計算機システムにおける主記憶
管理方式において、固定長の論理ページに分割された論
理アドレス空間の使用状況および前記論理アドレス空間
より大きなサイズを持ち且つ前記論理ページと同一サイ
ズの物理ページに分割された物理アドレス空間の使用状
況を管理する動的主記憶管理手段と、前記論理ページの
前記物理ページへのマツピング状況を管理し、論理アド
レスを物理アドレスに変換する論理アドレス変換手段と
を備え、プロセスに対する論理アドレス空間の解放時、
そのプロセスに割り当てられていた物理ページが論理ペ
ージにマツピングされず且つそのプロセスがその割り当
てられていた物理ページに保存されたことを示すように
前記動的主記憶管理手段と前記論理アドレス変換手段と
で管理される情報の変更を行い、プロセスに対する論理
アドレス空間の割り当て時、そのプロセスを保存してい
る物理ページが論理ページにマツピングされたことを示
すように前記動的主記憶管理手段と前記論理アドレス変
換手段とで管理される情報の変更を行うように構成され
る。
を並行して実行する電子計算機システムにおける主記憶
管理方式において、固定長の論理ページに分割された論
理アドレス空間の使用状況および前記論理アドレス空間
より大きなサイズを持ち且つ前記論理ページと同一サイ
ズの物理ページに分割された物理アドレス空間の使用状
況を管理する動的主記憶管理手段と、前記論理ページの
前記物理ページへのマツピング状況を管理し、論理アド
レスを物理アドレスに変換する論理アドレス変換手段と
を備え、プロセスに対する論理アドレス空間の解放時、
そのプロセスに割り当てられていた物理ページが論理ペ
ージにマツピングされず且つそのプロセスがその割り当
てられていた物理ページに保存されたことを示すように
前記動的主記憶管理手段と前記論理アドレス変換手段と
で管理される情報の変更を行い、プロセスに対する論理
アドレス空間の割り当て時、そのプロセスを保存してい
る物理ページが論理ページにマツピングされたことを示
すように前記動的主記憶管理手段と前記論理アドレス変
換手段とで管理される情報の変更を行うように構成され
る。
〔作用]
本発明の電子計算機システムにおける主記憶管理方式に
おいては、動的主記憶管理手段が、固定長の論理ページ
に分割された論理アドレス空間の使用状況および前記論
理アドレス空間より大きなサイズを持ち且つ前記論理ペ
ージと同一サイズの物理ページに分割された物理アドレ
ス空間の使用状況を管理し、論理アドレス変換手段が、
論理ページの物理ページへのマツピング状況を管理して
ソフトウェアからの主記憶へのアクセス時に論理アドレ
スを物理アドレスに変換し、プロセスに対する論理アド
レス空間の解放は、そのプロセスに割り当てられていた
物理ページが論理ページにマツピングされず且つそのプ
ロセスがその割り当てられていた物理ページに保存され
たことを示すように動的主記憶管理手段と論理アドレス
変換手段とで管理される情報を変更することにより行わ
れ、プロセスに対する論理ア・ドレス空間の割り当ては
、そのプロセスを保存している物理ページが論理ページ
にマツピングされたことを示すように動的主記憶管理手
段と論理アドレス変換手段とで管理される情報を変更す
ることにより行われる。
おいては、動的主記憶管理手段が、固定長の論理ページ
に分割された論理アドレス空間の使用状況および前記論
理アドレス空間より大きなサイズを持ち且つ前記論理ペ
ージと同一サイズの物理ページに分割された物理アドレ
ス空間の使用状況を管理し、論理アドレス変換手段が、
論理ページの物理ページへのマツピング状況を管理して
ソフトウェアからの主記憶へのアクセス時に論理アドレ
スを物理アドレスに変換し、プロセスに対する論理アド
レス空間の解放は、そのプロセスに割り当てられていた
物理ページが論理ページにマツピングされず且つそのプ
ロセスがその割り当てられていた物理ページに保存され
たことを示すように動的主記憶管理手段と論理アドレス
変換手段とで管理される情報を変更することにより行わ
れ、プロセスに対する論理ア・ドレス空間の割り当ては
、そのプロセスを保存している物理ページが論理ページ
にマツピングされたことを示すように動的主記憶管理手
段と論理アドレス変換手段とで管理される情報を変更す
ることにより行われる。
〔実施例]
次に、本発明の実施例について図面を参照して詳細に説
明する。
明する。
第1図は本発明を通用した電子計算機システムの要部ブ
ロック図であり、■は演算処理装置、2は主記憶装置で
ある。演算処理装置1には、動的主記憶管理手段11.
プロセス制御手段12および主記憶アクセス手段13が
含まれ、主記憶アクセス手段13は論理アドレス変換手
段14を有している。
ロック図であり、■は演算処理装置、2は主記憶装置で
ある。演算処理装置1には、動的主記憶管理手段11.
プロセス制御手段12および主記憶アクセス手段13が
含まれ、主記憶アクセス手段13は論理アドレス変換手
段14を有している。
演算処理装置1上で動作するソフトウェアからアクセス
可能な連続したアドレス空間である論理アドレス空間は
、固定長の論理ページに分割されている。今、一つの論
理ページのサイズがXであり分割数が「8」とすると、
論理アドレス空間は8Xのサイズを持ち、例えば第2図
に示すように各々がサイズXの8個の論理ページL#I
−L#8で構成されることになる。
可能な連続したアドレス空間である論理アドレス空間は
、固定長の論理ページに分割されている。今、一つの論
理ページのサイズがXであり分割数が「8」とすると、
論理アドレス空間は8Xのサイズを持ち、例えば第2図
に示すように各々がサイズXの8個の論理ページL#I
−L#8で構成されることになる。
他方、主記憶装置2で構成される物理アドレス空間は、
論理アドレス空間より大きなサイズを持ち、論理ページ
と同じサイズXの物理ページに分割されている。即ち、
物理アドレス空間のサイズを13Xとすると、第2図に
示すように物理アドレス空間は各々がサイズXの13個
の物理ページP#1〜P#13で構成されている。
論理アドレス空間より大きなサイズを持ち、論理ページ
と同じサイズXの物理ページに分割されている。即ち、
物理アドレス空間のサイズを13Xとすると、第2図に
示すように物理アドレス空間は各々がサイズXの13個
の物理ページP#1〜P#13で構成されている。
第1図のプロセス制御手段12は上述のような物理アド
レス空間上で複数のプロセスを並行して動作させる手段
である。
レス空間上で複数のプロセスを並行して動作させる手段
である。
また、上記憶アクセス手段13に含まれる論理アドレス
変換手段14は、論理アドレス空間の論理ページと物理
アドレス空間の物理ページとのマツピング状況を第3図
に示すような内部のアドレス変換テーブル141上に保
持し、このマツピング状況を参照することにより、論理
アドレスを物理アドレスに変換する手段である。今、第
2図に例示するように論理アドレス空間の各論理ページ
が物理アドレス空間の物理ページと以下のようにマツピ
ングされている状況を想定する。
変換手段14は、論理アドレス空間の論理ページと物理
アドレス空間の物理ページとのマツピング状況を第3図
に示すような内部のアドレス変換テーブル141上に保
持し、このマツピング状況を参照することにより、論理
アドレスを物理アドレスに変換する手段である。今、第
2図に例示するように論理アドレス空間の各論理ページ
が物理アドレス空間の物理ページと以下のようにマツピ
ングされている状況を想定する。
L#1→P#I L#2→P#4L#3→P#3
L#4→P#6L#5→P#10 L#6
→P#11L#7→P$7 L#8→P#8この
とき論理アドレス変換手段14が持つアドレス変換テー
ブル141には、第3図に示すように各論理ページL#
1〜L#8がマツピングされた物理ページの先頭アドレ
ス0,3X、2X、5X、9X、IOX、6X、7Xが
記憶されている。
L#4→P#6L#5→P#10 L#6
→P#11L#7→P$7 L#8→P#8この
とき論理アドレス変換手段14が持つアドレス変換テー
ブル141には、第3図に示すように各論理ページL#
1〜L#8がマツピングされた物理ページの先頭アドレ
ス0,3X、2X、5X、9X、IOX、6X、7Xが
記憶されている。
このような状態でソフトウェアが論理ページL#1から
順次に論理ページL#8までアクセスすることにより、
第1図のプロセス制御手段12から逐次に論理アドレス
情報16が主記憶アクセス手段13に加えられると、論
理アドレス変換手段14によるアドレス変換処理によっ
て、物理ページP#1.P#4.P#3.P#6.P#
10.P#11.P#7.P#8の順番で物理アドレス
空間すなわち主記憶装置2がアクセスされることになる
。このときの一つの論理アドレス情報16に着目して論
理アドレス変換手段14の動作を第3図を参照して説明
すると次のようになる。即ち、プロセス制御手段12か
ら通知される論理アドレス情報16は論理ページ番号と
ページ内相対アドレスとで構成され、論理アドレス変換
手段14はその論理ページ番号に対応してアドレス変換
テーブル141に記憶された物理ページの先頭アドレス
を読み出し、この読み出した先頭アドレスと論理アドレ
ス情報16中のページ内相対アドレスとを加算すること
により物理アドレス情報3を得るものである。
順次に論理ページL#8までアクセスすることにより、
第1図のプロセス制御手段12から逐次に論理アドレス
情報16が主記憶アクセス手段13に加えられると、論
理アドレス変換手段14によるアドレス変換処理によっ
て、物理ページP#1.P#4.P#3.P#6.P#
10.P#11.P#7.P#8の順番で物理アドレス
空間すなわち主記憶装置2がアクセスされることになる
。このときの一つの論理アドレス情報16に着目して論
理アドレス変換手段14の動作を第3図を参照して説明
すると次のようになる。即ち、プロセス制御手段12か
ら通知される論理アドレス情報16は論理ページ番号と
ページ内相対アドレスとで構成され、論理アドレス変換
手段14はその論理ページ番号に対応してアドレス変換
テーブル141に記憶された物理ページの先頭アドレス
を読み出し、この読み出した先頭アドレスと論理アドレ
ス情報16中のページ内相対アドレスとを加算すること
により物理アドレス情報3を得るものである。
また、第1図の動的主記憶管理手段11は、プロセス制
御手段12からの要求に応じて、プロセスに対する論理
アドレス空間の解放、その反対の論理アドレス空間の割
り当て等の処理を行う手段であり、例えば第4図に示す
ような論理アドレス空間管理テーブル111を使って各
論理ページの使用状況を管理し、また例えば第5図に示
すような物理アドレス空間管理テーブル112を使って
各物理ページの使用状況を管理している。なお、第4図
において、使用・未使用フラグは論理ページがプロセス
で使用されているとき「1」に、未使用のとき「0」に
される。また、第5図において、使用・未使用フラグは
物理ページがプロセスで使用(プロセスの実行の為の使
用および保存の為の使用を含む)されているとき「IJ
に、未使用のとき「0」にされ、マツピングフラグは物
理ページが論理ページにマツピングされているとき「1
.に、マツピングされていないとき「0」にされる。従
って、使用・未使用フラグおよびマフピングフラグとも
I”1」の物理ページは、プロセスが格納されており且
つ論理ページにマッピングされた物理ページであり、使
用・未使用フラグが「1」でマツピングフラグが「0」
の物理ページは、論理ページにマツピングされていない
がプロセスを保存している物理ページであり、使用・未
使用フラグおよびマツピングフラグともr□、の物理ペ
ージはプロセスを保存せず且つ論理ページにもマツピン
グされていない物理ページである。
御手段12からの要求に応じて、プロセスに対する論理
アドレス空間の解放、その反対の論理アドレス空間の割
り当て等の処理を行う手段であり、例えば第4図に示す
ような論理アドレス空間管理テーブル111を使って各
論理ページの使用状況を管理し、また例えば第5図に示
すような物理アドレス空間管理テーブル112を使って
各物理ページの使用状況を管理している。なお、第4図
において、使用・未使用フラグは論理ページがプロセス
で使用されているとき「1」に、未使用のとき「0」に
される。また、第5図において、使用・未使用フラグは
物理ページがプロセスで使用(プロセスの実行の為の使
用および保存の為の使用を含む)されているとき「IJ
に、未使用のとき「0」にされ、マツピングフラグは物
理ページが論理ページにマツピングされているとき「1
.に、マツピングされていないとき「0」にされる。従
って、使用・未使用フラグおよびマフピングフラグとも
I”1」の物理ページは、プロセスが格納されており且
つ論理ページにマッピングされた物理ページであり、使
用・未使用フラグが「1」でマツピングフラグが「0」
の物理ページは、論理ページにマツピングされていない
がプロセスを保存している物理ページであり、使用・未
使用フラグおよびマツピングフラグともr□、の物理ペ
ージはプロセスを保存せず且つ論理ページにもマツピン
グされていない物理ページである。
次に本発明の実施例の動作を、例えば第4図の論理アド
レス空間管理テーブル111に示すように論理ページL
#6.L#7に存在するプロセスAを論理アドレス空間
から解放し、その後この解放′したプロセスAに再び論
理アドレス空間を割り当てる場合を例にして以下説明す
る。
レス空間管理テーブル111に示すように論理ページL
#6.L#7に存在するプロセスAを論理アドレス空間
から解放し、その後この解放′したプロセスAに再び論
理アドレス空間を割り当てる場合を例にして以下説明す
る。
第1図に示す電子計算機システムの動作中に、プロセス
Aが何らかの事象待ちとなり、論理アドレス空間上に存
在する必要がなくなったことがプロセス制御手段12で
検出されると、制御信号17によってプロセスAの論理
アドレス空間からの排除可能の通知が動的主記憶管理手
段11に出される。
Aが何らかの事象待ちとなり、論理アドレス空間上に存
在する必要がなくなったことがプロセス制御手段12で
検出されると、制御信号17によってプロセスAの論理
アドレス空間からの排除可能の通知が動的主記憶管理手
段11に出される。
制御信号17によってプロセスAを論理アドレス空間上
から排除可能の通知を受けた動的主記憶管理手段11は
、次の処理を実行することにより、プロセスAを論理ア
ドレス空間から排除し、元の物理ページ上に保存する。
から排除可能の通知を受けた動的主記憶管理手段11は
、次の処理を実行することにより、プロセスAを論理ア
ドレス空間から排除し、元の物理ページ上に保存する。
■第4図の論理アドレス空間管理テーブル111からプ
ロセスAに対応する論理ページL#6.L#7を認識し
、そのページ数「2Jを得る。
ロセスAに対応する論理ページL#6.L#7を認識し
、そのページ数「2Jを得る。
■第5図の物理アドレス空間管理テーブル112をサー
チし、物理アドレス空間上で論理アドレス空間に割り当
てられていない物理ページであって且つ他のプロセスが
保存されていない物理ページをプロセスAのページ数分
見つける。これにより例えば第5図に示す物理ページP
#2.P#5が見つけられる。
チし、物理アドレス空間上で論理アドレス空間に割り当
てられていない物理ページであって且つ他のプロセスが
保存されていない物理ページをプロセスAのページ数分
見つける。これにより例えば第5図に示す物理ページP
#2.P#5が見つけられる。
■第4図の論理アドレス空間管理テーブル111の論理
ページL#6.L#7に対応する使用・未使用フラグを
「0」にすると共に、論理ページL#6.L#7を物理
ページP#2.P#5にマツピングするようにページ切
り替え信号15によって論理アドレス変換手段14に通
知する。これに応じて論理アドレス変換手段14は、第
3図のアドレス変換テーブル141における論理ページ
L#6対応の物理ページ先頭アドレスを10XからXに
変更し、論理ベージL#7対応の物理ページ先頭アドレ
スを6Xから4Xに変更する。これによって、もはやプ
ロセスAはソフトウェアから見えなくなり、論理アドレ
ス空間から削除されたことになる。
ページL#6.L#7に対応する使用・未使用フラグを
「0」にすると共に、論理ページL#6.L#7を物理
ページP#2.P#5にマツピングするようにページ切
り替え信号15によって論理アドレス変換手段14に通
知する。これに応じて論理アドレス変換手段14は、第
3図のアドレス変換テーブル141における論理ページ
L#6対応の物理ページ先頭アドレスを10XからXに
変更し、論理ベージL#7対応の物理ページ先頭アドレ
スを6Xから4Xに変更する。これによって、もはやプ
ロセスAはソフトウェアから見えなくなり、論理アドレ
ス空間から削除されたことになる。
■第5図の物理アドレス空間管理テーブル112の物理
ページP#11.P#7に対応するマツピングフラグを
「0」にすることにより、プロセスAが物理ページP#
11.P#7に保存されたことを記録する。
ページP#11.P#7に対応するマツピングフラグを
「0」にすることにより、プロセスAが物理ページP#
11.P#7に保存されたことを記録する。
■プロセスAを論理アドレス空間から排除し終えたこと
を制御信号17によってプロセス制御手段12に通知す
る。
を制御信号17によってプロセス制御手段12に通知す
る。
次に、プロセスAの事象待ちが解け、プロセスAを論理
アドレス空間上にロードする必要が生じた場合、プロセ
ス制御手段12は制′4T1(を号17によって動的主
記憶管理手段11に対しプロセスAを論理アドレス空間
に展開するように要求する。
アドレス空間上にロードする必要が生じた場合、プロセ
ス制御手段12は制′4T1(を号17によって動的主
記憶管理手段11に対しプロセスAを論理アドレス空間
に展開するように要求する。
制御信号17によってプロセスAを論理アドレス空間上
に展開する要求を受けた動的主記憶管理手段11は、次
の処理を行うことにより、その展開を実行する。
に展開する要求を受けた動的主記憶管理手段11は、次
の処理を行うことにより、その展開を実行する。
■第5図の物理アドレス空間管理テーブル112をサー
チし、プロセスAが保存されている物理ページP#11
.P#7を認識する。
チし、プロセスAが保存されている物理ページP#11
.P#7を認識する。
■第4図の論理アドレス空間管理テーブル111をサー
チし、論理アドレス空間上の未使用の連続する2ペ一ジ
分の論理ページを見つける。このとき、たとえば論理ペ
ージL#4.L#5が未使用の論理ページであったとす
ると、それが見つけられる。
チし、論理アドレス空間上の未使用の連続する2ペ一ジ
分の論理ページを見つける。このとき、たとえば論理ペ
ージL#4.L#5が未使用の論理ページであったとす
ると、それが見つけられる。
■未使用の論理ページL#4.L#5が見つかると、こ
の論理ページL#4.L#5にプロセスAが保存されて
いる物理ページP#11.P#7を割り当てるようにペ
ージ切り替え信号15によって論理アドレス変換手段1
4に通知する。これに応じて論理アドレス変換手段14
は、第3図のアドレス変換テーブル141における論理
ページL#4対応の物理ページ先頭アドレスにIOXを
設定し、論理ページL#5対応の物理ページ先頭アドレ
スに6Xを設定する。これによって、プロセスAはソフ
トウェアからアクセス可能となる。
の論理ページL#4.L#5にプロセスAが保存されて
いる物理ページP#11.P#7を割り当てるようにペ
ージ切り替え信号15によって論理アドレス変換手段1
4に通知する。これに応じて論理アドレス変換手段14
は、第3図のアドレス変換テーブル141における論理
ページL#4対応の物理ページ先頭アドレスにIOXを
設定し、論理ページL#5対応の物理ページ先頭アドレ
スに6Xを設定する。これによって、プロセスAはソフ
トウェアからアクセス可能となる。
■第4図の論理アドレス空間管理テーブル111の論理
ページL#4.L#5の使用・未使用フラグを「1」に
し、プロセス名に「A」を設定すると共に、第5図の物
理アドレス空間管理テーブル112の物理ページP#1
1.P#7のマツピングフラグをrl、にする。
ページL#4.L#5の使用・未使用フラグを「1」に
し、プロセス名に「A」を設定すると共に、第5図の物
理アドレス空間管理テーブル112の物理ページP#1
1.P#7のマツピングフラグをrl、にする。
[相]プロセスAを論理アドレス空間に展開し終えたこ
とを制御信号17によってプロセス制御手段12に通知
する。これによってプロセス制御手段12は、プロセス
Aの実行を再開する。
とを制御信号17によってプロセス制御手段12に通知
する。これによってプロセス制御手段12は、プロセス
Aの実行を再開する。
以上、本発明の実施例について説明したが、本発明は以
上の実施例にのみ限定されずその他各種の付加変更が可
能である。例えば、論理アドレス空間上から成るプロセ
スを排除すると同時に別のプロセスをその排除されたプ
ロセスが占めていた論理ページに展開する処理を同時に
実行するようにしでも良い。
上の実施例にのみ限定されずその他各種の付加変更が可
能である。例えば、論理アドレス空間上から成るプロセ
スを排除すると同時に別のプロセスをその排除されたプ
ロセスが占めていた論理ページに展開する処理を同時に
実行するようにしでも良い。
以上説明したように、本発明の電子計算機システムにお
ける主記憶管理方式においては、論理アドレス空間より
大きなサイズを持つ物理アドレス空間を扱うことができ
、論理ページにマツピングされていない物理ページをプ
ロセスの保存用に使用するようにしたので、外部記憶装
置にプロセスを保存していた従来方式に比べ、プロセス
入れ替え時等のオーバーヘッドを橿めて小さくでき、電
子計算機システムの性能を高めることが可能となる。
ける主記憶管理方式においては、論理アドレス空間より
大きなサイズを持つ物理アドレス空間を扱うことができ
、論理ページにマツピングされていない物理ページをプ
ロセスの保存用に使用するようにしたので、外部記憶装
置にプロセスを保存していた従来方式に比べ、プロセス
入れ替え時等のオーバーヘッドを橿めて小さくでき、電
子計算機システムの性能を高めることが可能となる。
第1図は本発明の主記憶管理方式を適用した電子計算機
システムの要部ブロック図、 第2図は論理アドレス空間と物理アドレス空間との構成
例およびそのマツピング例を示す図、第3図は論理アド
レス変換手段14の説明図、第4図は動的主記憶管理手
段11が有する論理アドレス空間管理テーブル111の
一例を示す図および、 第5図は動的主記憶管理手段11が有する物理アドレス
空間管理テーブル112の一例を示す図である。 図において、 1・・・演算処理装置 2・・・主記憶装置 3・・・物理アドレス情報 11・・・動的主記憶管理手段 12・・・プロセス制御手段 13・・・主記憶アクセス手段 14・・・論理アドレス変換手段 15・・・ページ切り替え信号 16・・・物理アドレス情報 17・・・制御信号 L#1〜L#8・・・論理ページ P#1〜P#13・・・物理ページ 本発明を適用した電子計算機システムの要部ブロック図
第1回
システムの要部ブロック図、 第2図は論理アドレス空間と物理アドレス空間との構成
例およびそのマツピング例を示す図、第3図は論理アド
レス変換手段14の説明図、第4図は動的主記憶管理手
段11が有する論理アドレス空間管理テーブル111の
一例を示す図および、 第5図は動的主記憶管理手段11が有する物理アドレス
空間管理テーブル112の一例を示す図である。 図において、 1・・・演算処理装置 2・・・主記憶装置 3・・・物理アドレス情報 11・・・動的主記憶管理手段 12・・・プロセス制御手段 13・・・主記憶アクセス手段 14・・・論理アドレス変換手段 15・・・ページ切り替え信号 16・・・物理アドレス情報 17・・・制御信号 L#1〜L#8・・・論理ページ P#1〜P#13・・・物理ページ 本発明を適用した電子計算機システムの要部ブロック図
第1回
Claims (1)
- 【特許請求の範囲】 複数のプロセスを並行して実行する電子計算機システム
における主記憶管理方式において、固定長の論理ページ
に分割された論理アドレス空間の使用状況および前記論
理アドレス空間より大きなサイズを持ち且つ前記論理ペ
ージと同一サイズの物理ページに分割された物理アドレ
ス空間の使用状況を管理する動的主記憶管理手段と、前
記論理ページの前記物理ページへのマッピング状況を管
理し、論理アドレスを物理アドレスに変換する論理アド
レス変換手段とを備え、 プロセスに対する論理アドレス空間の解放時、該プロセ
スに割り当てられていた物理ページが論理ページにマッ
ピングされず且つ該プロセスがその割り当てられていた
物理ページに保存されたことを示すように前記動的主記
憶管理手段と前記論理アドレス変換手段とで管理される
情報の変更を行い、プロセスに対する論理アドレス空間
の割り当て時、該プロセスを保存している物理ページが
論理ページにマッピングされたことを示すように前記動
的主記憶管理手段と前記論理アドレス変換手段とで管理
される情報の変更を行うことを特徴とする電子計算機シ
ステムにおける主記憶管理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18728488A JPH0237443A (ja) | 1988-07-27 | 1988-07-27 | 電子計算機システムにおける主記憶管理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18728488A JPH0237443A (ja) | 1988-07-27 | 1988-07-27 | 電子計算機システムにおける主記憶管理方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0237443A true JPH0237443A (ja) | 1990-02-07 |
Family
ID=16203305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18728488A Pending JPH0237443A (ja) | 1988-07-27 | 1988-07-27 | 電子計算機システムにおける主記憶管理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0237443A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08179947A (ja) * | 1994-06-30 | 1996-07-12 | Sun Microsyst Inc | バイナリ・アプリケーション・プログラムとディジタル・コンピュータのインタフェースをとるためのアプリケーション・バイナリ・インタフェースおよび方法 |
US6574706B2 (en) | 2001-02-28 | 2003-06-03 | International Business Machines Corporation | Managing unvirtualized data pages in real storage |
JP2005339581A (ja) * | 2005-08-08 | 2005-12-08 | Hitachi Ltd | 半導体記憶装置 |
US8001319B2 (en) | 1992-06-22 | 2011-08-16 | Solid State Storage Solutions, Inc. | Semiconductor storage device |
-
1988
- 1988-07-27 JP JP18728488A patent/JPH0237443A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8001319B2 (en) | 1992-06-22 | 2011-08-16 | Solid State Storage Solutions, Inc. | Semiconductor storage device |
JPH08179947A (ja) * | 1994-06-30 | 1996-07-12 | Sun Microsyst Inc | バイナリ・アプリケーション・プログラムとディジタル・コンピュータのインタフェースをとるためのアプリケーション・バイナリ・インタフェースおよび方法 |
US6574706B2 (en) | 2001-02-28 | 2003-06-03 | International Business Machines Corporation | Managing unvirtualized data pages in real storage |
JP2005339581A (ja) * | 2005-08-08 | 2005-12-08 | Hitachi Ltd | 半導体記憶装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4503501A (en) | Adaptive domain partitioning of cache memory space | |
JPS62165250A (ja) | 仮想記憶方法 | |
JPH0552540B2 (ja) | ||
JPH07175698A (ja) | ファイルシステム | |
JPH04213129A (ja) | メモリ管理システム及びメモリ管理方法 | |
JPH0237443A (ja) | 電子計算機システムにおける主記憶管理方式 | |
JPS6184755A (ja) | デ−タ処理システム | |
US5761710A (en) | Information apparatus with cache memory for data and data management information | |
JPH07244642A (ja) | 並列処理計算機 | |
JPH02304614A (ja) | 周辺装置アクセス方式 | |
JP3875358B2 (ja) | 記憶装置、記憶方法および記録媒体 | |
JPH06110759A (ja) | ファイルシステム | |
JPH0421041A (ja) | ファイル形式の動的変換方式 | |
JP3456727B2 (ja) | データ処理装置 | |
JPH06266619A (ja) | ページ退避/復元装置 | |
JP4354583B2 (ja) | アクセス方法及びアクセス処理プログラムを記録した記録媒体 | |
JPH0324644A (ja) | マルチボリュームにおけるファイルの自動拡張方式 | |
JPH026094B2 (ja) | ||
JPH0520201A (ja) | 仮想記憶管理システム | |
JP3542894B2 (ja) | ファイルシステム | |
JPS59146344A (ja) | 仮想スタツク先行制御方式 | |
JPH04273548A (ja) | ディスク制御装置 | |
JPS6162152A (ja) | 記憶装置の空き領域管理方式 | |
JPH0325645A (ja) | 仮想空間のスワッピング方式 | |
JPH04344953A (ja) | 記憶媒体のファイル管理方法 |