JPH02296413A - データ選択回路 - Google Patents
データ選択回路Info
- Publication number
- JPH02296413A JPH02296413A JP1117892A JP11789289A JPH02296413A JP H02296413 A JPH02296413 A JP H02296413A JP 1117892 A JP1117892 A JP 1117892A JP 11789289 A JP11789289 A JP 11789289A JP H02296413 A JPH02296413 A JP H02296413A
- Authority
- JP
- Japan
- Prior art keywords
- output
- control signal
- data
- bits
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005236 sound signal Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 102200067140 rs786203152 Human genes 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Circuits Of Receivers In General (AREA)
- Television Receiver Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば衛星放送受信機におけるPCM音声
データの選択制御回路に関する。
データの選択制御回路に関する。
〔発明の概要]
この発明は、例えば衛星放送受信機におけるPCM音声
データの選択制御回路において、PCMデコード用IC
から取り出すチャンネル数が少ないときには、その取り
出し制御用のデータのデータ量を少なくすることにより
、制御回路の負担を軽くしたものである。
データの選択制御回路において、PCMデコード用IC
から取り出すチャンネル数が少ないときには、その取り
出し制御用のデータのデータ量を少なくすることにより
、制御回路の負担を軽くしたものである。
(従来の技術)
衛星放送における音声信号は、PCM信号化されている
が、これにはモードAとモードBとがある。
が、これにはモードAとモードBとがある。
すなわら、モードへの放送時には、
A1 ニステレオの左チャンネルまたは主音声のPCM
音声データ A2 ニステレオの右チャンネルまたは副音声のPCM
音声データ A、j第1の独立音声チャンネルのI)CM音声データ
など A4 =第2の独立音声チャンネルのPCM音声データ
など の4チヤンネルのデータA、〜A、が伝送される。
音声データ A2 ニステレオの右チャンネルまたは副音声のPCM
音声データ A、j第1の独立音声チャンネルのI)CM音声データ
など A4 =第2の独立音声チャンネルのPCM音声データ
など の4チヤンネルのデータA、〜A、が伝送される。
また、モートBの放送時には、
B1 ニステレオの左チャンネルのPCM音声データ
B: ニステレオの右チャンネルのPCM音声データ
の2チヤンネルのデータB+ 、B2が伝送される。
なお、どちらのモードのときも、各種の制御信号及び補
助データが付加されて伝送される。
助データが付加されて伝送される。
このように、衛星放送においては、複数の音声チャンネ
ルが設けられているので、そのPCM信号から音声信号
をデコードするデコーダICは、例えば第3図のように
構成されている。
ルが設けられているので、そのPCM信号から音声信号
をデコードするデコーダICは、例えば第3図のように
構成されている。
すなわち、同図において、(1)はそのデコーダICを
示し、鎖線で囲った部分か1チツプIC化されている。
示し、鎖線で囲った部分か1チツプIC化されている。
そして、このIc(1)において、(10)はデコーダ
回路を示し、このデコーダ回路(lO)には、外部の旧
叶Sに復調回路(図示せず)において復調されたシリア
ルの復調データD、が、端子(21)を通じて供給され
る。すると、このデコーダ回路(lO)においては、デ
ータD、に含まれるPCM音声音声データー1〜A4は
、Bl、Bgに対し°Cエラー訂正及びエラー修正など
が行われるとともに、モードAのときにはデータA、〜
A、が互いに分離されて、かつ、それぞれシリアルに出
力され、モードBのときには、データB、、13.が互
いに分離されて、かつ、それぞれシリアルに出力される
。
回路を示し、このデコーダ回路(lO)には、外部の旧
叶Sに復調回路(図示せず)において復調されたシリア
ルの復調データD、が、端子(21)を通じて供給され
る。すると、このデコーダ回路(lO)においては、デ
ータD、に含まれるPCM音声音声データー1〜A4は
、Bl、Bgに対し°Cエラー訂正及びエラー修正など
が行われるとともに、モードAのときにはデータA、〜
A、が互いに分離されて、かつ、それぞれシリアルに出
力され、モードBのときには、データB、、13.が互
いに分離されて、かつ、それぞれシリアルに出力される
。
そして、ごれらデータA1〜A4または、B、。
B2が、セレクタ回路(11)〜(13)に供給される
。
。
この場合、セレクタ回路(11)は、ゲート回路及び並
列入力・直列出力のレジスタなどを有し、データA、〜
A4またはB、、B、の中からユーザーの指定した2チ
ヤンネルのデータを選択するとともに、その選択した2
チヤンネルのデータを1つのシリアルデータIllに変
換して出力するものであり、そのシリアルデータ#lは
端子(21)に取り出される。
列入力・直列出力のレジスタなどを有し、データA、〜
A4またはB、、B、の中からユーザーの指定した2チ
ヤンネルのデータを選択するとともに、その選択した2
チヤンネルのデータを1つのシリアルデータIllに変
換して出力するものであり、そのシリアルデータ#lは
端子(21)に取り出される。
また、セレクタ回路(12)、 (13)もセレクタ回
路(11)と同様であり、端子(22)、 (23)に
シリアルデータ11と同様のシリアルデータ12. l
13がそれぞれ取り出される。
路(11)と同様であり、端子(22)、 (23)に
シリアルデータ11と同様のシリアルデータ12. l
13がそれぞれ取り出される。
さらに、(14)はその出力データll−13の選択制
fi1回路を示し、これには端子(24)〜(26)を
通じて制御信号CIIDT、 クロックCK及びスト
ローブ信号5TRBが供給される。この場合、信号C!
IDTは、端子(21)〜(23)に出力されるデータ
11−13を、データAt〜Am 、B+ 、Bgのう
ちのどの2つのデータにするかを指定する信号である。
fi1回路を示し、これには端子(24)〜(26)を
通じて制御信号CIIDT、 クロックCK及びスト
ローブ信号5TRBが供給される。この場合、信号C!
IDTは、端子(21)〜(23)に出力されるデータ
11−13を、データAt〜Am 、B+ 、Bgのう
ちのどの2つのデータにするかを指定する信号である。
そして、例えばデー#lとして、
1、データAt、A+ i+、データAt 、
At1ii 、データAt 、 A2 tV、デ
ータA、、A3V、データA4 、 A4 vi
、データB、、B。
At1ii 、データAt 、 A2 tV、デ
ータA、、A3V、データA4 、 A4 vi
、データB、、B。
などの組み合わせが考えられ、したがって、データ11
の内容(データA、〜A4.B、、Bりを指定するため
に、少なくとも3ビツトが必要であり、同様にデータ1
2. It3の内容を指定するためにも、それぞれ3ビ
ツトが必要なので、信号CIIDTは、9ビツト(=3
ビット×3出力)のシリアルデータとされる。
の内容(データA、〜A4.B、、Bりを指定するため
に、少なくとも3ビツトが必要であり、同様にデータ1
2. It3の内容を指定するためにも、それぞれ3ビ
ツトが必要なので、信号CIIDTは、9ビツト(=3
ビット×3出力)のシリアルデータとされる。
また、クロックCKは、信号CIIDTに対するビット
クロツタ、ストローブ信号5TRBは、信号CHDTの
ストローブ用である。
クロツタ、ストローブ信号5TRBは、信号CHDTの
ストローブ用である。
さらに、デコーダ(10)からは、現在の放送がモ−ド
AであるかキードBであるかを示すモー1、信号MOD
Eが取り出され、この信η間叶は端子(29)に出力さ
れる。
AであるかキードBであるかを示すモー1、信号MOD
Eが取り出され、この信η間叶は端子(29)に出力さ
れる。
したがって、このデコーダIC(+)は、第4図に示す
ように使用される。
ように使用される。
すなわち、同図Aは、IC(1)が高級な衛星放送受信
機に使用された場合を示し、(81)〜(83)は2チ
ヤンネルのD/Aコンバータ、(9)はシステムコント
ロール用のマイクロコンピュータを示し、このマイコン
(9)から信号CIIDT、Cに、 5TRB力月C(
1)に供給されるとともに、IC(1)からモード信号
MOD[Eがマイコン(9)に供給される。
機に使用された場合を示し、(81)〜(83)は2チ
ヤンネルのD/Aコンバータ、(9)はシステムコント
ロール用のマイクロコンピュータを示し、このマイコン
(9)から信号CIIDT、Cに、 5TRB力月C(
1)に供給されるとともに、IC(1)からモード信号
MOD[Eがマイコン(9)に供給される。
したがって、この場合には、キードへの放送時には、D
/Aコンバータ(81)からデータA、 A。
/Aコンバータ(81)からデータA、 A。
によるステレオ信号を取出し、D/Aコンバータ(82
)からはデータA3による第1の独立音声信号を取り出
し、D/Aコンバータ(83)からやはりデータA、、
A、によるステレオ信号を取り出すなどというこ七がで
き、最も多い機能を持たせるとこができる。
)からはデータA3による第1の独立音声信号を取り出
し、D/Aコンバータ(83)からやはりデータA、、
A、によるステレオ信号を取り出すなどというこ七がで
き、最も多い機能を持たせるとこができる。
また、同図Bは、例えば中級の衛星放送受信機に使用さ
れ、2つのD/Aコンバータ(81)、 (82)が接
続された場合で、やはり多くの機能を持たせるとこがで
きる。
れ、2つのD/Aコンバータ(81)、 (82)が接
続された場合で、やはり多くの機能を持たせるとこがで
きる。
さらに、同図Cは、いわゆるラジカセなどの普及機に使
用され、コンバータ(81)だけが接続された場合であ
る。
用され、コンバータ(81)だけが接続された場合であ
る。
このように、上述のデコーダIC(1)は、3チヤンネ
ルのデータ#1〜#3を出力できるとともに、その各チ
ャンネルを独立して出力することができるので、衛星放
送受信機であれば、その受信機のランクに関係なく、高
級機から普及機まで広く使用できる。したがって、使用
される受信機のランクごとにデコーダICを容易してお
く必要がなく、また、広く使用できるので、量産効果も
大きく、コストダウンができる。
ルのデータ#1〜#3を出力できるとともに、その各チ
ャンネルを独立して出力することができるので、衛星放
送受信機であれば、その受信機のランクに関係なく、高
級機から普及機まで広く使用できる。したがって、使用
される受信機のランクごとにデコーダICを容易してお
く必要がなく、また、広く使用できるので、量産効果も
大きく、コストダウンができる。
きころで、上述のtc(3)を例えば第4図Cに示すよ
うに、普及機に使用した場合には、出力データ11のチ
ャンネルだけしか使用していないので、このときの制御
信号CIIDTも本来ならば3ビツトでよいはずである
。
うに、普及機に使用した場合には、出力データ11のチ
ャンネルだけしか使用していないので、このときの制御
信号CIIDTも本来ならば3ビツトでよいはずである
。
しかし、上述のIC(3)においては、使用している出
力チャンネルがたとえ1チヤンネルであっても全部の出
力チャンネル分、すなわち、3チヤンネル分の9ビツト
の信号C111] Tを必要としてしまい、ごれではマ
イコン(9)の負担が大きくなってしまう。
力チャンネルがたとえ1チヤンネルであっても全部の出
力チャンネル分、すなわち、3チヤンネル分の9ビツト
の信号C111] Tを必要としてしまい、ごれではマ
イコン(9)の負担が大きくなってしまう。
特に、出力チャンネルを1チヤンネルしか使用しないの
は普及機であり、マイコン(9)自体も簡単な例えは4
ビツトマイコンなどであるから、よけい負1旦が大きく
なってしまう。また、3ヒーツトしか必要としないのに
、9ビツトの信号CIIDTを[C(1)に送らなけれ
ばならないので、処理時間も長くなってしまう。
は普及機であり、マイコン(9)自体も簡単な例えは4
ビツトマイコンなどであるから、よけい負1旦が大きく
なってしまう。また、3ヒーツトしか必要としないのに
、9ビツトの信号CIIDTを[C(1)に送らなけれ
ばならないので、処理時間も長くなってしまう。
この発明は、このような問題点を解決しようとするもの
である。
である。
(課題を解決するための手段)
このため、この発明においては、 出力チャンネルのチ
ャンネル数をmチャンネル(m≧2)1つの出力チャン
ネルの内容を指定するのに必要なビット数をnビット(
n≧1)、使用するチャンネルの数をにチャンネル(1
≦k≦m)とするとき、m個のセレクタ回路と、rn
x n段の直列入力・並列出力のシフトレジスタと、m
×nビットのラッチとを有し、n×kビットの制御信号
を、上記シフトレジスタにシリアルに供給し、このシフ
トレジスタの内容を、上記ラッチを通じて上記セレクタ
回路に制御信号として供給するとともに、上記制御信号
の最後のnビットを上記出力チャンネルのうちの1つの
出力チャンネルの制御信号とし、以後、上記制御信号を
nビットずつ順次さかのぼって上記出力チャンネルの各
出力チャンネルの制御信号に割り付けることにより、n
×kビットの上記制御信号によって上記出ツノチャンネ
ルの内容を選択するようにしたデータ選択回路とするも
のである。
ャンネル数をmチャンネル(m≧2)1つの出力チャン
ネルの内容を指定するのに必要なビット数をnビット(
n≧1)、使用するチャンネルの数をにチャンネル(1
≦k≦m)とするとき、m個のセレクタ回路と、rn
x n段の直列入力・並列出力のシフトレジスタと、m
×nビットのラッチとを有し、n×kビットの制御信号
を、上記シフトレジスタにシリアルに供給し、このシフ
トレジスタの内容を、上記ラッチを通じて上記セレクタ
回路に制御信号として供給するとともに、上記制御信号
の最後のnビットを上記出力チャンネルのうちの1つの
出力チャンネルの制御信号とし、以後、上記制御信号を
nビットずつ順次さかのぼって上記出力チャンネルの各
出力チャンネルの制御信号に割り付けることにより、n
×kビットの上記制御信号によって上記出ツノチャンネ
ルの内容を選択するようにしたデータ選択回路とするも
のである。
使用している出力チャンネルの数に比例したビット数の
制御信号CIIDTを供給するだけで、必要な出力を得
ることができる。
制御信号CIIDTを供給するだけで、必要な出力を得
ることができる。
(実施例〕
第1図において、9段の直列人力・並列出力のシフトレ
ジスタとして、9個のDフリップフロップ(旧)〜(4
9)が設けられ、それらの入力端■)と出力端Qとが縦
続接続されるとともに、フリップフロップ(41)の入
力端りが端子(24)に接続され、フリップフロップ(
41)〜(49)のクロック入力端が端子(25)に接
続される。
ジスタとして、9個のDフリップフロップ(旧)〜(4
9)が設けられ、それらの入力端■)と出力端Qとが縦
続接続されるとともに、フリップフロップ(41)の入
力端りが端子(24)に接続され、フリップフロップ(
41)〜(49)のクロック入力端が端子(25)に接
続される。
さらに、9ビツトのラッチ(5σ)が設けられ、それら
の入力端D1〜D、が、フリップフロップクロック入力
端が端子(26)に接続される。そして、ラッチ出力端
Q、〜Q、、Q、〜Q、、Q、−Q。
の入力端D1〜D、が、フリップフロップクロック入力
端が端子(26)に接続される。そして、ラッチ出力端
Q、〜Q、、Q、〜Q、、Q、−Q。
の各出力が、セレクタ回路(11)〜(13)にその制
御信号としてそれぞれ供給される。
御信号としてそれぞれ供給される。
そして、第4図Aに示すように、セレクタ回路(11)
〜(13)から出力データ#1−113をそれぞれ取り
出すときには、第2図Aに示すように、9ビツトの制御
信号CIIDTと、9ビツトのクロックCKと、はぼ9
ビツト長のストローブ信号5TRBとが、マイコン(9
)から端子(24)〜(26)に供給される。ただし、
この場合、信号CIIDTにおいて、先頭の3ビットb
9〜b、は、出力データlI3の内容を指定するビット
であり、中央の3ビットha−b4は、出力データI2
の内容を指定するビットであり、最後の3ピツ)bi〜
b、は、出力データ11の内容を指定するビットである
。
〜(13)から出力データ#1−113をそれぞれ取り
出すときには、第2図Aに示すように、9ビツトの制御
信号CIIDTと、9ビツトのクロックCKと、はぼ9
ビツト長のストローブ信号5TRBとが、マイコン(9
)から端子(24)〜(26)に供給される。ただし、
この場合、信号CIIDTにおいて、先頭の3ビットb
9〜b、は、出力データlI3の内容を指定するビット
であり、中央の3ビットha−b4は、出力データI2
の内容を指定するビットであり、最後の3ピツ)bi〜
b、は、出力データ11の内容を指定するビットである
。
そして、このような信号CIIDT、CK、5TRBが
供給されると、クロックCにの立ち上がりごとに、信号
CIIDTが1ビツトずつフリップフロップ(41)に
取り込まれるとともに、フリップフロップ(49)の方
向にシフトされていく。そして、信号C11口Tのすべ
てのビットb9〜b曙がフリシブフロップ(41)〜(
49)にそれぞれ取り込まれ、次に、ストローブ信号5
TRnが立ち上がると、その立ち上がりにより、フリッ
プフロップ(41)〜(49)に取り込まれている信号
ClID↑がラッチ(50)にラッチされ、信号CII
D Tのビットb。
供給されると、クロックCにの立ち上がりごとに、信号
CIIDTが1ビツトずつフリップフロップ(41)に
取り込まれるとともに、フリップフロップ(49)の方
向にシフトされていく。そして、信号C11口Tのすべ
てのビットb9〜b曙がフリシブフロップ(41)〜(
49)にそれぞれ取り込まれ、次に、ストローブ信号5
TRnが立ち上がると、その立ち上がりにより、フリッ
プフロップ(41)〜(49)に取り込まれている信号
ClID↑がラッチ(50)にラッチされ、信号CII
D Tのビットb。
〜b’+、bn〜b、、b、〜b、がセレクタ回路(1
1)〜(13)にぞれぞれ供給される。
1)〜(13)にぞれぞれ供給される。
したがって、出力データ■〜I13は、信号CIIDT
で指定した内容となり、対応する音声信号がコンバータ
(81)〜(83)からそれぞれ取り出される。
で指定した内容となり、対応する音声信号がコンバータ
(81)〜(83)からそれぞれ取り出される。
また、第4図Bに示すように、セレクタ回路(11)、
(12)から出力データIll、 112をそれぞれ
取り出すときには、第2図Bに示すように、6ビツトの
制御信号CIIDTと、6ビツトのクロックCXと、は
ぼ6ビツト長のストローブ信号5TRBとが供給される
。
(12)から出力データIll、 112をそれぞれ
取り出すときには、第2図Bに示すように、6ビツトの
制御信号CIIDTと、6ビツトのクロックCXと、は
ぼ6ビツト長のストローブ信号5TRBとが供給される
。
すると、同図Aの場合と同様にして、信号CII D
Tの6ビツトのす、−b、がラッチ(50)にラッチさ
れてセレクタ回路(11)、 (12)に供給されるの
で、出力データII、 12は信号CIIDTで指定し
た内容となり、対応する音声信号がコンバータ(81)
、 (82)からそれぞれ取り出される。
Tの6ビツトのす、−b、がラッチ(50)にラッチさ
れてセレクタ回路(11)、 (12)に供給されるの
で、出力データII、 12は信号CIIDTで指定し
た内容となり、対応する音声信号がコンバータ(81)
、 (82)からそれぞれ取り出される。
なお、このとき、セレクタ回路(13)には、ラッチ(
50)の出力端Q、〜Q、からランダムな信号が供給さ
れることになるが、セレクタ回路(13)には、コンバ
ータ(83)が接続されていないので、問題はない。
50)の出力端Q、〜Q、からランダムな信号が供給さ
れることになるが、セレクタ回路(13)には、コンバ
ータ(83)が接続されていないので、問題はない。
さらに、第4図Cに示すように、セレクタ回路(11)
だけから出力データIIを取り出すときには、第2図C
に示すように、3ビツトの制御信号CIIDTと、3ビ
ツトのクロックCにと、はぼ3ビツトの長のストローブ
信号5TRBとが供給される。
だけから出力データIIを取り出すときには、第2図C
に示すように、3ビツトの制御信号CIIDTと、3ビ
ツトのクロックCにと、はぼ3ビツトの長のストローブ
信号5TRBとが供給される。
したがって、この場合には、セレクタ回路(11)にの
み制御信号CIIDTが供給され、出力データ11は信
号C11口Tの指定した内容となり、対応する音声信号
がコンバータ(81)から取り出される。
み制御信号CIIDTが供給され、出力データ11は信
号C11口Tの指定した内容となり、対応する音声信号
がコンバータ(81)から取り出される。
こうして、この発明によれば、必要な出力チャンネルの
数を変更できるととも、各出力チャンネルに独立にPC
M音声データを取り出すことができるが、この場合、特
にこの発明によれば、第2図にも示すように、必要な出
力チャンネルの数に比例したビット数の制御信号CII
DTを供給すればよいので、マイコン(9)の負luが
軽くなる。特に普及機においては、マイコン(9)とし
て処理能力の低いマイコンを使用でき、コストダウンを
はかることができる。
数を変更できるととも、各出力チャンネルに独立にPC
M音声データを取り出すことができるが、この場合、特
にこの発明によれば、第2図にも示すように、必要な出
力チャンネルの数に比例したビット数の制御信号CII
DTを供給すればよいので、マイコン(9)の負luが
軽くなる。特に普及機においては、マイコン(9)とし
て処理能力の低いマイコンを使用でき、コストダウンを
はかることができる。
また、出力チャンネルの数の少ないときには、制御信号
CIIDTのビット数も少なくなるので、処理時間も短
縮され、この点からも処理能力の低いマイコンを使用し
てコストダウンをはかることができ、あるいは、マイコ
ン(9)は短縮された処理時間に他の処理を行うことも
でき、i能を拡大できる。
CIIDTのビット数も少なくなるので、処理時間も短
縮され、この点からも処理能力の低いマイコンを使用し
てコストダウンをはかることができ、あるいは、マイコ
ン(9)は短縮された処理時間に他の処理を行うことも
でき、i能を拡大できる。
なお、上述においては、出力チャンネルが出力データ1
1〜#3の3チヤンネルで、かつ、1出力チヤンネルあ
たりに必要なピント数が3ビツトの場合であるが、出力
チャンネルがmチャンネルで、■出力チャンネルあたり
に必要なビット数がnビットの場合には、フリップフロ
ップ(41)〜(49)の(50)もm×nビットとす
ればよく、信号CIIDT、CK。
1〜#3の3チヤンネルで、かつ、1出力チヤンネルあ
たりに必要なピント数が3ビツトの場合であるが、出力
チャンネルがmチャンネルで、■出力チャンネルあたり
に必要なビット数がnビットの場合には、フリップフロ
ップ(41)〜(49)の(50)もm×nビットとす
ればよく、信号CIIDT、CK。
5TRI(もr1ビット単位とすればよい。
この発明によれば、第2図にも示すように、必要・な出
力チャンネルの数に比例したビット数の制御信号CII
DTを供給すればよいので、マイコン(9)の負担が軽
くなる。特に普及機においては、マイコン(9)として
処理能力の低いマイコンを使用でき、コストダウンをは
かることができる。
力チャンネルの数に比例したビット数の制御信号CII
DTを供給すればよいので、マイコン(9)の負担が軽
くなる。特に普及機においては、マイコン(9)として
処理能力の低いマイコンを使用でき、コストダウンをは
かることができる。
また、出力チャンネルの数の少ないときには、制御信号
CIIDTのビット数も少なくなるので、処理時間も短
縮され、この点からも処理能力の低いマイコンを使用し
てコストダウンをはかることができ、あるいは、マイコ
ン(9)は短縮された処理時間に他の処理を行うことも
でき、機能を拡大できる。
CIIDTのビット数も少なくなるので、処理時間も短
縮され、この点からも処理能力の低いマイコンを使用し
てコストダウンをはかることができ、あるいは、マイコ
ン(9)は短縮された処理時間に他の処理を行うことも
でき、機能を拡大できる。
第1図はこの発明の一例の接続図、第2図〜第4図はそ
の説明のための図である。 (10)はデコーダ、(11)〜(13)はセレクタ回
路、(14)は選択制御回路、(41)〜(49)はD
フリップフロップ、(50)はラッチである。
の説明のための図である。 (10)はデコーダ、(11)〜(13)はセレクタ回
路、(14)は選択制御回路、(41)〜(49)はD
フリップフロップ、(50)はラッチである。
Claims (1)
- 【特許請求の範囲】 出力チャンネルのチャンネル数をmチャンネル(m≧2
)、1つの出力チャンネルの内容を指定するのに必要な
ビット数をnビット(n≧1)、使用するチャンネルの
数をkチャンネル(1≦k≦m)とするとき、 m個のセレクタ回路と、 m×n段の直列入力・並列出力のシフトレジスタと、 m×nビットのラッチとを有し、 n×kビットの制御信号を、上記シフトレジスタにシリ
アルに供給し、 このシフトレジスタの内容を、上記ラッチを通じて上記
セレクタ回路に制御信号として供給するとともに、 上記制御信号の最後のnビットを上記出力チャンネルの
うちの1つの出力チャンネルの制御信号とし、 以後、上記制御信号をnビットずつ順次さかのぼって上
記出力チャンネルの各出力チャンネルの制御信号に割り
付けることにより、 n×kビットの上記制御信号によって上記出力チャンネ
ルの内容を選択するようにしたデータ選択回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1117892A JPH02296413A (ja) | 1989-05-11 | 1989-05-11 | データ選択回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1117892A JPH02296413A (ja) | 1989-05-11 | 1989-05-11 | データ選択回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02296413A true JPH02296413A (ja) | 1990-12-07 |
Family
ID=14722801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1117892A Pending JPH02296413A (ja) | 1989-05-11 | 1989-05-11 | データ選択回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02296413A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100448088B1 (ko) * | 1997-08-25 | 2004-11-16 | 삼성전자주식회사 | 클럭 포워딩 회로 |
JP2010160510A (ja) * | 1993-09-17 | 2010-07-22 | Lg Electronics Inc | デジタルオーディオデータを処理するための装置、方法、および記録媒体 |
-
1989
- 1989-05-11 JP JP1117892A patent/JPH02296413A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE42320E1 (en) | 1993-09-17 | 2011-05-03 | Lg Electronics Inc. | Apparatus and method for processing audio signals recorded on a medium |
USRE42342E1 (en) | 1993-09-17 | 2011-05-10 | Lg Electronics Inc. | Apparatus and method for processing audio signals recorded on a medium |
USRE42297E1 (en) | 1993-09-17 | 2011-04-19 | Lg Electronics Inc. | Apparatus and method for processing audio signals recorded on a medium |
USRE42322E1 (en) | 1993-09-17 | 2011-05-03 | Lg Electronics Inc. | Apparatus and method for processing audio signals recorded on a medium |
USRE42323E1 (en) | 1993-09-17 | 2011-05-03 | Lg Electronics Inc. | Apparatus and method for processing audio signals recorded on a medium |
USRE42321E1 (en) | 1993-09-17 | 2011-05-03 | Lg Electronics Inc. | Apparatus and method for processing audio signals recorded on a medium |
JP2010160510A (ja) * | 1993-09-17 | 2010-07-22 | Lg Electronics Inc | デジタルオーディオデータを処理するための装置、方法、および記録媒体 |
USRE42341E1 (en) | 1993-09-17 | 2011-05-10 | Lg Electronics Inc. | Apparatus and method for processing audio signals recorded on a medium |
USRE44741E1 (en) | 1993-09-17 | 2014-02-04 | Lg Electronics Inc. | Apparatus and method for processing audio signals recorded on a medium |
USRE42711E1 (en) | 1993-09-17 | 2011-09-20 | Lg Electronics Inc. | Apparatus and method for processing audio signals recorded on a medium |
USRE44231E1 (en) | 1993-09-17 | 2013-05-21 | Lg Electronics Inc. | Apparatus and method for processing audio signals recorded on a medium |
USRE44259E1 (en) | 1993-09-17 | 2013-06-04 | Lg Electronics, Inc. | Apparatus and method for processing audio signals recorded on a medium |
USRE44282E1 (en) | 1993-09-17 | 2013-06-11 | Lg Electronics Inc. | Apparatus and method for processing audio signals recorded on a medium |
USRE44729E1 (en) | 1993-09-17 | 2014-01-28 | Lg Electronics Inc. | Apparatus and method for processing audio signals recorded on a medium |
KR100448088B1 (ko) * | 1997-08-25 | 2004-11-16 | 삼성전자주식회사 | 클럭 포워딩 회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4472788A (en) | Shift circuit having a plurality of cascade-connected data selectors | |
US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
JPH02296413A (ja) | データ選択回路 | |
JPS58124325A (ja) | 可変遅延段数シフト・レジスタ | |
JP2762941B2 (ja) | 背景雑音発生装置 | |
JPH0214813B2 (ja) | ||
JP3418418B2 (ja) | フォーマット変換回路 | |
JPH11289590A (ja) | オーディオデータ処理装置 | |
JP3134362B2 (ja) | 可変長/固定長符号化回路 | |
JPH0653819A (ja) | 同期式カウンタ | |
JPH03222539A (ja) | スタートビット検出回路 | |
JPH05252039A (ja) | 3線式シリアルデータ転送方式の多チャネルd−a変換器 | |
JPS6135011A (ja) | 可変遅延回路 | |
JP2514961Y2 (ja) | シリアルデータラッチ回路 | |
JP3268116B2 (ja) | 半導体集積回路 | |
JP2810584B2 (ja) | シリアルデータ転送回路 | |
JP2687345B2 (ja) | 選局制御回路 | |
JPS617974A (ja) | チツプモ−ドセレクト回路 | |
JPH10187585A (ja) | アドレスワード判定用電子回路構成 | |
JPS5857775B2 (ja) | 直列多信号の速度変換受信装置 | |
JPS6369097A (ja) | シフトレジスタ | |
JPH1168858A (ja) | ノイズ除去装置 | |
JPH0191396A (ja) | シフトレジスタ | |
JPH11305661A (ja) | シフトレジスタ構成用回路およびシフトレジスタ | |
JPH0628151A (ja) | シリアルデータのパラレルラッチ回路 |