JPH05252039A - ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 - Google Patents
３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器Info
- Publication number
- JPH05252039A JPH05252039A JP4675992A JP4675992A JPH05252039A JP H05252039 A JPH05252039 A JP H05252039A JP 4675992 A JP4675992 A JP 4675992A JP 4675992 A JP4675992 A JP 4675992A JP H05252039 A JPH05252039 A JP H05252039A
- Authority
- JP
- Japan
- Prior art keywords
- chip select
- shift register
- terminal
- serial data
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 チップセレクト端子をチップセレクト機能と
して使用するか、マイコンのＩ／Ｏ拡張端子として使用
するかを切り換えできる多チャネルＤ−Ａ変換器を得
る。 【構成】 内蔵シフトレジスタを１段増やし、シフトレ
ジスタと一致回路との間に、マイコンよりのシリアル・
データの１ビットを利用してスイッチを切り換えるスイ
ッチ回路を設ける。
して使用するか、マイコンのＩ／Ｏ拡張端子として使用
するかを切り換えできる多チャネルＤ−Ａ変換器を得
る。 【構成】 内蔵シフトレジスタを１段増やし、シフトレ
ジスタと一致回路との間に、マイコンよりのシリアル・
データの１ビットを利用してスイッチを切り換えるスイ
ッチ回路を設ける。
Description
【０００１】
【産業上の利用分野】この発明は、チップセレクト機能
内蔵のシリアルデータ転送方式の多チャネルＤ−Ａ変換
器に関するものである。
内蔵のシリアルデータ転送方式の多チャネルＤ−Ａ変換
器に関するものである。
【０００２】
【従来の技術】図４は、従来のチップセレクト機能内蔵
の多チャネルＤ−Ａ変換器を示すブロック図であり、図
において「クロック」は基本クロック入力端子、「デー
タ」は、シリアルデータ入力端子、「ロード」はデータ
取り込み信号入力端子、「上側基準電圧」はＤ−Ａ変換
の基準となる電圧を印加する端子、出力１はチャネル１
のアナログ電圧出力端子、以下同様に出力Ｎは、チャネ
ルＮのアナログ電圧出力端子であり、「下側基準電圧」
は、Ｄ−Ａ変換の基準となる低い方の電圧を印加する端
子である。
の多チャネルＤ−Ａ変換器を示すブロック図であり、図
において「クロック」は基本クロック入力端子、「デー
タ」は、シリアルデータ入力端子、「ロード」はデータ
取り込み信号入力端子、「上側基準電圧」はＤ−Ａ変換
の基準となる電圧を印加する端子、出力１はチャネル１
のアナログ電圧出力端子、以下同様に出力Ｎは、チャネ
ルＮのアナログ電圧出力端子であり、「下側基準電圧」
は、Ｄ−Ａ変換の基準となる低い方の電圧を印加する端
子である。
【０００３】次に動作について説明する。クロックと同
期して転送されたシリアルデータはシフトレジスタに取
り込まれ、ロード信号により、任意のチャネルのＤ−Ａ
変換部にＫビット分（８ビット分解能Ｄ−Ａ変換器であ
れば、Ｋ＝８）のデータが送られる。Ｄ−Ａ変換部では
このデータを受け、上側基準電圧と下側基準電圧との間
の電圧をＫビットの分解能（８ビット分解能であれば、
Ｋ＝８、２8 ＝256 となり、256 段階の分解能を持つ）
でアナログ電圧を出力させる。出力電圧Ｖ0 は、 Ｖ0 ＝（上側基準電圧−下側基準電圧）・ａ／２K ＋下
側基準電圧 （ａ：０〜２K −１または１〜２K ）で表わされる。
期して転送されたシリアルデータはシフトレジスタに取
り込まれ、ロード信号により、任意のチャネルのＤ−Ａ
変換部にＫビット分（８ビット分解能Ｄ−Ａ変換器であ
れば、Ｋ＝８）のデータが送られる。Ｄ−Ａ変換部では
このデータを受け、上側基準電圧と下側基準電圧との間
の電圧をＫビットの分解能（８ビット分解能であれば、
Ｋ＝８、２8 ＝256 となり、256 段階の分解能を持つ）
でアナログ電圧を出力させる。出力電圧Ｖ0 は、 Ｖ0 ＝（上側基準電圧−下側基準電圧）・ａ／２K ＋下
側基準電圧 （ａ：０〜２K −１または１〜２K ）で表わされる。
【０００４】次にチップセレクト機能について説明す
る。まずＭ個のチップセレクト端子を外部にてプルダウ
ンもしくはプルアップし、論理状態を決定しておく。こ
の論理状態が自身のアドレスとなる。次にシリアルデー
タ中のＭビットに情報を入れ、シフトレジスタにてシリ
アルからパラレルに変換されたデータと、チップセレク
ト端子よりの論理状態が一致回路に入力され、論理が一
致した場合は、自身がアクセスされていると見なし、マ
ルチプレクサを動作させ希望のチャネルのＤ−Ａ変換器
が選択され、Ｄ−Ａ変換される。ここではシフトレジス
タの段数は、（Ｋ＋Ｌ＋Ｍ）段となるため、マイコンよ
りのシリアルデータは（Ｋ＋Ｌ＋Ｍ）ビットのデータが
必要になる。
る。まずＭ個のチップセレクト端子を外部にてプルダウ
ンもしくはプルアップし、論理状態を決定しておく。こ
の論理状態が自身のアドレスとなる。次にシリアルデー
タ中のＭビットに情報を入れ、シフトレジスタにてシリ
アルからパラレルに変換されたデータと、チップセレク
ト端子よりの論理状態が一致回路に入力され、論理が一
致した場合は、自身がアクセスされていると見なし、マ
ルチプレクサを動作させ希望のチャネルのＤ−Ａ変換器
が選択され、Ｄ−Ａ変換される。ここではシフトレジス
タの段数は、（Ｋ＋Ｌ＋Ｍ）段となるため、マイコンよ
りのシリアルデータは（Ｋ＋Ｌ＋Ｍ）ビットのデータが
必要になる。
【０００５】
【発明が解決しようとする課題】従来の多チャネルＤ−
Ａ変換器は以上のように構成されているため、必ずしも
チップセレクト機能を必要としないユーザにとっては、
チップセレクト端子は無駄な存在となってしまうという
問題点があった。
Ａ変換器は以上のように構成されているため、必ずしも
チップセレクト機能を必要としないユーザにとっては、
チップセレクト端子は無駄な存在となってしまうという
問題点があった。
【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、第１の発明はプログラムソフ
トによって、チップセレクト端子をチップセレクト機能
用入力端子として使用するか、Ｉ／Ｏ拡張用出力端子と
して使用するかを切り換えることができる多チャネルＤ
−Ａ変換器を得ることを目的とする。
るためになされたもので、第１の発明はプログラムソフ
トによって、チップセレクト端子をチップセレクト機能
用入力端子として使用するか、Ｉ／Ｏ拡張用出力端子と
して使用するかを切り換えることができる多チャネルＤ
−Ａ変換器を得ることを目的とする。
【０００７】この発明の第２の発明は、プログラムソフ
トによって、チップセレクト端子をチップセレクト機能
用入力端子として使用するか、マイコンよりのシリアル
データの受け取り完了をマイコン側へ返送するリターン
信号出力端子として使用するかを切り換えられる多チャ
ネルＤ−Ａ変換器を得ることを目的とする。
トによって、チップセレクト端子をチップセレクト機能
用入力端子として使用するか、マイコンよりのシリアル
データの受け取り完了をマイコン側へ返送するリターン
信号出力端子として使用するかを切り換えられる多チャ
ネルＤ−Ａ変換器を得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係るＤ−Ａ変
換器は、シフトレジスタ部を１段増やし、シフトレジス
タ部と一致回路との間にスイッチ回路部を設けたもので
ある。
換器は、シフトレジスタ部を１段増やし、シフトレジス
タ部と一致回路との間にスイッチ回路部を設けたもので
ある。
【０００９】
【作用】この発明における第１の発明の多チャネルＤ−
Ａ変換器は、シリアルデータ中の特定のビットデータに
より、スイッチ部が働き、チップセレクト端子がチップ
セレクト機能用入力端子になったり、Ｉ／Ｏ拡張用出力
端子となる。
Ａ変換器は、シリアルデータ中の特定のビットデータに
より、スイッチ部が働き、チップセレクト端子がチップ
セレクト機能用入力端子になったり、Ｉ／Ｏ拡張用出力
端子となる。
【００１０】この発明における第２の発明の多チャネル
Ｄ−Ａ変換器は、シリアルデータ中の特定のビットデー
タにより、スイッチ部が働き、チップセレクト端子がチ
ップセレクト機能用入力端子になったり、マイコンから
のシリアルデータ受け取り完了を示すリターン信号用出
力端子になる。
Ｄ−Ａ変換器は、シリアルデータ中の特定のビットデー
タにより、スイッチ部が働き、チップセレクト端子がチ
ップセレクト機能用入力端子になったり、マイコンから
のシリアルデータ受け取り完了を示すリターン信号用出
力端子になる。
【００１１】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、「クロック」は基本ク
ロック入力端子、「データ」はシリアルデータ入力端
子、「ロード」はデータ取り込み信号入力端子、「上側
基準電圧」はＤ−Ａ変換の基準となる電圧を印加する端
子、「下側基準電圧」はＤ−Ａ変換の基準となる低い方
の電圧を印加する端子であり、出力１はチャネル１のア
ナログ電圧出力端子、以下同様に出力Ｎは、チャネルＮ
のアナログ電圧出力端子である。
ついて説明する。図１において、「クロック」は基本ク
ロック入力端子、「データ」はシリアルデータ入力端
子、「ロード」はデータ取り込み信号入力端子、「上側
基準電圧」はＤ−Ａ変換の基準となる電圧を印加する端
子、「下側基準電圧」はＤ−Ａ変換の基準となる低い方
の電圧を印加する端子であり、出力１はチャネル１のア
ナログ電圧出力端子、以下同様に出力Ｎは、チャネルＮ
のアナログ電圧出力端子である。
【００１２】次に動作について説明する。図２にタイミ
ングチャートを示す。クロックと同期して転送されたシ
リアルデータは、シフトレジスタに取り込まれ、ロード
信号により，シリアルデータからパラレルデータに変換
される。
ングチャートを示す。クロックと同期して転送されたシ
リアルデータは、シフトレジスタに取り込まれ、ロード
信号により，シリアルデータからパラレルデータに変換
される。
【００１３】ここでシリアルデータ中の任意の１ビット
をスイッチ部切り換えデータ用として使用し、例えばス
イッチが「１」の状態であるとチップセレクト機能とし
て働く。この状態では、チップセレクト端子を外部にて
プルダウン、プルアップして得たＭ個の論理状態と、シ
フトレジスタからのＭ個の論理状態とが一致回路により
比較され、一致していれば、マルチプルクサを働かせ
る。
をスイッチ部切り換えデータ用として使用し、例えばス
イッチが「１」の状態であるとチップセレクト機能とし
て働く。この状態では、チップセレクト端子を外部にて
プルダウン、プルアップして得たＭ個の論理状態と、シ
フトレジスタからのＭ個の論理状態とが一致回路により
比較され、一致していれば、マルチプルクサを働かせ
る。
【００１４】マルチプルクサにより任意のチャネルが選
択され、Ｋビット分のデータにより、上側基準電圧と下
側基準電圧との間の電圧を２K の分解能でアナログ電圧
を出力させる。アナログ出力電圧Ｖ0 は、 Ｖ0 ＝（上側基準電圧−下側基準電圧）・ａ／２K ＋下
側基準電圧 （ａ：０〜２K −１ または １〜２K ）となる。
択され、Ｋビット分のデータにより、上側基準電圧と下
側基準電圧との間の電圧を２K の分解能でアナログ電圧
を出力させる。アナログ出力電圧Ｖ0 は、 Ｖ0 ＝（上側基準電圧−下側基準電圧）・ａ／２K ＋下
側基準電圧 （ａ：０〜２K −１ または １〜２K ）となる。
【００１５】次に、前述のシフトレジスタ部の１ビット
のデータを変更し、スイッチ部が「２」の状態の場合を
説明する。この状態ではＩ／Ｏ拡張機能として働く。つ
まり、シフトレジスタ部のＭビットの情報が直接チップ
セレクト端子に与えられる。
のデータを変更し、スイッチ部が「２」の状態の場合を
説明する。この状態ではＩ／Ｏ拡張機能として働く。つ
まり、シフトレジスタ部のＭビットの情報が直接チップ
セレクト端子に与えられる。
【００１６】ここでは、マイコンよりのシリアルデータ
がパラレル出力されるため、マイコンのポートが足りな
い場合のＩ／Ｏ拡張ポート用として、一本のデータ線か
ら複数の出力端子が得られ、複数の他のＩＣを動作させ
る事が可能となる。
がパラレル出力されるため、マイコンのポートが足りな
い場合のＩ／Ｏ拡張ポート用として、一本のデータ線か
ら複数の出力端子が得られ、複数の他のＩＣを動作させ
る事が可能となる。
【００１７】上記の機能切り換えは、マイコンよりのシ
リアルデータ中の１ビットの情報で実現できるため、特
に外付け部品を必要としない。
リアルデータ中の１ビットの情報で実現できるため、特
に外付け部品を必要としない。
【００１８】実施例２．なお、上記実施例では、マイコ
ンのポート拡張用として説明したが、図３に示すように
マイコンよりのシリアルデータを受け取った確認用の、
マイコンへのリターン信号用出力端子としても使用でき
る。
ンのポート拡張用として説明したが、図３に示すように
マイコンよりのシリアルデータを受け取った確認用の、
マイコンへのリターン信号用出力端子としても使用でき
る。
【００１９】
【発明の効果】以上のようにこの発明の第１の発明によ
れば、シリアルデータ中の１ビット情報を使用する事に
より、チップセレクト機能とＩ／Ｏ拡張機能とを切り換
える事ができるという効果がある。
れば、シリアルデータ中の１ビット情報を使用する事に
より、チップセレクト機能とＩ／Ｏ拡張機能とを切り換
える事ができるという効果がある。
【００２０】この発明の第２の発明によれば、シリアル
データ中の１ビットの情報を使用する事により、チップ
セレクト機能と、マイコンのデータ受け取り完了を示す
リターン用信号発生機能とを切り換える事ができるとい
う効果がある。
データ中の１ビットの情報を使用する事により、チップ
セレクト機能と、マイコンのデータ受け取り完了を示す
リターン用信号発生機能とを切り換える事ができるとい
う効果がある。
【図１】この発明の実施例１による多チャネルＤ−Ａ変
換器のブロック図である。
換器のブロック図である。
【図２】この発明の実施例１による多チャネルＤ−Ａ変
換器の動作を示すタイミングチャート図である。
換器の動作を示すタイミングチャート図である。
【図３】この発明の実施例２による多チャネルＤ−Ａ変
換器のブロック図である。
換器のブロック図である。
【図４】従来の多チャネルＤ−Ａ変換器のブロック図で
ある。
ある。
クロック 基本クロック入力端子 データ シリアルデータ入力端子 ロード データ取り込み信号入力端子 上側基準電圧 Ｄ−Ａ変換器の基準電圧印加端子 下側基準電圧 Ｄ−Ａ変換器の基準となる低い電圧印加
端子 出力１ チャネル１のアナログ電圧出力端子 出力Ｎ チャネルＮのアナログ電圧出力端子
端子 出力１ チャネル１のアナログ電圧出力端子 出力Ｎ チャネルＮのアナログ電圧出力端子
Claims (2)
- 【請求項１】 チップセレクト端子と、内蔵シフトレジ
スタとの間にスイッチ素子部を設け、チップセレクト機
能と、Ｉ／Ｏ拡張機能とをプログラムソフトで切り換え
られる事を特徴とする３線式シリアルデータ転送方式の
多チャネルＤ−Ａ変換器。 - 【請求項２】 チップセレクト端子と、内蔵シフトレジ
スタとの間にスイッチ素子部を設け、チップセレクト機
能と、データ受け取り完了信号をマイコン側へ返送する
リターン機能とをプログラムソフトで切り換えられる事
を特徴とする３線式シリアルデータ転送方式の多チャネ
ルＤ−Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4675992A JPH05252039A (ja) | 1992-03-04 | 1992-03-04 | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4675992A JPH05252039A (ja) | 1992-03-04 | 1992-03-04 | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05252039A true JPH05252039A (ja) | 1993-09-28 |
Family
ID=12756265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4675992A Pending JPH05252039A (ja) | 1992-03-04 | 1992-03-04 | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05252039A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997013326A1 (en) * | 1995-10-06 | 1997-04-10 | Analog Devices, Inc. | A serial data interface apparatus and method for detecting an input word length and selecting an operating mode accordingly |
| US8059160B2 (en) | 2009-05-29 | 2011-11-15 | Kabushiki Kaisha Toshiba | Head-separated camera device and control method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03191487A (ja) * | 1989-12-20 | 1991-08-21 | Nec Corp | シングルチップマイクロコンピュータ |
-
1992
- 1992-03-04 JP JP4675992A patent/JPH05252039A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03191487A (ja) * | 1989-12-20 | 1991-08-21 | Nec Corp | シングルチップマイクロコンピュータ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997013326A1 (en) * | 1995-10-06 | 1997-04-10 | Analog Devices, Inc. | A serial data interface apparatus and method for detecting an input word length and selecting an operating mode accordingly |
| US8059160B2 (en) | 2009-05-29 | 2011-11-15 | Kabushiki Kaisha Toshiba | Head-separated camera device and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6741193B2 (en) | Parallel in serial out circuit having flip-flop latching at multiple clock rates | |
| JPH0311036B2 (ja) | ||
| JPH08329001A (ja) | バスインターフェース装置 | |
| US4876704A (en) | Logic integrated circuit for scan path system | |
| US5367300A (en) | Serial data communication interface architecture | |
| JPH05252039A (ja) | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 | |
| US6831583B1 (en) | Integrated circuit comprising a microprocessor and an analogue to digital converter which is selectively operable under the control of the microprocessor and independently of the microprocessor, and a method for operating the integrated circuit | |
| JP3909509B2 (ja) | シリアルインタフェース回路 | |
| JP2545478B2 (ja) | スタ―トビット検出回路 | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| KR0176845B1 (ko) | 마이크로컴퓨터의 입출력포트 확장 방법 및 회로 | |
| JPH018028Y2 (ja) | ||
| JP2513179B2 (ja) | カウンタ付直列−並列変換回路 | |
| JPH05204848A (ja) | シリアル通信方式 | |
| JPH0370415B2 (ja) | ||
| JP3045002B2 (ja) | 集積回路のモード設定回路 | |
| JPH11288330A (ja) | 設定機能付き集積回路 | |
| JP2575895B2 (ja) | 集積回路の制御信号切換装置 | |
| JPH08195672A (ja) | プログラマブル論理素子の入出力回路 | |
| JP2810584B2 (ja) | シリアルデータ転送回路 | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| JPH04370889A (ja) | 出力ポートの拡張回路 | |
| JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
| JPH11184808A (ja) | シリアル通信方法 | |
| JPH10123179A (ja) | 増設メモリ回路方式 |