JPH02260425A - 電気素子及び電気素子の製造方法 - Google Patents

電気素子及び電気素子の製造方法

Info

Publication number
JPH02260425A
JPH02260425A JP8002489A JP8002489A JPH02260425A JP H02260425 A JPH02260425 A JP H02260425A JP 8002489 A JP8002489 A JP 8002489A JP 8002489 A JP8002489 A JP 8002489A JP H02260425 A JPH02260425 A JP H02260425A
Authority
JP
Japan
Prior art keywords
epoxy resin
electric element
substrate
insulating film
insulating films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8002489A
Other languages
English (en)
Inventor
Kenzo Fukuyoshi
健蔵 福吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP8002489A priority Critical patent/JPH02260425A/ja
Publication of JPH02260425A publication Critical patent/JPH02260425A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、LSI、リニアrc、トランジスタ、TPT
、MIM等の電気素子の表面保護膜や眉間絶縁膜に関す
る。
〈従来技術〉 トランジスタ、リニアIC等の電気素子の表面保護膜に
はポリイミド絶縁膜や二酸化硅素などの無機膜が多く使
われている。また、LSIの高集積化、大規模化に伴い
スルーホール数・配線長が増大し、これらは単層として
用いられる事もあるが、配線の微細化、多層化が進めら
れている。多様化する場合の眉間絶縁膜としてポリイミ
ド系樹脂が用いられている。また、液晶デイスプレィに
おいて高いコントラストと階調表示を得るためTPTや
MIMと呼ばれる半導体素子を用いた液晶の駆動方式が
ある。このTPTやM I Mの保護層として同様にポ
リイミド膜や金l1lliflI化物の無機膜が使用さ
れている。
〈発明が解決しようとするRH〉 個別電気素子がIC,、LSIやTPTなどの電気素子
の表面保護膜や眉間絶縁膜を金属酸化物の無機膜で形成
するためには蒸着やスパッタ、CVDなどの真空装置を
用いて膜付けするか、もしくはアルコールの水酸基の水
素を金属で置換した化合物アルコキシドのアルコ・−ル
溶液を用いることが多い、いずれも膜付けのコストがか
かりすぎる欠点がある。また、無機膜では多層配線を行
なうには、欠陥を少なくするための平坦化が十分にでき
ない傾向がある。
ポリイミド系樹脂を用いる場合、この平坦化については
比較釣行ない易イ。
しかし、ポリイミドがきわめて高価な有機材料である基
本的欠点がある。さらに、無機膜やポリイミド膜をパタ
ニングする場合、ドライエツチングというエツチングの
できる真空装置を用いる必要が・あり、プロセス面の負
荷がきわめて大きくなる。これを避けるため、感光性の
ポリイミド系樹脂を用いる方法もあるが、この材料は通
常のポリイミド材料により大幅に高価である。加えて、
ボ+勺イミド膜は透湿性があり、アルカリにも弱電気素
子の十分な保護機能を持っていない欠陥がある。
この欠陥を補うためStowやP−5iNlllで最表
面層のバンシベーシゴン工程が必要なことが多い。
く課題を解決するための手段〉 本発明は複数の個別電気素子が形成された基板の表面に
ノボラック系エポキシ樹脂による絶縁膜が単層ないし複
数層積層してある電気素子である。
個別電気素子としては、先述したようにトランジスタ、
リニアI C,、L S I 、MTMなどの半導体素
子等の電気素子である。従って基板はツリフン、ガリウ
ムヒ素、Sign、サファイア、アルミナ、ジルコニウ
ムなどの半導体や、無機絶縁膜、場合によっては放冷や
熱伝導性を付与するための熱の良導体の基板であっても
良い、ノボラック系エポキシ樹脂による絶縁膜が多層の
場合、眉間に電気の良導体である銅、アルミニウム、銀
、ニッケル、金など、あるいはこれらの合金の金属配線
、もしくは−イツトリウム酸化物やランタンの酸化物、
銅の酸化物などで構成される接電導性の導体層が形成さ
れても良い。
本発明は個別電気素子が形成された基板の表面にノボラ
ック系エポキシ樹脂を骨格とする感光性樹脂を一様に塗
布形成し、電気接続がとれるよう必要部分が露出するよ
うに乾燥、露光、現像を順にして絶縁膜を積することを
特徴とする電気素子の製造方法と、この塗布、乾燥、露
光、現像および熱処理による硬膜を順に行う絶縁膜形成
プロセスと、金属薄膜など電気の良導体の膜付けとフォ
トリソグラフィによる導体パターン形成プロセスを交互
に行なうことにより、単層に限らず多層配線も行えるこ
とを特徴とする電気素子の製造方法である。導体層の電
気的接続をとる部分に、半田めっきや金などの貴金属め
っきおよびこれら金属1、合金を転写方式などにより、
または銀ペースト、カーボンペースト、銅ベーストなど
の導体ペーストを用いて印刷により肉厚のパッドを形成
しても良い0個別電気素子の一つに光のセンサー機能を
持たせる場合はあらかじめ全体もしくは個別電気素子上
のカラーフィルターを形成しても良い。カラーフィルタ
ーは印刷により形成することが簡便であるがレリーフ染
色法、顔料蒸着、転写などを併用したフォトリソグラフ
ィの手法で形成しても良い、必要に応じてこれら多層配
線上に金属などによる放熱板を積層しても良い。本発明
はこれ、ト付加的要素によりその価値を左右されるもの
でない。
本発明に用いる。ノボラック系エポキシ樹脂を骨格とす
る感光性樹脂は、各アルカリに対する溶解性をもたせる
ため無水ジカルボン酸と反応させてカルボキシル基を導
入し、かつ感光性を付与するためアクリロイル基を付加
したノボラック系エポキシ樹脂である。ノボラック系エ
ポキシ樹脂はフエノールノボラック系エポキシ樹脂とタ
レゾールノボラック系エポキシ樹脂に大別できるがいず
れの機能も硬膜後は十分な耐熱性、耐湿性、耐薬性をも
つため本発明に採用できる。
く作用〉 ノボラック系エポキシ樹脂による絶縁膜はポリイミド系
樹脂の膜より耐湿、耐アルカリの面で優れているため、
本発明による絶縁膜を電気素子の表面に形成することに
より電気素子の信幀性向上を得ることができる。
本発明を実施例により詳細に説明する。
〈実施例〉 第1図は本発明による電気素子の模式断面図である。S
ingの熱酸化膜(2)が形成してして個別電気素子が
形成してあるシリコン基板(1)上にフェノールノボラ
ック系エポキシ樹脂による絶縁膜(5)、(6)及びア
ルミニウムによる導体層(3)、(aが形成された基板
である。もちろん、この他にも電気素子が設けられてい
る。
絶縁膜(5)は、十分に乾燥させた半導体素子であるシ
リコン基板(1)上にスピナーでフェノールノボラック
系エポキシ樹脂を骨格とする感光性樹脂を塗布形成後、
乾燥、露光、現像、さらに熱処理を順に行うことにより
硬膜して厚さ約2pmの絶縁膜(5)としたものである
、導体層(3)、(4)はアルミニウムをスパッタリン
グ装置により膜付後、公知のフォトリソグラフィの手法
で配線パターンとして形成したものである。絶縁膜(6
)は絶縁膜(5)と同様にパタニング、積層したもので
ある。
〈発明の効果〉 本発明は耐酸・耐アルカリなどの耐薬品性及び耐湿性の
あるノボラック系エポキシ樹脂を絶縁膜として用いるた
め電気素子の信鯨性を向上できる。
ポリイミド系樹脂のパタニングはドライエツチングによ
るか、もしくは感光性ポリイミド樹脂を用いての溶剤現
像液によるかいずれかの方法によらざるを得ないが、ノ
ボラック系エポキシ樹脂は容易に感光性や希アルカリの
水溶液への溶解性を付与できるため、水現像に近いプロ
セスで簡単にかつ安全にパタニングできる特徴がある。
加えてノボラック系エポキシ樹脂には200°〜300
℃前後の耐熱性があるため層間の絶縁膜としては十分な
性能をもつものである。
加えて、ノボラック系エポキシ樹脂はポリイミド系樹脂
と比較すると低価格であるため、コストメリットのある
電気素子を提供できる。
【図面の簡単な説明】 第1図は本発明による電気素子の模式断面図である。 1・・・シリコン基板     2・・・熱酸化膜3.
4・・・導体層      5.6・・・絶縁膜時  
許  出  願  人 凸版印刷株式会社 代表者 鈴木和夫 第1図

Claims (6)

    【特許請求の範囲】
  1. (1)複数の個別電気素子が形成され配線が施された基
    板の表面にノボラック系エポキシ樹脂による絶縁膜がパ
    ターン化されて積層してある電気素子。
  2. (2)複数の個別電気素子が形成された基板の上に配線
    が設けられ、前記配線間をノボラック系エポキシ樹脂に
    よる絶縁層が設けられている電気素子。
  3. (3)電気素子が半導体素子である請求項1記載の電気
    的素子。
  4. (4)電気素子が半導体素子である請求項2記載の電気
    的素子。
  5. (5)複数の個別電気素子が形成された基板の表面に、
    ノボラック系エポキシ樹脂を骨格とする感光性樹脂を一
    様に形成し、乾燥、露光、現像してパターン化絶縁膜を
    積層することを特徴とする電気素子の製造方法。
  6. (6)複数の個別電気素子が形成された基板の表面に、
    ノボラック系エポキシ樹脂を骨格とする感光性樹脂を一
    様に形成し乾燥、露光、現像して形成した複数層の絶縁
    膜と、該絶縁膜間に電気の良導体により単体層を、相互
    に積層することを特徴とする電気素子の製造方法。
JP8002489A 1989-03-30 1989-03-30 電気素子及び電気素子の製造方法 Pending JPH02260425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8002489A JPH02260425A (ja) 1989-03-30 1989-03-30 電気素子及び電気素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8002489A JPH02260425A (ja) 1989-03-30 1989-03-30 電気素子及び電気素子の製造方法

Publications (1)

Publication Number Publication Date
JPH02260425A true JPH02260425A (ja) 1990-10-23

Family

ID=13706717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8002489A Pending JPH02260425A (ja) 1989-03-30 1989-03-30 電気素子及び電気素子の製造方法

Country Status (1)

Country Link
JP (1) JPH02260425A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659202A (en) * 1996-01-26 1997-08-19 Sharp Kabushiki Kaisha Semiconductor device with a pair of dummy electrodes below an inner lead
US5925931A (en) * 1996-10-31 1999-07-20 Casio Computer Co., Ltd. Semiconductor device having interconnect lines and connection electrodes formed in groove portions of an insulating layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5323273A (en) * 1976-08-13 1978-03-03 Mitsubishi Electric Corp Production of resin seal ing type semiconductor device
JPS5740956A (en) * 1980-08-25 1982-03-06 Fujitsu Ltd Semiconductor device
JPS62268132A (ja) * 1986-05-15 1987-11-20 Sumitomo Chem Co Ltd 半導体用有機絶縁膜

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5323273A (en) * 1976-08-13 1978-03-03 Mitsubishi Electric Corp Production of resin seal ing type semiconductor device
JPS5740956A (en) * 1980-08-25 1982-03-06 Fujitsu Ltd Semiconductor device
JPS62268132A (ja) * 1986-05-15 1987-11-20 Sumitomo Chem Co Ltd 半導体用有機絶縁膜

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659202A (en) * 1996-01-26 1997-08-19 Sharp Kabushiki Kaisha Semiconductor device with a pair of dummy electrodes below an inner lead
US5925931A (en) * 1996-10-31 1999-07-20 Casio Computer Co., Ltd. Semiconductor device having interconnect lines and connection electrodes formed in groove portions of an insulating layer

Similar Documents

Publication Publication Date Title
JP3135930B2 (ja) 薄膜電気装置
US5208066A (en) Process of forming a patterned polyimide film and articles including such a film
JP4711249B2 (ja) 超伝導集積回路及びその作製方法
JPH02260425A (ja) 電気素子及び電気素子の製造方法
JP2784122B2 (ja) 半導体装置の製法
JPH09214141A (ja) 配線構造
JPS60206192A (ja) 薄膜ハイブリツド回路およびその製造方法
JPS60247949A (ja) 半導体装置およびその製造方法
JP2004273825A (ja) 薄膜キャパシタ素子、その製造方法及び電子装置
JP3485484B2 (ja) 感光性ポリベンゾオキサゾール樹脂多層有機膜のレリーフパターンの形成方法
JPS61187346A (ja) 絶縁膜構造および半導体装置
JPH06318539A (ja) ポリイミドのパターン形成方法
JPS62247597A (ja) 絶縁層の構造
JP2000003037A (ja) 配線構造とその製造方法
JPS62169446A (ja) 半導体装置とその製造方法
JP3309584B2 (ja) 半導体装置の製造方法
JPH06275511A (ja) ポリイミドパターンの形成方法
JPS6251242A (ja) 多層配線の製造方法
JP2644847B2 (ja) 多層配線基板及びその製造方法
JPH05275417A (ja) 配線構造体とその製造法
JPS60247946A (ja) 多層配線構造体の製造方法
JPH01193730A (ja) ポリイミド樹脂の厚膜加工方法
JPS615550A (ja) 半導体装置およびその製造方法
JPH0722506A (ja) 半導体装置及びその製造方法
JPH04316339A (ja) 半導体装置の製造方法