JP4711249B2 - 超伝導集積回路及びその作製方法 - Google Patents
超伝導集積回路及びその作製方法 Download PDFInfo
- Publication number
- JP4711249B2 JP4711249B2 JP2002375882A JP2002375882A JP4711249B2 JP 4711249 B2 JP4711249 B2 JP 4711249B2 JP 2002375882 A JP2002375882 A JP 2002375882A JP 2002375882 A JP2002375882 A JP 2002375882A JP 4711249 B2 JP4711249 B2 JP 4711249B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- superconducting
- wiring
- integrated circuit
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の属する技術分野】
本発明は、優れた素子特性を有する超伝導トンネル接合素子、マイクロブリッジ素子などの超伝導素子およびそれらを集積した超伝導集積回路の作製方法に関するもので、積層された配線間の層間絶縁材料として、酸化シリコン膜や窒化シリコン膜などが従来用いられているのに対して、優れた絶縁特性と低誘電率特性を有する感光性有機絶縁膜を用いることにより、電気特性に優れ、簡便な作製プロセスが実現できる超伝導集積回路及びその作製方法に関する。
【0002】
【従来の技術】
従来、超伝導トンネル接合(ジョセフソン)素子を作製するとき、その上部電極と下部電極の絶縁を行うための材料として、酸化シリコン膜や窒化シリコン膜などが層間絶縁膜として用いられている。この絶縁膜の絶縁特性や誘電特性が、超伝導トンネル接合素子の特性にも影響を与える。このため構成要素である接合素子の特性変化による超伝導集積回路への影響も大きい。
【0003】
このため、層間絶縁膜に用いる材料には絶縁特性が良く、低誘電率特性を示す材料が求められている。しかし、現在までにこれらの条件を十分に満たし、超伝導トンネル接合素子の作製に適用可能な材料の報告は無い。
【0004】
絶縁膜の形成方法として、基板全面に真空装置によるスパッタリング法および蒸着法を用いて絶縁膜を堆積させた後に、フォトレジストを用いてパターニングを行い、エッチングをして絶縁膜にビアホールを形成し、層間絶縁膜を作成する方法と、基板にフォトレジストを塗布しパターニングの後に、真空装置によるスパッタリング法および蒸着法により絶縁膜を堆積させ、リフトオフによる層間絶縁膜を形成する方法がある。この方法ではいずれも高価な真空装置を必要とし、なおかつ工程数が多くなるため、そのビアホール形成の確実性に難がある。
【0005】
まず、図2及び3を用いて、従来の超伝導トンネル接合素子の層間絶縁膜に関する作製プロセスについて説明する。
図2では絶縁膜を堆積した後に、フォトレジストを基板全面に塗布し、リソグラフィ工程によるパターニングを行い、エッチング法を用いたビアホール加工による層間絶縁膜形成するプロセスを中心に説明する。
(1)基板上にエッチング保護層を形成し、下部電極/トンネルバリア/上部電極の構造をもつトンネル接合をスパッタリング法により堆積した後に、フォトリソグラフィ技術により下部電極用レジストパターンおよび上部電極用レジストパターンを形成し、エッチングによってトンネル接合素子及び下部配線層をそれぞれ加工する。
(2)続いて基板全面に、上部と下部電極の絶縁を行うため、絶縁層(二酸化シリコン膜、酸化シリコン膜、或いは窒化シリコンなど)をスパッタリング法及び蒸着法により堆積させる。
(3)この絶縁膜上にフォトレジストを基板全面に塗布する。
(4)フォトリソグラフィ技術を用いて、上部及び下部電極からそれぞれ配線を引き出すために絶縁層にビアホールを作製するためのフォトレジストパターンを形成する。
(5)真空装置を用いてのドライエッチング法により、ビアホールを形成する。
(6)その後フォトレジストを除去することで、層間絶縁膜が完成する。
(7)最後に配線電極を全面にスパッタリング法により堆積した後、フォトリソグラフィ技術により配線用フォトレジストパターンを形成し、エッチングにより、配線層を加工する。
【0006】
次に図3ではフォトレジストを基板全面に塗布し、リソグラフィ工程よりビアホール形状にフォトレジストを形成し、その後絶縁膜を堆積し、リフトオフ法による層間絶縁膜形成を説明する。
(1)基板上にエッチング保護層を形成し、下部電極/トンネルバリア/上部電極の構造をもつトンネル接合を堆積した後に、フォトリソグラフィ技術による下部電極パターンおよび上部電極パターンを形成し、エッチングによってトンネル接合素子及び下部配線層を形成する。
(2)続いて基板全面に、フォトレジストを塗布する。
(3)フォトリソグラフィ技術を用いて、上部及び下部電極からそれぞれ配線を引き出すために絶縁層にビアホール形状のフォトレジストパターンを形成する。
(4)続いて基板全面に、上部と下部電極の絶縁を行うため、絶縁層(二酸化シリコン膜および酸化シリコン膜および窒化シリコンなど)をスパッタリング法及び蒸着法により堆積させる。
(5)リフトオフ法(フォトレジストを除去)による層間絶縁膜が完成する。
(6)最後に配線電極を全面にスパッタリング法により堆積した後、フォトリソグラフィ技術により配線用フォトレジストパターンを形成し、エッチングにより、配線層を加工する。
【0007】
【発明が解決しようとする課題】
前述したように、超伝導トンネル接合(ジョセフソン)素子の作成においては、上部電極と下部電極の電気絶縁を行うための絶縁膜は、その絶縁特性や誘電特性が、超伝導トンネル接合素子の特性にも影響を与える。例えば、絶縁特性が悪く、リーク電流が存在すると、接合素子のサブギャップリーク特性に重畳した形で現れる。このように、接合素子の特性変化による超伝導集積回路への影響も大きい。この絶縁特性及び誘電率特性の点において、従来の絶縁膜材料として用いられていた酸化シリコン膜や窒化シリコン膜などは、不十分であった。また、特に酸化シリコン膜は、酸素を含むため、酸素による超伝導特性の劣化を引き起こし易いニオブ超伝導体にとって、好ましくない材料であった。絶縁層へのビアホール形成は、エッチングにより実施されるため、ビアホール形成後に露出した配線層および抵抗層がエッチングによる膜厚減少、エッチング損傷が発生し、良好なコンタクト形成の重大な障害となっていた。
また、超伝導伝送線路の信号伝搬速度は、層間絶縁層の比誘電率が小さいほど高速になるので、比誘電率の小さい材料が好ましい。
本発明は、層間絶縁膜に用いる材料として、絶縁特性が良く、比誘電率が小さく、超伝導電極への悪影響がない材料を用いて、超伝導トンネル接合素子を作製することを目的としている。
また、本発明は、同時に、真空装置を使わず、簡便な塗布方法で絶縁膜を堆積し、リソグラフィ工程のみでビアホールを形成することで、工程数を減少させて、ビアホール形成工程の確実性を向上させることを目的としている。
【0008】
【課題を解決するための手段】
上記の課題を達成するために、本発明では、ミクロンからサブミクロンの高解像度を有し、感光性を持つ溶媒可溶なポリイミドを、超伝導トンネル接合素子の下部及び上部電極を絶縁するための層間絶縁膜として用いる。ここで、ポリイミドとは、イミド結合を有する有機高分子を指している。
【0009】
本発明の超伝導トンネル接合素子は、ミクロンからサブミクロンレベルの高解像特性を有する感光性有機膜を絶縁膜として用いることにより、絶縁層へのビアホール加工がリソグラフィ工程のみで達成されるため、従来の層間絶縁膜形成技術に比べて、大幅に工程数が簡略化される。前の工程において作製された電極、配線層などの凹凸のある表面上に、スピン塗布法で高解像度で感光性を持つ溶媒可溶なポリイミドを塗布することにより、良好な被覆性により段差が緩和されることで、その後の上部配線工程において、段差乗り越え部分の細りなど不良箇所が大幅に低減される。以上により、配線工程の信頼性が向上し、デバイスの製造歩留まりが改善できるといった利点がある。
本発明の超伝導集積回路は、基板上に形成されるNbからなる電極或いは抵抗から配線を引き出した超伝導集積回路において、前記Nbからなる電極或いは抵抗に絶縁層が配置され、前記絶縁層は、前記Nbからなる電極或いは抵抗から配線を引き出すためのビアホールがフォトリソグラフィ技術を用いて形成されているとともにそのビアホール形成後に温度を150℃程度に抑えて熱処理がなされたものであり、前記絶縁層に、高解像度で絶縁特性に優れ、比誘電率が3程度の感光性を持つ溶媒可溶なポリイミドが用いられている、ことを特徴とする。
また、本発明の超伝導集積回路の作製方法は、基板上に形成されるNbからなる電極或いは抵抗から配線を引き出した超伝導集積回路の作製方法において、前記Nbからなる電極或いは抵抗の全面に、高解像度で絶縁特性に優れ比誘電率が3程度の感光性を持つ溶媒可溶なポリイミドを塗布し、リソグラフィ工程により、ビアホールを形成した後、温度を150℃程度に抑えて熱処理を行い、その後配線を形成した、ことを特徴とする。
【0010】
【発明の実施の形態】
本発明の実施例について、図1に例示の実施形態を参照して説明する。
(1)基板上にMgO膜によるエッチング保護層を形成し、Nb下部電極/AlOxトンネルバリア/微細な接合形状にエッチング加工されたNb上部電極の構造をもつトンネル接合を堆積した後に、フォトリソグラフィ技術により下部電極用レジストパターンおよび上部電極用レジストパターンを形成し、それぞれエッチングによってトンネル接合素子及び下部配線層を形成する。
(2)続いて基板全面に、上部と下部電極の絶縁を行うため、高解像度で感光性を持つ溶媒可溶なポリイミドを塗布し、絶縁膜を形成する。このとき、真空装置を用いることなく、例えばスピンコーティング、スクリーン印刷等の方法で簡便に塗布することができる。また、上記ポリイミドの溶媒濃度や分子量により絶縁膜を任意の厚さに制御することが可能である。その後、90〜100℃程度で加熱乾燥することで残った溶媒を飛ばし、感光特性を安定させる。
(3)フォトリソグラフィ技術を用いて高解像度な上記ポリイミドを用いた絶縁膜に、上部及び下部電極からそれぞれ配線を引き出すためのビアホールを形成する。このときビアホールパターンの描かれたフォトマスクを用いて、高解像度な上記ポリイミドに対して、紫外線で露光を行う。この後、露光された絶縁膜をアルカリ溶液、例えばNメチル2ピロリドン、アミノエタノール、水の混合液に浸して、感光した絶縁材料部分を溶出させることで現像を行う。最後に、試料基板を加熱することで高解像度な上記ポリイミドの溶媒及び感光剤を気化させて、除去する。このとき超伝導トンネル接合素子の特性を高品質に保つためには、加熱温度をなるべく低く保つことが必要である。上記ポリイミドを用いた場合は、この加熱温度を150℃程度に抑えることができる。以上により、層間絶縁膜の完成である。
(4)最後に配線電極を全面にスパッタリング法により堆積した後、フォトリソグラフィ技術により配線用フォトレジストパターンを形成し、エッチングにより、配線層を加工する。
【0011】
例示の実施形態は、超伝導トンネル接合素子の周辺絶縁に感光性を持つ溶媒可溶なポリイミド絶縁層を用いた場合であるが、超伝導グランドプレーン層と下部超伝導電極層の間の絶縁層、および、超伝導配線層と第2超伝導配線層(コントロール配線層)の間の絶縁層などにも用いることが可能である。
したがって、超伝導集積回路内のすべての絶縁層を感光性を持つ溶媒可溶なポリイミドからなる絶縁層とすることも可能である。
【0012】
本発明の方法により、試作されたNb超伝導体を電極とする超伝導トンネル接合素子について、従来の酸化シリコン膜を絶縁層に用いた場合のトップデータに比べても遜色のない、サブギャップリークの小さい接合特性が得られている。温度4.2Kにおいて、素子特性の指標となる電圧2mVでのVm値は、90mVであった。したがって、本発明の超伝導集積回路は、非常にサブギャップリークの少ない接合特性が要求される超伝導放射線検出器にも十分適用できる。
【0013】
基板面内の特性バラツキは、見られなかった。一方、従来の酸化シリコン膜を絶縁層に用いた場合は、作製条件に強く依存しており、バラツキの少ない最適条件を見いだす必要があった。
また、極低温4.2Kと室温との10回の熱サイクルに対して、特性の変化は、見られず、剥離、ひび割れなどの兆候も見られなかった。
【0014】
図4は、本発明の第2の実施形態として、超伝導トンネル接合と抵抗を含む超伝導集積回路の作成例を示す。
(1)では、基板の上にMgOなどのドライエッチング保護層を蒸着、またはスパッタ法により堆積したのち、Nb下部電極、AlOxトンネルバリア、Nb上部電極と連続してスパッタ法により形成し、下部電極用レジストパターンと上部電極用レジストパターンを用いて、ドライエッチングにより下部電極と上部電極を形成し、さらに、抵抗用レジストパターンを用いて、Pd抵抗層を蒸着法により、堆積した後、リフトオフ法により、微細抵抗を形成する。なお、ドライエッチングの際に、トンネルバリアとエッチング保護層において、エッチングが停止する。
(2)では、全面に高解像度で感光性を持つ溶媒可溶なポリイミドを塗布した後、プリベークを行う。
(3)では、紫外線により、抵抗用コンタクトホール、下部電極用コンタクトホール、上部電極用コンタクトホールのパターンを露光し、アルカリ現像の後、ポストベークを行う。なお、現像の際に、下部電極上のAlOxトンネルバリアをアルカリ現像液によりエッチングされてしまう。
(4)では、全面にNb配線層をスパッタ法により堆積し、配線用レジストパターンを用いて、ドライエッチングにより配線を形成する。
【0015】
本実施例と従来のSiO2膜を絶縁層に用いた超伝導集積回路の作成方法を比べると、本実施例では(3)で露光、現像によりコンタクトホールが形成されるのに対し、従来法では、コンタクト用レジストパターンを形成して、SiO2膜のドライエッチングを行い、コンタクトを形成するため、抵抗層、上部電極がエッチングにさらされてしまう。したがって、抵抗用コンタクトパターンと上部電極用コンタクトパターンの二種類を用意し、個別にエッチング条件の最適化を行う必要があった。さらに、エッチングの最適化を行ったとしても、本質的にオーバーエッチング(エッチングが終了した後にエッチング残渣をなくすため、さらにエッチングすること)に対するマージンが小さい。こうした点が、良好な電気コンタクトの形成に対する、重大な障害であった。本実施例は、非常に簡便で、かつ、信頼性の高い作成方法となっている。
【0016】
図5は、本発明の第3の実施形態として、グランドプレーン、引き出しパッド、超伝導トンネル接合、抵抗を含む超伝導集積回路の作成例を示す。
(1)基板の上にMgOなどのドライエッチング保護層を蒸着またはスパッタ法により堆積したのち、Nbグランドプレーンをスパッタ法により形成し、SiO2層間絶縁層をスパッタ法などで形成した後、Nb下部電極、AlOxトンネルバリア、Nb上部電極と連続してスパッタ法により形成し、下部電極用レジストパターンと上部電極用レジストパターンを用いて、ドライエッチングにより下部電極と上部電極を形成し、さらに、抵抗用レジストパターンを用いて、Pd抵抗層を蒸着法により、堆積した後、リフトオフ法により、微細抵抗を形成する。なお、ドライエッチングの際に、トンネルバリアとエッチング保護層において、エッチングが停止する。なお、左右の両端にある引き出しパッド部は、接合層形成の前に層間絶縁層をエッチングにより除去する。また、グランドプレーンと引き出しパッドの分離は、エッチングにより溝を形成したのち、SiO, ポリSiなどで埋めるもどすことにより、形成する。
【0017】
(2)では、全面に高解像度で感光性を持つ溶媒可溶なポリイミドを塗布した後、プリベークを行う。
(3)では、紫外線により、抵抗用コンタクトホール、下部電極用コンタクトホール、上部電極用コンタクトホール、引き出しパッド用コンタクトのパターンを露光し、アルカリ現像の後、ポストベークを行う。なお、現像の際に、下部電極上のAlOxトンネルバリアはアルカリ現像液によりエッチングされてしまう。
(4)では、全面にNb配線層をスパッタ法により堆積し、配線用レジストパターンを用いて、ドライエッチングにより配線を形成する。
【0018】
【発明の効果】
本発明によれば、ミクロンからサブミクロンの高解像度で感光性を持つ溶媒可溶なポリイミドをトンネル接合の電極用の絶縁膜として用いることで、スピン塗布により高解像度で感光性を持つ溶媒可溶なポリイミドを前工程において作製された電極、配線層により凹凸のある表面の上に塗布することにより絶縁層の表面が平坦化されて形成され、従来の真空装置を用いた堆積法を用いずに堆積でき、その絶縁層へのビアホール加工がリソグラフィ工程のみで達成されることで、多大なコストが軽減され、大幅に工程を簡略化できる。
【0019】
また絶縁膜として用いた高解像度で感光性を持つ溶媒可溶なポリイミドは、絶縁特性が優れていることから、電極間のリーク電流が小さい良好な特性を示す接合ができる。また層間絶縁膜の比誘電率が3程度(ちなみに酸化シリコンは、4)と小さくなるため、配線において、より高速な信号伝搬が可能となる。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態として、高解像度で感光性を持つ溶媒可溶なポリイミドを接合の上部及び下部電極の絶縁膜として用いた作製工程図を示す。
【図2】 従来例として、絶縁膜を堆積した後に、フォトレジストを基板全面に塗布し、リソグラフィ工程によるパターニングを行い、エッチングによるビアホールビアホール加工による層間絶縁膜形成工程図を示す。
【図3】 従来例として、フォトレジストを基板全面に塗布し、リソグラフィ工程よりビアホールビアホール形状にフォトレジストを形成し、その後絶縁膜を堆積し、リフトオフによる層間絶縁膜形成工程図を示す。
【図4】 本発明の第2の実施形態として、超伝導トンネル接合と抵抗を含む超伝導集積回路の作成例を示す。
【図5】 本発明の第3の実施形態として、グランドプレーン、引き出しパッド、超伝導トンネル接合、抵抗を含む超伝導集積回路の作成例を示す。
Claims (4)
- 基板上に形成されるNbからなる電極或いは抵抗から配線を引き出した超伝導集積回路において、
前記Nbからなる電極或いは抵抗に絶縁層が配置され、
前記絶縁層は、前記Nbからなる電極或いは抵抗から配線を引き出すためのビアホールがフォトリソグラフィ技術を用いて形成されているとともにそのビアホール形成後に温度を150℃程度に抑えて熱処理がなされたものであり、
前記絶縁層に、高解像度で絶縁特性に優れ、比誘電率が3程度の感光性を持つ溶媒可溶なポリイミドが用いられている、
ことを特徴とする超伝導集積回路。 - 基板上に、下からNb下部超伝導電極、トンネルバリア、Nb上部超伝導電極の順で積み上げ、
前記Nb下部超伝導電極及び前記Nb上部超伝導電極に絶縁層が配置され、
前記絶縁層は、前記Nb下部超伝導電極及び前記Nb上部超伝導電極からそれぞれ配線を引き出すためのビアホールがフォトリソグラフィ技術を用いて形成されているとともにそのビアホール形成後に温度を150℃程度に抑えて熱処理がなされたものであり、
前記絶縁層に、高解像度で絶縁特性に優れ、比誘電率が3程度の感光性を持つ溶媒可溶なポリイミドが用いられている、
ことを特徴とする超伝導集積回路。 - 基板上に形成されるNbからなる電極或いは抵抗から配線を引き出した超伝導集積回路の作製方法において、
前記Nbからなる電極或いは抵抗の全面に、高解像度で絶縁特性に優れ比誘電率が3程度の感光性を持つ溶媒可溶なポリイミドを塗布し、リソグラフィ工程により、ビアホールを形成した後、温度を150℃程度に抑えて熱処理を行い、その後配線を形成した、
ことを特徴とする超伝導集積回路の作製方法。 - 基板上に、Nb下部超伝導電極、トンネルバリア、及びNb上部超伝導電極を順次堆積し、
Nb下部電極パターンで微細加工し、その後、Nb上部電極パターンで微細加工し、
全面に、高解像度で絶縁特性に優れ比誘電率が3程度の感光性を持つ溶媒可溶なポリイミドを塗布し、リソグラフィ工程により、ビアホールを形成した後、温度を150℃程度に抑えて熱処理を行い、その後配線を形成した、
ことを特徴とする超伝導集積回路の作製方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375882A JP4711249B2 (ja) | 2002-08-01 | 2002-12-26 | 超伝導集積回路及びその作製方法 |
EP03254775.4A EP1387415B1 (en) | 2002-08-01 | 2003-07-31 | Superconducting integrated circuit and method for fabrication thereof |
US10/631,791 US6911665B2 (en) | 2002-08-01 | 2003-08-01 | Superconducting integrated circuit and method for fabrication thereof |
US11/031,995 US7323348B2 (en) | 2002-08-01 | 2005-01-11 | Superconducting integrated circuit and method for fabrication thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224293 | 2002-08-01 | ||
JP2002224293 | 2002-08-01 | ||
JP2002375882A JP4711249B2 (ja) | 2002-08-01 | 2002-12-26 | 超伝導集積回路及びその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004128437A JP2004128437A (ja) | 2004-04-22 |
JP4711249B2 true JP4711249B2 (ja) | 2011-06-29 |
Family
ID=30117507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002375882A Expired - Lifetime JP4711249B2 (ja) | 2002-08-01 | 2002-12-26 | 超伝導集積回路及びその作製方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6911665B2 (ja) |
EP (1) | EP1387415B1 (ja) |
JP (1) | JP4711249B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4843772B2 (ja) * | 2004-08-30 | 2011-12-21 | 富士通株式会社 | 超電導回路装置の製造方法 |
WO2006078024A1 (ja) * | 2005-01-24 | 2006-07-27 | Sii Nanotechnology Inc. | 超伝導x線検出器およびそれを用いたx線分析装置 |
JP4150013B2 (ja) * | 2005-03-31 | 2008-09-17 | Tdk株式会社 | トンネル効果素子 |
TW200739672A (en) * | 2006-04-03 | 2007-10-16 | Promos Technologies Inc | Method for shrinking opening sizes of a photoresist pattern |
US7615385B2 (en) | 2006-09-20 | 2009-11-10 | Hypres, Inc | Double-masking technique for increasing fabrication yield in superconducting electronics |
US8659405B2 (en) * | 2011-03-24 | 2014-02-25 | Tektro Technology Corporation | Wireless-control lighting device |
US9741918B2 (en) | 2013-10-07 | 2017-08-22 | Hypres, Inc. | Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit |
CN110462857B (zh) * | 2017-02-01 | 2024-02-27 | D-波***公司 | 用于制造超导集成电路的***和方法 |
US10651362B2 (en) * | 2017-09-26 | 2020-05-12 | Microsoft Technology Licensing, Llc | Method of forming superconducting apparatus including superconducting layers and traces |
US11411160B2 (en) * | 2020-01-21 | 2022-08-09 | International Business Machines Corporation | Silicon-based Josephson junction for qubit devices |
US11765985B2 (en) * | 2020-06-22 | 2023-09-19 | International Business Machines Corporation | Spurious junction prevention via in-situ ion milling |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001337453A (ja) * | 2000-05-26 | 2001-12-07 | Hitachi Chemical Dupont Microsystems Ltd | 感光性重合体組成物、パターンの製造法及び電子部品 |
JP2002122990A (ja) * | 2000-10-13 | 2002-04-26 | Toray Ind Inc | 感光性ポリイミド前駆体組成物 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60149181A (ja) * | 1984-01-17 | 1985-08-06 | Hitachi Ltd | 超電導多層配線の製造方法 |
EP0301962B1 (en) * | 1987-07-27 | 1994-04-20 | Sumitomo Electric Industries Limited | A superconducting thin film and a method for preparing the same |
DE69020127T2 (de) * | 1989-12-29 | 1995-10-26 | Fujitsu Ltd | Josephson-integrierte Schaltung mit einem Widerstandselement. |
JPH06196764A (ja) * | 1990-10-29 | 1994-07-15 | Biomagnetic Technol Inc | ポリマー絶縁材料を用いるスクイッド |
JP2752305B2 (ja) * | 1991-10-29 | 1998-05-18 | 工業技術院長 | 回路基板 |
JPH08227154A (ja) * | 1994-11-17 | 1996-09-03 | Hitachi Ltd | 感光性樹脂組成物及びパターン形成方法およびそれを用いた電子装置の製造方法 |
JPH10207060A (ja) * | 1997-01-16 | 1998-08-07 | Hitachi Chem Co Ltd | 半導体装置及びその製造法 |
JP3328698B2 (ja) * | 2000-03-24 | 2002-09-30 | 独立行政法人産業技術総合研究所 | 固有ジョセフソン型超伝導トンネル接合素子 |
-
2002
- 2002-12-26 JP JP2002375882A patent/JP4711249B2/ja not_active Expired - Lifetime
-
2003
- 2003-07-31 EP EP03254775.4A patent/EP1387415B1/en not_active Expired - Fee Related
- 2003-08-01 US US10/631,791 patent/US6911665B2/en not_active Expired - Fee Related
-
2005
- 2005-01-11 US US11/031,995 patent/US7323348B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001337453A (ja) * | 2000-05-26 | 2001-12-07 | Hitachi Chemical Dupont Microsystems Ltd | 感光性重合体組成物、パターンの製造法及び電子部品 |
JP2002122990A (ja) * | 2000-10-13 | 2002-04-26 | Toray Ind Inc | 感光性ポリイミド前駆体組成物 |
Also Published As
Publication number | Publication date |
---|---|
US6911665B2 (en) | 2005-06-28 |
US20040056335A1 (en) | 2004-03-25 |
JP2004128437A (ja) | 2004-04-22 |
EP1387415B1 (en) | 2014-09-03 |
EP1387415A2 (en) | 2004-02-04 |
US20050191763A1 (en) | 2005-09-01 |
EP1387415A3 (en) | 2006-05-31 |
US7323348B2 (en) | 2008-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110462857B (zh) | 用于制造超导集成电路的***和方法 | |
US7323348B2 (en) | Superconducting integrated circuit and method for fabrication thereof | |
US4299679A (en) | Method of producing Josephson elements of the tunneling junction type | |
JPS61187346A (ja) | 絶縁膜構造および半導体装置 | |
JPS5870594A (ja) | パタ−ン形成法 | |
JP2756749B2 (ja) | 感湿素子の製造方法 | |
JPS6214095B2 (ja) | ||
JPH07161720A (ja) | 半導体装置及びその製造方法 | |
KR100635039B1 (ko) | 티알에스 소자 및 그 티알에스 소자를 제조하는 방법 | |
CN116759413A (zh) | 测试结构、量子比特的制造方法及量子芯片 | |
JPH07321202A (ja) | 多層配線の形成方法 | |
JPH06196764A (ja) | ポリマー絶縁材料を用いるスクイッド | |
JPS58125880A (ja) | ジヨセフソン接合素子 | |
JPH0594961A (ja) | 超伝導配線の製造方法 | |
JPS60154623A (ja) | 半導体装置の製造方法 | |
JPS60113484A (ja) | ジョセフソン集積回路装置の製造方法 | |
JPS59114824A (ja) | 半導体装置の平坦化方法 | |
JPH05183207A (ja) | 超伝導デバイスの製造方法 | |
JPS6233444A (ja) | 多層配線の形成方法 | |
JPS61295643A (ja) | 高密度配線層の形成方法 | |
JPH03135071A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH08195394A (ja) | 半導体装置の配線形成方法 | |
JPH0289318A (ja) | 多層配線半導体集積回路装置の製造方法 | |
JPH0513397B2 (ja) | ||
JPH055386B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070807 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080502 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080513 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110315 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4711249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |